JPH0590376A - 半導体絶縁膜の評価方法 - Google Patents
半導体絶縁膜の評価方法Info
- Publication number
- JPH0590376A JPH0590376A JP3276843A JP27684391A JPH0590376A JP H0590376 A JPH0590376 A JP H0590376A JP 3276843 A JP3276843 A JP 3276843A JP 27684391 A JP27684391 A JP 27684391A JP H0590376 A JPH0590376 A JP H0590376A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- stress
- constant current
- leak current
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 半導体絶縁膜の評価とともに耐圧不良機構を
物理的に明確にできる絶縁膜の評価法を提供することに
より、絶縁膜の長期信頼性を向上させる。 【構成】 MOS 半導体に定電流ストレスを与えて注入し
たキャリアを電極３の方向に移動させ、次いで逆極性の
定電流ストレスを与えてそのキャリアを電極６の方向に
移動させることにより、発生したリーク電流の時系列デ
ータを位相軌道に変換し、その形状により絶縁膜の耐圧
不良機構を明確にするとともに絶縁膜の評価を行う。
物理的に明確にできる絶縁膜の評価法を提供することに
より、絶縁膜の長期信頼性を向上させる。 【構成】 MOS 半導体に定電流ストレスを与えて注入し
たキャリアを電極３の方向に移動させ、次いで逆極性の
定電流ストレスを与えてそのキャリアを電極６の方向に
移動させることにより、発生したリーク電流の時系列デ
ータを位相軌道に変換し、その形状により絶縁膜の耐圧
不良機構を明確にするとともに絶縁膜の評価を行う。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路における
絶縁膜の信頼性評価に関する。
絶縁膜の信頼性評価に関する。
【０００２】
【従来の技術】LSI の高密度化に伴い絶縁膜が薄膜化さ
れ、高信頼性の絶縁膜形成が要求されている。このよう
な絶縁膜の信頼性を評価する上で最も重要なパラメータ
の１つに、絶縁膜耐圧の評価がある。絶縁膜であるゲー
ト酸化膜の耐圧評価方法として、MOS キャパシタにステ
ップ的に電界を印加し、前記MOS キャパシタの絶縁破壊
電界強度を測定する方法と、一定電界を印加し、時間の
経過とともに前記MOS キャパシタが破壊される率を電界
の大きさを変更して測定する方法（TDDB法）とがある。
れ、高信頼性の絶縁膜形成が要求されている。このよう
な絶縁膜の信頼性を評価する上で最も重要なパラメータ
の１つに、絶縁膜耐圧の評価がある。絶縁膜であるゲー
ト酸化膜の耐圧評価方法として、MOS キャパシタにステ
ップ的に電界を印加し、前記MOS キャパシタの絶縁破壊
電界強度を測定する方法と、一定電界を印加し、時間の
経過とともに前記MOS キャパシタが破壊される率を電界
の大きさを変更して測定する方法（TDDB法）とがある。
【０００３】図１は前者のステップ的に電界を印加し、
絶縁破壊電界強度を測定する方法により絶縁破壊電界と
破壊頻度の関係を表したヒストグラムである。図１に示
すＡモードは初期短絡により絶縁破壊を生じるモードで
あり、Ｂモードは電界強度が１MV／cm以上８MV／cm以下
の範囲で絶縁破壊を生じるモード、Ｃモードは破壊する
ことなくリーク電流が予め定められた判定電流に達した
モードである。
絶縁破壊電界強度を測定する方法により絶縁破壊電界と
破壊頻度の関係を表したヒストグラムである。図１に示
すＡモードは初期短絡により絶縁破壊を生じるモードで
あり、Ｂモードは電界強度が１MV／cm以上８MV／cm以下
の範囲で絶縁破壊を生じるモード、Ｃモードは破壊する
ことなくリーク電流が予め定められた判定電流に達した
モードである。
【０００４】またＢモードで破壊されるMOS キャパシタ
について、前述したTDDB測定を行うと低い電界強度でも
長時間電圧印加することによりMOS キャパシタの絶縁破
壊を生じることがわかっている。このことからＢモード
は長期信頼性に関わる不良MOS キャパシタであると言え
るが、その不良の主原因については前述した評価方法か
らは解明することはできない。
について、前述したTDDB測定を行うと低い電界強度でも
長時間電圧印加することによりMOS キャパシタの絶縁破
壊を生じることがわかっている。このことからＢモード
は長期信頼性に関わる不良MOS キャパシタであると言え
るが、その不良の主原因については前述した評価方法か
らは解明することはできない。
【０００５】
【発明が解決しようとする課題】以上のように従来の絶
縁膜耐圧評価方法は、絶縁膜を評価するための簡便な方
法ではあるが、絶縁膜の耐圧不良機構を解明することは
できない。本発明はかかる事情に鑑みてなされたもので
あり、絶縁膜の評価とともに耐圧不良機構を物理的に明
確にできる絶縁膜の評価方法を提供することにより絶縁
膜の長期信頼性を向上させることを目的とする。
縁膜耐圧評価方法は、絶縁膜を評価するための簡便な方
法ではあるが、絶縁膜の耐圧不良機構を解明することは
できない。本発明はかかる事情に鑑みてなされたもので
あり、絶縁膜の評価とともに耐圧不良機構を物理的に明
確にできる絶縁膜の評価方法を提供することにより絶縁
膜の長期信頼性を向上させることを目的とする。
【０００６】
【課題を解決するための手段】本発明に係る半導体絶縁
膜の評価方法は、MOS 半導体の絶縁破壊に対する信頼性
を評価する方法として、前記MOS 半導体に一極性の定電
流ストレスを与える過程と、これに次いで逆極性の定電
流ストレスを与える過程と、逆極性の定電流ストレスを
与えた時に流れるリーク電流を測定しその時系列データ
を得る過程とを有する半導体絶縁膜の評価方法であっ
て、前記時系列データにより前記リーク電流の位相軌道
を求める過程を有することを特徴とする。
膜の評価方法は、MOS 半導体の絶縁破壊に対する信頼性
を評価する方法として、前記MOS 半導体に一極性の定電
流ストレスを与える過程と、これに次いで逆極性の定電
流ストレスを与える過程と、逆極性の定電流ストレスを
与えた時に流れるリーク電流を測定しその時系列データ
を得る過程とを有する半導体絶縁膜の評価方法であっ
て、前記時系列データにより前記リーク電流の位相軌道
を求める過程を有することを特徴とする。
【０００７】
【作用】本発明の半導体絶縁膜の評価方法は、MOS 半導
体に定電流ストレスを与え、流れたリーク電流を測定す
ることにより行う。MOS 半導体に定電流ストレスを与
え、リーク電流が発生するまでの機構を図２を用いて説
明する。MOS 半導体であるMOS キャパシタは基板５上に
絶縁膜４を有し、絶縁膜４側及び基板５側に電極３，６
を有している。
体に定電流ストレスを与え、流れたリーク電流を測定す
ることにより行う。MOS 半導体に定電流ストレスを与
え、リーク電流が発生するまでの機構を図２を用いて説
明する。MOS 半導体であるMOS キャパシタは基板５上に
絶縁膜４を有し、絶縁膜４側及び基板５側に電極３，６
を有している。
【０００８】前記MOS キャパシタの基板５がｎ（ｐ）型
である場合、図２(A)(図２(B))に示すように電極３に正
（負）極性の定電流ストレスを与える。この時キャリア
は基板５と絶縁膜４との界面及び絶縁膜４中に注入さ
れ、電気的引力により絶縁膜側の電極３の方向に移動す
る。次に前記定電流ストレスとは逆極性の定電流ストレ
スを前記MOS キャパシタに与える。この時、前記キャリ
アは基板側の電極６との電気的引力により逆方向に移動
を始める。同時に基板中に存在している逆極性のキャリ
アは電気的引力により絶縁膜側の電極の方向に移動す
る。
である場合、図２(A)(図２(B))に示すように電極３に正
（負）極性の定電流ストレスを与える。この時キャリア
は基板５と絶縁膜４との界面及び絶縁膜４中に注入さ
れ、電気的引力により絶縁膜側の電極３の方向に移動す
る。次に前記定電流ストレスとは逆極性の定電流ストレ
スを前記MOS キャパシタに与える。この時、前記キャリ
アは基板側の電極６との電気的引力により逆方向に移動
を始める。同時に基板中に存在している逆極性のキャリ
アは電気的引力により絶縁膜側の電極の方向に移動す
る。
【０００９】このようなキャリアの移動によりリーク電
流が発生する。このキャリアと逆極性のキャリアとは、
結合−離反を繰り返しながら絶縁膜中を移動するために
発生するリーク電流にばらつきが生じている。このリー
ク電流の時系列変化を位相軌道として表わすことによ
り、絶縁膜の評価及び耐圧不良機構を明確にできる。
流が発生する。このキャリアと逆極性のキャリアとは、
結合−離反を繰り返しながら絶縁膜中を移動するために
発生するリーク電流にばらつきが生じている。このリー
ク電流の時系列変化を位相軌道として表わすことによ
り、絶縁膜の評価及び耐圧不良機構を明確にできる。
【００１０】つまり、耐圧の良好な絶縁膜の位相軌道
は、軌道が広範域におよび、耐圧不良の絶縁膜の位相軌
道は軌道の広がりが小さく、リミットサイクル的な軌跡
を描く。このことは耐圧不良の絶縁膜中をキャリアがゆ
るやかに移動することを意味しており、キャリアの発生
−再結合中心（ｇ−ｒ中心）が絶縁膜中に存在すること
を示唆する。目的とする耐圧性能の位相軌道と比較する
ことにより絶縁膜耐圧の評価を行うことができる。
は、軌道が広範域におよび、耐圧不良の絶縁膜の位相軌
道は軌道の広がりが小さく、リミットサイクル的な軌跡
を描く。このことは耐圧不良の絶縁膜中をキャリアがゆ
るやかに移動することを意味しており、キャリアの発生
−再結合中心（ｇ−ｒ中心）が絶縁膜中に存在すること
を示唆する。目的とする耐圧性能の位相軌道と比較する
ことにより絶縁膜耐圧の評価を行うことができる。
【００１１】
【実施例】以下、本発明をその実施例を示す図面に基づ
いて説明する。図３は本発明のテスト回路の説明図であ
る。被検査物のMOS キャパシタは基板５上に絶縁膜４が
形成されており、その上面に電極３が、基板５の下面に
電極６が形成されている。電極３にはパルス発生器２が
接続されている。該パルス発生器２はパルス電圧制御部
１に接続されており、該パルス電圧制御部１によって設
定された極性電流値、電圧値、印加時間に基づきパルス
電圧を発生し、電極３，６間にストレスを与える。
いて説明する。図３は本発明のテスト回路の説明図であ
る。被検査物のMOS キャパシタは基板５上に絶縁膜４が
形成されており、その上面に電極３が、基板５の下面に
電極６が形成されている。電極３にはパルス発生器２が
接続されている。該パルス発生器２はパルス電圧制御部
１に接続されており、該パルス電圧制御部１によって設
定された極性電流値、電圧値、印加時間に基づきパルス
電圧を発生し、電極３，６間にストレスを与える。
【００１２】これにより発生したリーク電流は、電極６
に接続された電流計７で検出され、リーク電流測定部８
により測定される。測定された電流値に基づきパルス電
圧制御部１は電流を一定とすべく電圧制御を行う。リー
ク電流測定部８で測定されたリーク電流の時系列データ
をリーク電流測定部８に接続されたコンピュータ（図示
せず）により位相軌道を描く。この位相軌道の軌跡状態
により絶縁膜の評価及び耐圧不良機構を明確にできる。
に接続された電流計７で検出され、リーク電流測定部８
により測定される。測定された電流値に基づきパルス電
圧制御部１は電流を一定とすべく電圧制御を行う。リー
ク電流測定部８で測定されたリーク電流の時系列データ
をリーク電流測定部８に接続されたコンピュータ（図示
せず）により位相軌道を描く。この位相軌道の軌跡状態
により絶縁膜の評価及び耐圧不良機構を明確にできる。
【００１３】以下本発明を具体例を用いて説明する。基
板にはチョクラルスキー法 (CZ法) で作製したｐ型Si
（<100>,比抵抗約10Ω・cm) を用いた。ゲート酸化は 9
50℃、乾燥酸素法で行い、20nm厚さのSiＯ2 酸化膜を形
成した。CVD 法によりポリシリコンを400nm 堆積後、リ
ン拡散を行い、ホトリソグラフィーにより0.5 mm2 の面
積のポリシリコン電極を形成した。
板にはチョクラルスキー法 (CZ法) で作製したｐ型Si
（<100>,比抵抗約10Ω・cm) を用いた。ゲート酸化は 9
50℃、乾燥酸素法で行い、20nm厚さのSiＯ2 酸化膜を形
成した。CVD 法によりポリシリコンを400nm 堆積後、リ
ン拡散を行い、ホトリソグラフィーにより0.5 mm2 の面
積のポリシリコン電極を形成した。
【００１４】以上の条件を同じくしてウエハの異なる４
種類のMOS キャパシタ、サンプル１，２，３，４の酸化
膜耐圧の評価を行った。サンプル１は p/p+ エピタキシ
ャルウエハ、サンプル２はゲート酸化膜をエッチングし
た後、再びゲート酸化を行ったウエハ、サンプル３はｐ
型Si表面の自乗平均平方根粗さを0.8nm としたウエハ、
サンプル４はｐ型Si表面の自乗平均平方根粗さを1.7nm
としたウエハで構成されている。
種類のMOS キャパシタ、サンプル１，２，３，４の酸化
膜耐圧の評価を行った。サンプル１は p/p+ エピタキシ
ャルウエハ、サンプル２はゲート酸化膜をエッチングし
た後、再びゲート酸化を行ったウエハ、サンプル３はｐ
型Si表面の自乗平均平方根粗さを0.8nm としたウエハ、
サンプル４はｐ型Si表面の自乗平均平方根粗さを1.7nm
としたウエハで構成されている。
【００１５】まず図３に示したテスト回路を使用して、
サンプル１に負極性の定電流ストレス（−ストレス）を 定電流ストレス：−900nA ストレスパルス：周期；1000μs 、パルス幅；500 μs 印加時間 ：300sec 注入電荷量 ：−0.027 C/cm2 注入キャリア数：1.69×1017／cm2 の条件で与え、この時流れるリーク電流をリーク電流測
定部８により測定した。
サンプル１に負極性の定電流ストレス（−ストレス）を 定電流ストレス：−900nA ストレスパルス：周期；1000μs 、パルス幅；500 μs 印加時間 ：300sec 注入電荷量 ：−0.027 C/cm2 注入キャリア数：1.69×1017／cm2 の条件で与え、この時流れるリーク電流をリーク電流測
定部８により測定した。
【００１６】図４(a) はこのリーク電流の経時変化を表
わすチャートである。測定は全て真空チャンバー内で24
℃、真空度0.01Torr以下にして行った。サンプル２，
３，４について−ストレスを与えた時発生したリーク電
流の経時的変化を表わすチャートは図４(a) とはほぼ同
一の信号を示した。このリーク電流の時系列データを20
0msec ごとにサンプリングして位相軌道を描いた結果が
図４(b) であり、サンプル２，３，４の位相軌道は図４
(b) とほぼ同一の軌跡を描いた。このことから−ストレ
スを与えることにより発生したリーク電流には絶縁膜の
膜質との相関関係がないことがわかる。
わすチャートである。測定は全て真空チャンバー内で24
℃、真空度0.01Torr以下にして行った。サンプル２，
３，４について−ストレスを与えた時発生したリーク電
流の経時的変化を表わすチャートは図４(a) とはほぼ同
一の信号を示した。このリーク電流の時系列データを20
0msec ごとにサンプリングして位相軌道を描いた結果が
図４(b) であり、サンプル２，３，４の位相軌道は図４
(b) とほぼ同一の軌跡を描いた。このことから−ストレ
スを与えることにより発生したリーク電流には絶縁膜の
膜質との相関関係がないことがわかる。
【００１７】続いて正極性の定電流ストレス（＋ストレ
ス）を 定電流ストレス：＋900nA ストレスパルス：周期；1000μs 、パルス幅；500 μs 印加時間 ：300sec の条件で与え、この時流れるリーク電流を測定した。サ
ンプル２，３，４についても同様に＋ストレスを与えて
リーク電流を測定した。
ス）を 定電流ストレス：＋900nA ストレスパルス：周期；1000μs 、パルス幅；500 μs 印加時間 ：300sec の条件で与え、この時流れるリーク電流を測定した。サ
ンプル２，３，４についても同様に＋ストレスを与えて
リーク電流を測定した。
【００１８】図５はこのリーク電流の経時変化を表わす
チャートである。逆極性の定電流ストレスである＋スト
レスを与えることによって発生したリーク電流は図５に
示すようにサンプル１，２，３，４とで明らかな相違を
得た。これらの時系列データを200msec ごとにサンプリ
ングして位相軌道を描いた結果を図６に示す。
チャートである。逆極性の定電流ストレスである＋スト
レスを与えることによって発生したリーク電流は図５に
示すようにサンプル１，２，３，４とで明らかな相違を
得た。これらの時系列データを200msec ごとにサンプリ
ングして位相軌道を描いた結果を図６に示す。
【００１９】図６によりサンプル１は位相軌道が広範域
に広がっているのに対してサンプル２，３，４の順に位
相軌道の広がりが縮小していることがわかる。このよう
な広範域に広がった位相軌道を有する場合、リーク電流
には移動速度の異なるキャリアが存在していることを示
し、広がりの小さい安定した軌跡を示すリーク電流は、
ゆるやかに移動したキャリアの存在が多いことを示して
いる。このことは、位相軌道の広がりが小さいリーク電
流が流れた絶縁膜にはキャリアの発生−再結合中心（ｇ
−ｒ中心）が存在することを意味する。この結果からサ
ンプル１，２，３，４はこの順に絶縁膜耐圧性が良好で
あると言える。
に広がっているのに対してサンプル２，３，４の順に位
相軌道の広がりが縮小していることがわかる。このよう
な広範域に広がった位相軌道を有する場合、リーク電流
には移動速度の異なるキャリアが存在していることを示
し、広がりの小さい安定した軌跡を示すリーク電流は、
ゆるやかに移動したキャリアの存在が多いことを示して
いる。このことは、位相軌道の広がりが小さいリーク電
流が流れた絶縁膜にはキャリアの発生−再結合中心（ｇ
−ｒ中心）が存在することを意味する。この結果からサ
ンプル１，２，３，４はこの順に絶縁膜耐圧性が良好で
あると言える。
【００２０】サンプル１はエピタキシャルウエハである
ので結晶欠陥は極めて少なく耐圧は良好であると考えら
れ、サンプル２はゲート酸化膜をエッチングしたことに
よりSi表面付近の欠陥が除去されるため、CZウエハより
耐圧が良いと考えられる。また、Si表面の粗さが大きい
場合、このSi表面をゲート酸化した時にSi／SiＯ2 界面
の応力が大きくなり、SiＯ2 結合又はSiＯ2 の構造がひ
ずんでストレスを受ける。このストレスによりSiＯ2 結
合が切断され易くなり、切断された部位がｇ−ｒ中心と
なることが考えられるので、サンプル４はサンプル３よ
りも耐圧不良であることが言える。
ので結晶欠陥は極めて少なく耐圧は良好であると考えら
れ、サンプル２はゲート酸化膜をエッチングしたことに
よりSi表面付近の欠陥が除去されるため、CZウエハより
耐圧が良いと考えられる。また、Si表面の粗さが大きい
場合、このSi表面をゲート酸化した時にSi／SiＯ2 界面
の応力が大きくなり、SiＯ2 結合又はSiＯ2 の構造がひ
ずんでストレスを受ける。このストレスによりSiＯ2 結
合が切断され易くなり、切断された部位がｇ−ｒ中心と
なることが考えられるので、サンプル４はサンプル３よ
りも耐圧不良であることが言える。
【００２１】これらのサンプル１，２，３，４を構成し
ているウエハについて、面積５mm2 で電界強度８MV／cm
以上の絶縁耐性を示すキャパシタの割合がサンプル１が
98％、サンプル２が80％、サンプル３が45％、サンプル
４が５％というデータがあり、前述した結果はこのデー
タと合致している。
ているウエハについて、面積５mm2 で電界強度８MV／cm
以上の絶縁耐性を示すキャパシタの割合がサンプル１が
98％、サンプル２が80％、サンプル３が45％、サンプル
４が５％というデータがあり、前述した結果はこのデー
タと合致している。
【００２２】また、発生するリーク電流の時系列データ
のみからでも絶縁膜耐圧の比較評価は可能であるが、位
相軌道を描くことによってデータ間の差異がより明確と
なる。
のみからでも絶縁膜耐圧の比較評価は可能であるが、位
相軌道を描くことによってデータ間の差異がより明確と
なる。
【００２３】
【発明の効果】以上のように本発明による絶縁膜の評価
方法によれば、絶縁膜を評価するとともに、絶縁膜耐圧
の不良機構にｇ−ｒ中心の存在が関与していることが明
確になり、絶縁膜の長期信頼性向上の指標を得ることが
できる等本発明は優れた効果を奏するものである。
方法によれば、絶縁膜を評価するとともに、絶縁膜耐圧
の不良機構にｇ−ｒ中心の存在が関与していることが明
確になり、絶縁膜の長期信頼性向上の指標を得ることが
できる等本発明は優れた効果を奏するものである。
【図１】酸化膜の絶縁破壊電界の典型的な頻度を表わす
ヒストグラムである。
ヒストグラムである。
【図２】定電流ストレスを与えた時にリーク電流が発生
する機構を示す模式図である。
する機構を示す模式図である。
【図３】本発明に使用するテスト回路の説明図である。
【図４】定電流ストレスを与えた時のリーク電流の時系
列データ(a) と位相軌道(b) である。
列データ(a) と位相軌道(b) である。
【図５】定電流ストレスと、それと逆極性の定電流スト
レスを続けて与えた時のリーク電流の時系列データであ
る。
レスを続けて与えた時のリーク電流の時系列データであ
る。
【図６】リーク電流の時系列データの位相軌道である。
１ パルス電圧制御部 ２ パルス発生器 ３，６ 電極 ４ 絶縁膜 ５ 基板 ７ 電流計 ８ リーク電流測定部
Claims (1)
- 【請求項１】 MOS 半導体の絶縁破壊に対する信頼性を
評価する方法として、前記MOS 半導体に一極性の定電流
ストレスを与える過程と、これに次いで逆極性の定電流
ストレスを与える過程と、逆極性の定電流ストレスを与
えた時に流れるリーク電流を測定しその時系列データを
得る過程とを有する半導体絶縁膜の評価方法であって、
前記時系列データにより前記リーク電流の位相軌道を求
める過程を有することを特徴とする半導体絶縁膜の評価
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3276843A JPH0590376A (ja) | 1991-09-27 | 1991-09-27 | 半導体絶縁膜の評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3276843A JPH0590376A (ja) | 1991-09-27 | 1991-09-27 | 半導体絶縁膜の評価方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0590376A true JPH0590376A (ja) | 1993-04-09 |
Family
ID=17575181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3276843A Pending JPH0590376A (ja) | 1991-09-27 | 1991-09-27 | 半導体絶縁膜の評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0590376A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017069423A (ja) * | 2015-09-30 | 2017-04-06 | ラピスセミコンダクタ株式会社 | 耐圧評価用素子及び耐圧評価用素子の製造方法 |
-
1991
- 1991-09-27 JP JP3276843A patent/JPH0590376A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017069423A (ja) * | 2015-09-30 | 2017-04-06 | ラピスセミコンダクタ株式会社 | 耐圧評価用素子及び耐圧評価用素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Heimann et al. | Electrical conduction and breakdown in oxides of polycrystalline silicon and their correlation with interface texture | |
| US4978915A (en) | Method of manufacturing semiconductor devices involving the detection of impurities | |
| US5786231A (en) | Screening method for selecting semiconductor substrates having defects below a predetermined level in an oxide layer | |
| US6265890B1 (en) | In-line non-contact depletion capacitance measurement method and apparatus | |
| CN110085668B (zh) | 半导体量子芯片及其制作方法 | |
| Shiono et al. | Surface State Formation during Long-Term Bias-Temperature Stress Aging of Thin SiO2–Si Interfaces | |
| Osburn et al. | Improved dielectric reliability of SiO2 films with polycrystalline silicon electrodes | |
| JPH06101466B2 (ja) | シリコン層上に２酸化シリコンの絶縁誘電体層を作る方法 | |
| Shinriki et al. | Oxidized Ta/sub 2/O/sub 5//Si/sub 3/N/sub 4/dielectric films on poly-crystalline Si for dRAMs | |
| Streever et al. | Surface states at the n GaAs SiO2 interface from conductance and capacitance measurements | |
| EP0704890A2 (en) | A method of evaluating a mis-type semiconductor device | |
| Lee et al. | Comparison between CVD and thermal oxide dielectric integrity | |
| JPH0590376A (ja) | 半導体絶縁膜の評価方法 | |
| US6528335B2 (en) | Electrical method for assessing yield-limiting asperities in silicon-on-insulator wafers | |
| JPH06204209A (ja) | 半導体素子の酸化膜形成方法 | |
| JPH0590375A (ja) | 半導体絶縁膜の評価方法 | |
| Hillen et al. | The influence of mobile ions on the Si/SiO2 interface traps | |
| Harten | The surface recombination on silicon contacting an electrolyte | |
| Fung et al. | Planar silicon field-effect transistors with Langmuir-Blodgett gate insulators | |
| US4938847A (en) | Method of manufacturing semiconductor devices, involving the detection of water | |
| Lee et al. | Surface treatment effects on the electrical properties of the interfaces between ZnS and LPE-grown Hg0. 7Cd0. 3Te | |
| JPH0822991A (ja) | 半導体装置の製造方法 | |
| JP2742019B2 (ja) | 有極性ガス検出器 | |
| Depas et al. | Ultra-thin gate oxide yield and reliability | |
| JP3019564B2 (ja) | 絶縁膜の評価方法 |