JPH0590422A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0590422A JPH0590422A JP25009091A JP25009091A JPH0590422A JP H0590422 A JPH0590422 A JP H0590422A JP 25009091 A JP25009091 A JP 25009091A JP 25009091 A JP25009091 A JP 25009091A JP H0590422 A JPH0590422 A JP H0590422A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring layer
- via hole
- aluminum wiring
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 ビアホールのコンタクト抵抗を減少する。
【構成】 第１アルミ配線層２の上方にはＳｉＯ2 膜
３、ＳｉＮ膜６を介し第２アルミ配線層４が形成され
る。そして、このＳｉＮ膜６は、ビアホール５の側面に
おいてもＳｉＯ2 膜３を覆っている。従って、第２アル
ミ配線層４を形成する際に、ＳｉＯ2 膜３から発生する
ガスが第２アルミ配線層４に至ることがなく、コンタク
ト抵抗の上昇を防止することができる。
３、ＳｉＮ膜６を介し第２アルミ配線層４が形成され
る。そして、このＳｉＮ膜６は、ビアホール５の側面に
おいてもＳｉＯ2 膜３を覆っている。従って、第２アル
ミ配線層４を形成する際に、ＳｉＯ2 膜３から発生する
ガスが第２アルミ配線層４に至ることがなく、コンタク
ト抵抗の上昇を防止することができる。
Description
【０００１】
【産業上の利用分野】本発明はＬＳＩ等の半導体装置、
特に層間絶縁膜及びここに設けられたビアホールの構成
に関する。
特に層間絶縁膜及びここに設けられたビアホールの構成
に関する。
【０００２】
【従来の技術】従来より、ＬＳＩ等の半導体装置におい
て高集積化が進み、電気的接続を行うアルミ配線等の多
層化が必須となっている。このように、アルミ配線を多
層とした場合に、アルミ配線間を絶縁するために層間絶
縁膜が必要となる。また、異なる層のアルミ配線間の電
気的接続を行うために、ビアホールが形成される。
て高集積化が進み、電気的接続を行うアルミ配線等の多
層化が必須となっている。このように、アルミ配線を多
層とした場合に、アルミ配線間を絶縁するために層間絶
縁膜が必要となる。また、異なる層のアルミ配線間の電
気的接続を行うために、ビアホールが形成される。
【０００３】すなわち、図４に示すように、第１の絶縁
膜であるＳｉＯ2 膜１上に第１アルミ配線層２が形成さ
れ、その上に第２の絶縁膜であるＳｉＯ2 膜３が形成さ
れ、その上に第２アルミ配線層４が形成されている。そ
して、第１アルミ配線層２と第２アルミ配線層４の電気
的接続を行う場合には、ＳｉＯ2 膜３に所定の穴、すな
わちビアホール５を形成し、ここに第２アルミ配線層４
のアルミを侵入させて第１アルミ配線層２と第２アルミ
配線層４の電気的接続を行っている。
膜であるＳｉＯ2 膜１上に第１アルミ配線層２が形成さ
れ、その上に第２の絶縁膜であるＳｉＯ2 膜３が形成さ
れ、その上に第２アルミ配線層４が形成されている。そ
して、第１アルミ配線層２と第２アルミ配線層４の電気
的接続を行う場合には、ＳｉＯ2 膜３に所定の穴、すな
わちビアホール５を形成し、ここに第２アルミ配線層４
のアルミを侵入させて第１アルミ配線層２と第２アルミ
配線層４の電気的接続を行っている。
【０００４】ここで、第１アルミ配線層２と第２アルミ
配線層４の層間絶縁膜であるＳｉＯ2 膜３は、第２アル
ミ配線層４のアルミ配線が確実に形成されるように、そ
の表面が平坦でなければならない。そこで、通常の場
合、プラズマＴＥＯＳ、Ｏ3 −ＴＥＯＳやＳＯＧ（スピ
ンオングラス）などによって形成される（またはこれら
の複合膜が用いられる）。そして、このようなＳｉＯ2
膜の成膜は、原料として、有機オキシシラン（Ｓｉ（Ｏ
Ｃ2 Ｈ5 ）4 （略称ＴＥＯＳ）、（Ｃ2 Ｈ5 ）Ｓｉ（Ｏ
Ｃ2 Ｈ5 ）3 、Ｓｉ（ＯＣ3 Ｈ7 ）4 ）などが用いられ
る。
配線層４の層間絶縁膜であるＳｉＯ2 膜３は、第２アル
ミ配線層４のアルミ配線が確実に形成されるように、そ
の表面が平坦でなければならない。そこで、通常の場
合、プラズマＴＥＯＳ、Ｏ3 −ＴＥＯＳやＳＯＧ（スピ
ンオングラス）などによって形成される（またはこれら
の複合膜が用いられる）。そして、このようなＳｉＯ2
膜の成膜は、原料として、有機オキシシラン（Ｓｉ（Ｏ
Ｃ2 Ｈ5 ）4 （略称ＴＥＯＳ）、（Ｃ2 Ｈ5 ）Ｓｉ（Ｏ
Ｃ2 Ｈ5 ）3 、Ｓｉ（ＯＣ3 Ｈ7 ）4 ）などが用いられ
る。
【０００５】
【発明が解決しようとする課題】しかしながら、ＳｉＯ
2 膜３を層間絶縁膜として利用した場合には、第１アル
ミ配線層２の形成後であるため、アルミの融解温度以下
の熱処理しか行うことができない。すなわち、熱処理の
温度としては４５０℃程度が限界となる。このため、第
２アルミ配線層４をスパッタ蒸着によってＳｉＯ2 膜上
に形成する際に、ＳｉＯ2 膜３からガスが発生し、これ
がアルミ配線に悪影響を及し、特にビアホールにおける
コンタクト抵抗が高くなってしまうという問題点があっ
た。
2 膜３を層間絶縁膜として利用した場合には、第１アル
ミ配線層２の形成後であるため、アルミの融解温度以下
の熱処理しか行うことができない。すなわち、熱処理の
温度としては４５０℃程度が限界となる。このため、第
２アルミ配線層４をスパッタ蒸着によってＳｉＯ2 膜上
に形成する際に、ＳｉＯ2 膜３からガスが発生し、これ
がアルミ配線に悪影響を及し、特にビアホールにおける
コンタクト抵抗が高くなってしまうという問題点があっ
た。
【０００６】本発明は、上記問題点を解決することを課
題としてなされたものであり、ビアホールのコンタクト
抵抗を低くできる構成を持つ半導体装置を提供すること
を目的とする。
題としてなされたものであり、ビアホールのコンタクト
抵抗を低くできる構成を持つ半導体装置を提供すること
を目的とする。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に本発明は、第１の金属配線層と、この第１の金属配線
層上に形成された絶縁層と、この絶縁層上に形成された
第２の金属配線層と、上記第１および第２の金属配線層
の電気的接続を行うために絶縁層に形成されたビアホー
ルと、を含む半導体装置であって、上記絶縁層は、第１
の金属配線層上に形成されたＳｉＯ2 膜と、このＳｉＯ
2 膜の全表面をビアホールの側面も含めて覆うＳｉＮ
と、を有することを特徴とする。
に本発明は、第１の金属配線層と、この第１の金属配線
層上に形成された絶縁層と、この絶縁層上に形成された
第２の金属配線層と、上記第１および第２の金属配線層
の電気的接続を行うために絶縁層に形成されたビアホー
ルと、を含む半導体装置であって、上記絶縁層は、第１
の金属配線層上に形成されたＳｉＯ2 膜と、このＳｉＯ
2 膜の全表面をビアホールの側面も含めて覆うＳｉＮ
と、を有することを特徴とする。
【０００８】
【作用】このように、本発明によれば、ＳｉＯ2 膜の上
面がビアホールの側面を含め全てＳｉＮ膜によって覆わ
れている。そこで、金属配線のスパッタ蒸着時において
ＳｉＯ2 膜から発生するガスをＳｉＮ膜が遮り、ビアホ
ールのコンタクト抵抗が上昇するのを有効に防止するこ
とができる。
面がビアホールの側面を含め全てＳｉＮ膜によって覆わ
れている。そこで、金属配線のスパッタ蒸着時において
ＳｉＯ2 膜から発生するガスをＳｉＮ膜が遮り、ビアホ
ールのコンタクト抵抗が上昇するのを有効に防止するこ
とができる。
【０００９】
【実施例】以下、本発明の実施例について図面に基づい
て説明する。
て説明する。
【００１０】実施例の構成 図１は、本発明に係る半導体装置の要部断面図であり、
ＳｉＯ2 膜１、第１アルミ配線層２の上方にＳｉＯ2 膜
３、第２アルミ配線層４を積層するが、このＳｉＯ2 膜
３と第２アルミ配線層４との間にＳｉＮ膜６が介在され
ている。そして、このＳｉＮ膜６は、ビアホール５の側
面においてもＳｉＯ2 膜３を覆っている。従って、第２
アルミ配線層４は、ＳｉＯ2 膜３とは全く接触しないこ
ととなる。
ＳｉＯ2 膜１、第１アルミ配線層２の上方にＳｉＯ2 膜
３、第２アルミ配線層４を積層するが、このＳｉＯ2 膜
３と第２アルミ配線層４との間にＳｉＮ膜６が介在され
ている。そして、このＳｉＮ膜６は、ビアホール５の側
面においてもＳｉＯ2 膜３を覆っている。従って、第２
アルミ配線層４は、ＳｉＯ2 膜３とは全く接触しないこ
ととなる。
【００１１】第１の製造方法 ここで第１の製造方法について、図２に基づいて説明す
る。まず、第１アルミ配線層２の上にＳｉＯ2 膜３及び
ＳｉＮ膜６を堆積形成する。ここで、ＳｉＮ膜６は２０
０ｎｍ程度のかなり薄いものとする。そして、この状態
において通常のパターニング処理を行い、ビアホール５
を形成する。ここでは、ビアホール５の側面はＳｉＯ2
膜３が露出している（図２（Ａ）参照）。
る。まず、第１アルミ配線層２の上にＳｉＯ2 膜３及び
ＳｉＮ膜６を堆積形成する。ここで、ＳｉＮ膜６は２０
０ｎｍ程度のかなり薄いものとする。そして、この状態
において通常のパターニング処理を行い、ビアホール５
を形成する。ここでは、ビアホール５の側面はＳｉＯ2
膜３が露出している（図２（Ａ）参照）。
【００１２】次に、この上にさらにＳｉＮ膜７を形成す
る。これによって、ビアホールの側面にもＳｉＮ膜７が
形成されることとなる（図２（Ｂ）参照）。そして、こ
の状態において、全面エッチバックを行い、ＳｉＮ膜７
を上方より異方性エッチングする。これにより、ＳｉＮ
膜７の上方を向いている部分が選択的にエッチングさ
れ、２回目に形成されたＳｉＮ膜７のＳｉＮ膜６の上面
及びビアホール５の底部のものが除去される。そして、
これによって本実施例におけるＳｉＮ膜６が完成する
（図２（Ｃ）参照）。そこで、次にアルミをスパッタ蒸
着し、第２アルミ配線層４を形成し、図１に示された半
導体装置を得る。
る。これによって、ビアホールの側面にもＳｉＮ膜７が
形成されることとなる（図２（Ｂ）参照）。そして、こ
の状態において、全面エッチバックを行い、ＳｉＮ膜７
を上方より異方性エッチングする。これにより、ＳｉＮ
膜７の上方を向いている部分が選択的にエッチングさ
れ、２回目に形成されたＳｉＮ膜７のＳｉＮ膜６の上面
及びビアホール５の底部のものが除去される。そして、
これによって本実施例におけるＳｉＮ膜６が完成する
（図２（Ｃ）参照）。そこで、次にアルミをスパッタ蒸
着し、第２アルミ配線層４を形成し、図１に示された半
導体装置を得る。
【００１３】これによれば、第２アルミ配線層４のため
のアルミスパッタ蒸着のときに、ＳｉＯ2 膜３は完全に
ＳｉＮ膜６によって覆われているため、ＳｉＯ2 膜３か
ら発生するガスはＳｉＮ膜６によって遮られ、第２アル
ミ配線層４の形成に悪影響はない。従ってビアホール５
のコンタクトを良好に取ることができる。
のアルミスパッタ蒸着のときに、ＳｉＯ2 膜３は完全に
ＳｉＮ膜６によって覆われているため、ＳｉＯ2 膜３か
ら発生するガスはＳｉＮ膜６によって遮られ、第２アル
ミ配線層４の形成に悪影響はない。従ってビアホール５
のコンタクトを良好に取ることができる。
【００１４】第２の製造方法 図３に第２の製造方法を示す。この方法においては、Ｓ
ｉＯ2 膜３を形成した後、ビアホール５を形成する（図
３（Ａ）参照）。そして、その後ＳｉＮ膜６をビアホー
ル５の側面も含め成膜する（図（Ｂ）参照）。このと
き、ＳｉＮ膜６は５００ｎｍ程度の比較的厚いものとす
る。そして、このようにＳｉＮ膜６を形成したものに対
し、異方性のエッチング（全面エッチバック）を行う。
そして、この異方性エッチングは、ＳｉＯ2 膜３上には
残留し、ビアホール５の底部においては残留しない時点
で停止させる（図３（Ｃ）参照）。これによって、図１
に示した実施例の構成を完成する。
ｉＯ2 膜３を形成した後、ビアホール５を形成する（図
３（Ａ）参照）。そして、その後ＳｉＮ膜６をビアホー
ル５の側面も含め成膜する（図（Ｂ）参照）。このと
き、ＳｉＮ膜６は５００ｎｍ程度の比較的厚いものとす
る。そして、このようにＳｉＮ膜６を形成したものに対
し、異方性のエッチング（全面エッチバック）を行う。
そして、この異方性エッチングは、ＳｉＯ2 膜３上には
残留し、ビアホール５の底部においては残留しない時点
で停止させる（図３（Ｃ）参照）。これによって、図１
に示した実施例の構成を完成する。
【００１５】これは、ＳｉＮ膜６を成膜する際に、ビア
ホール５の内部にはその他の部分よりＳｉＮ膜６の堆積
が少ないことを利用したものである。すなわち、ＳｉＮ
膜６を堆積していくと、ＳｉＮ膜６は、段差被覆性があ
まり良くないため、ビアホール５の内部には他の部分に
比べ堆積量が少なくなる。そこで、全面エッチバックを
行った場合に、ビアホールの底部のＳｉＮ膜６のみが除
去される時点がある。そこで、この時点において全面エ
ッチバックを停止すれば、この発明の実施例を形成する
ことができる。しかしながら、この第２の製造方法は、
ビアホール５の形状、ＳｉＮ膜６の形成方法等によって
左右され、その製造方法についての条件が厳しくなって
いる。従って、条件によってはこの方法を適用できない
場合もある。しかし、上述の第１の製法に比べその工程
が簡略化されており、実施例に係る半導体装置の効率的
な製造を行うことができる。
ホール５の内部にはその他の部分よりＳｉＮ膜６の堆積
が少ないことを利用したものである。すなわち、ＳｉＮ
膜６を堆積していくと、ＳｉＮ膜６は、段差被覆性があ
まり良くないため、ビアホール５の内部には他の部分に
比べ堆積量が少なくなる。そこで、全面エッチバックを
行った場合に、ビアホールの底部のＳｉＮ膜６のみが除
去される時点がある。そこで、この時点において全面エ
ッチバックを停止すれば、この発明の実施例を形成する
ことができる。しかしながら、この第２の製造方法は、
ビアホール５の形状、ＳｉＮ膜６の形成方法等によって
左右され、その製造方法についての条件が厳しくなって
いる。従って、条件によってはこの方法を適用できない
場合もある。しかし、上述の第１の製法に比べその工程
が簡略化されており、実施例に係る半導体装置の効率的
な製造を行うことができる。
【００１６】なお、ＳｉＯ2 膜、ＳｉＮ膜等の成膜に
は、通常のＣＶＤ（ｃｈｅｍｉｃａｌｖａｐｏｒ ｄｅ
ｐｏｓｉｔｉｏｎ）等が利用できる。
は、通常のＣＶＤ（ｃｈｅｍｉｃａｌｖａｐｏｒ ｄｅ
ｐｏｓｉｔｉｏｎ）等が利用できる。
【００１７】
【発明の効果】以上説明したように、本発明に係る半導
体装置によれば、ビアホールの側面を覆うＳｉＮ膜を形
成することにより、ビアホールにおけるコンタクト抵抗
を有効に減少することができる。
体装置によれば、ビアホールの側面を覆うＳｉＮ膜を形
成することにより、ビアホールにおけるコンタクト抵抗
を有効に減少することができる。
【図１】実施例の構成を示す要部断面図。
【図２】第１の製造方法を説明する説明図。
【図３】第２の製造方法を説明する説明図。
【図４】従来の構成を示す要部断面図。
１ ＳｉＯ2 膜 ２ 第１アルミ配線層 ３ ＳｉＯ2 膜 ４ 第２アルミ配線層 ５ ビアホール ６ ＳｉＮ膜
Claims (1)
- 【請求項１】第１の金属配線層と、この第１の金属配線
層上に形成された絶縁層と、この絶縁層上に形成された
第２の金属配線層と、上記第１および第２の金属配線層
の電気的接続を行うために絶縁層に形成されたビアホー
ルと、を含む半導体装置であって、 上記絶縁層は、 第１の金属配線層上に形成されたＳｉＯ2 膜と、このＳ
ｉＯ2 膜の全表面をビアホールの側面も含めて覆うＳｉ
Ｎと、 を有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25009091A JPH0590422A (ja) | 1991-09-30 | 1991-09-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25009091A JPH0590422A (ja) | 1991-09-30 | 1991-09-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0590422A true JPH0590422A (ja) | 1993-04-09 |
Family
ID=17202668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25009091A Pending JPH0590422A (ja) | 1991-09-30 | 1991-09-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0590422A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1989000847A1 (en) * | 1987-08-05 | 1989-02-09 | Wm. Wrigley Jr. Company | Sweet emulsion for chewing gum |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63262856A (ja) * | 1987-04-20 | 1988-10-31 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH02285659A (ja) * | 1989-04-26 | 1990-11-22 | Fujitsu Ltd | 半導体装置 |
-
1991
- 1991-09-30 JP JP25009091A patent/JPH0590422A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63262856A (ja) * | 1987-04-20 | 1988-10-31 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH02285659A (ja) * | 1989-04-26 | 1990-11-22 | Fujitsu Ltd | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1989000847A1 (en) * | 1987-08-05 | 1989-02-09 | Wm. Wrigley Jr. Company | Sweet emulsion for chewing gum |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4894351A (en) | Method for making a silicon IC with planar double layer metal conductors system | |
| US5904576A (en) | Method of forming wiring structure | |
| JPH06302599A (ja) | 半導体装置およびその製造方法 | |
| JPH0590422A (ja) | 半導体装置 | |
| JP3400162B2 (ja) | 半導体装置の製造方法 | |
| JPH04355951A (ja) | 半導体装置及びその製造方法 | |
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| JP2728073B2 (ja) | 半導体装置の製造方法 | |
| JP2699644B2 (ja) | 半導体装置の製造方法 | |
| JP2621287B2 (ja) | 多層配線層の形成方法 | |
| JPH1140666A (ja) | 半導体集積回路装置 | |
| JPH0669154A (ja) | スル−ホ−ル構造およびその製造方法 | |
| KR100277867B1 (ko) | 반도체소자의배선형성방법 | |
| KR100399901B1 (ko) | 반도체장치의금속층간절연막형성방법 | |
| JP2003218116A (ja) | 半導体装置及びその製造方法 | |
| JP2998719B2 (ja) | 半導体装置 | |
| KR0127689B1 (ko) | 다층 금속배선 형성방법 | |
| JP2942063B2 (ja) | 半導体装置の製造方法 | |
| KR0126102B1 (ko) | 반도체 소자의 금속막간 절연 방법 | |
| KR100253338B1 (ko) | 반도체소자의 배선형성방법 | |
| JP2937675B2 (ja) | 半導体装置の製造方法 | |
| JPH0684900A (ja) | 半導体装置の製造方法 | |
| JPH05259296A (ja) | 半導体装置およびその製造方法 | |
| KR19980033828A (ko) | 반도체 장치의 금속층간 절연막 형성방법 | |
| JPH05160126A (ja) | 多層配線形成法 |