JPH059135U - ステツプダウン型ｄｃ−ｄｃコンバータ - Google Patents

Abstract

(57)【要約】 【構成】入力電圧ＶＩＮをチョークコイルＣＨ側に伝達
するためメインスイッチ機能をはたすバイポーラトラン
ジスタＱ２と、このトランジスタＱ２のオン・オフを制
御する制御回路２と、平滑手段ＣＨ，Ｃと、平滑コンデ
ンサＣおよび負荷１１に並列配置された過電圧保護回路
３とを設けて、ステップ型のＤＣ−ＤＣ変換を行う。こ
のとき、入力電圧を供給する端子とトランジスタＱ２の
エミッタ側間にパワーＭＯＳＦＥＴ４を接続し、出力側
の電圧変動に応じてコンパレータ５およびバイポーラト
ランジスタＱ１を駆動することにより、パワーＭＯＳＦ
ＥＴ４を制御する。 【効果】過電圧保護回路３が動作した瞬間にトランジス
タＱ２に流れるサージ電流を遮断し、トランジスタＱ２
の破壊を保護できる。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案はステップダウン型ＤＣ−ＤＣコンバータ回路に関し、特に過電圧異常 時の対策を改善したステップダウン型ＤＣ−ＤＣコンバータに関する。

【０００２】

【従来の技術】

従来、この種のステップダウン型ＤＣ−ＤＣコンバータはバイポーラトランジ スタを含む入力部やＳＣＲを含む過電圧保護および前記バイポーラトランジスタ を制御する制御回路を備えている。

【０００３】 図４はかかる従来の一例を示すステップダウン型ＤＣ−ＤＣコンバータの回路 図である。図４に示すように、従来のＤＣ−ＤＣコンバータ回路は、入力電圧Ｖ ＩＮを過電流保護回路としてのヒューズ１３を介して供給されるバイポーラトラ ンジスタＱ２と、ダイオードＤ１，チョークコイルＣＨおよび平滑用コンデンサ Ｃを備えた平滑回路と、ＳＣＲ，低電圧ダイオード２Ｄ，コンデンサＣ３および 抵抗Ｒ１７，Ｒ１８を備えた過電圧保護回路３と、バイポーラトランジスタＱ２ のオン・オフを制御する制御回路２とを有している。このうち、制御回路２は抵 抗Ｒ１５，Ｒ１６の接点電位および抵抗Ｒ８，Ｒ９の接点電位の差を増幅するオ ペアンプ６と、抵抗Ｒ１０，Ｒ１１の接点電位およびオペアンプ６の出力電位の 差を増幅するオペアンプ７と、このオペアンプ７の出力およびコンデンサＣ１で 遅延時間を設定する遅延時間回路９と、コンデンサＣ２および抵抗Ｒ１２に接続 された発振器１０と、オペアンプ６の出力および発振器１０の出力を比較するコ ンパレータ８と、コンパレータ８の出力および遅延時間回路９の出力のＮＡＮＤ 論理をとるナンド回路ＮＡと、このナンド回路ＮＡの出力により駆動されるバイ ポーラトランジスタＱ３とを有している。このトランジスタＱ３の出力が抵抗Ｒ ６，Ｒ７を接続したバイポーラトランジスタＱ２を制御している。尚、１１は負 荷である。

【０００４】 図５（ａ）〜（ｃ）はそれぞれ図４に示すコンバータ回路の動作を説明するた めの各時点における電流経路を記入した回路図である。図５（ａ）に示すように 、まず制御回路２に電圧が供給されると、出力のバイポーラトランジスタＱ３が オンし、メインスイッチの機能を有するバイポーラトランジスタＱ２をオンさせ る。このトランジスタＱ２がオンすると、入力電圧ＶＩＮ→ヒューズ１３→バイ ポーラトランジスタＱ２→チョークコイルＣＨ→平滑用コンデンサＣ→入力電圧 ＶＩＮの閉ループに電流が流れ、負荷１１に電流が供給される。次に、図５（ｂ ）に示すように、制御回路２の出力のバイポーラトランジスタＱ３がオンすると 、メインスイッチのバイポーラトランジスタＱ２もオフする。このトランジスタ Ｑ２がオフになると、オン時にチョークコイルＣＨに蓄えられたエネルギーがチ ョークコイルＣＨ→平滑用コンデンサＣ→還流用ダイオードＤ１→チョークコイ ルＣＨの閉ループに供給され、負荷１１に電力が供給される。更に、図５（ｃ） に示すように、バイポーラトランジスタＱ２が一定のデューティ比でオン，オフ を繰り返すので、出力には一定の電圧ＶＯが供給される。また、出力側の過電圧 異常時には、過電圧保護回路３が機能する。すなわち、定電圧ダイオードＺＤ以 上の電圧になると、抵抗Ｒ１７，Ｒ１８に電流が流れるので、ＳＣＲをオンさせ 、出力側を短絡させることにより、過電圧を抑制する。

【０００５】

【考案が解決しようとする課題】

上述した従来のステップダウン型ＤＣ−ＤＣコンバータ回路は、出力側に過電 圧が発生したとき、この過電圧を抑えるために出力側に接続された過電圧保護回 路が働き、出力側を短絡する。この瞬間にサージ電流が入力電圧，ヒューズ，ス イッチトランジスタ，チョークコイル，ＳＣＲおよび入力電圧の閉ループに流れ る。しかるに、この過電流保護回路としてのヒューズの応答速度は、数ｍｓと遅 いために、メインスイッチとしてのバイポーラトランジスタが破壊されるという 欠点がある。

【０００６】 本考案の目的は、かかるメインスイッチとしてのバイポーラトランジスタを保 護することのできるステップダウン型ＤＣ−ＤＣコンバータを提供することにあ る。

【０００７】

【課題を解決するための手段】

本考案のステップダウン型ＤＣ−ＤＣコンバータは、入力電圧のプラス側にエ ミッタ端子を接続し且つアノード端子が接地された整流ダイオードのカソード端 子および出力整流用チョークコイルにコレクタ端子を接続したメインスイッチ用 のバイポーラトランジスタと、前記出力整流用チョークコイルの他端にプラス側 を接続し且つマイナス側を接地した平滑用コンデンサと、前記バイポーラトラン ジスタのベース端子に接続された制御回路と、前記平滑用コンデンサおよび負荷 に並列に配置された過電圧保護回路とを備え、前記制御回路からの信号により前 記バイポーラトランジスタが一定のデューティサイクルでオン・オフを繰り返す とともに前記平滑用コンデンサの両端に一定の電圧を供給するステップダウン型 ＤＣ−ＤＣコンバータにおいて、入力端子および前記バイポーラトランジスタの エミッタ間に接続したパワーＭＯＳＦＥＴと、出力側の電圧変動に応じて前記パ ワーＭＯＳＦＥＴを制御する駆動手段とを有する過電流保護回路を設け、出力側 の過電圧異常時に前記パワーＭＯＳＦＥＴをオフさせることにより、前記バイポ ーラトランジスタを保護するように構成される。

【０００８】

【実施例】

次に、本考案の実施例について図面を参照して説明する。

【０００９】 図１は本考案の第１の実施例を示すステップダウン型ＤＣ−ＤＣコンバータ回 路図である。図１に示すように、本実施例は入力電圧ＶＩＮが供給されたときの 過電流を保護するパワーＭＯＳＦＥＴ４と、抵抗Ｒ１およびＲ２と、抵抗Ｒ１３ ，Ｒ１４の接点電位および抵抗Ｒ４，Ｒ５の接点電位を比較するコンパレータ５ と、コンパレータ５の出力によりオン・オフを制御されるバイポーラトランジス タＱ１とを備えた過電流保護回路１を有する。また、制御回路２は、前述した図 ４の従来例と同様、抵抗Ｒ８〜Ｒ１０と、オペアンプ６，７と、遅延時間回路９ および発振器１０と、オペアンプ６の出力および発振器１０の出力を比較するコ ンパレータ８と、ナンド回路ＮＡおよびバイポーラトランジスタＱ３とを含んで いる。更に、バイポーラトランジスタＱ２および抵抗Ｒ６，Ｒ７からなるメイン スイッチ部と、チョークコイルＣＨ，ダイオードＤ１，平滑用コンデンサＣを備 えた平滑部と、ＳＣＲや定電圧ダイオードＺＤおよび抵抗Ｒ１７，Ｒ１８並びに コンデンサＣ３からなる過電圧保護回路３と、負荷１１とは従来例と同様である 。かかるコンバータ回路の動作については、以下に説明する。

【００１０】 図２（ａ）〜（ｃ）はそれぞれ図１に示すコンバータ回路の動作を説明するた めの各時点における電流経路を記入した回路図である。まず、図２（ａ）に示す ように、入力電圧ＶＩＮが供給されると、抵抗Ｒ１〜Ｒ３によってバイポーラト ランジスタＱ１のベースに電流が供給される。これにより、バイポーラトランジ スタＱ１がオンし、抵抗Ｒ１の両端の電圧効果によってパワーＭＯＳＦＥＴ４が オンする。また、制御回路２も電圧が供給されるので、出力のバイポーラトラン ジスタＱ３がオンし、入力端子電圧ＶＩＮ→パワーＭＯＳＦＥＴ４→抵抗Ｒ６→ 抵抗Ｒ７→バイポーラトランジスタＱ３→入力端子電圧ＶＩＮの閉ループに電流 が流れ、バイポーラトランジスタＱ２がオンする。このバイポーラトランジスタ Ｑ２がオンすると、入力電圧ＶＩＮ→パワーＭＯＳＦＥＴ４→バイポーラトラン ジスタＱ２→チョークコイルＣＨ→平滑用コンデンサＣ→入力電圧ＶＩＮの閉ル ープに電流が流れるので、負荷１１に電力が供給される。次に、図２（ｂ）に示 すように、制御回路２の出力であるバイポーラトランジスタＱ３がオフすると、 メインスイッチとしてのバイポーラトランジスタＱ２もオフとなる。このバイポ ーラトランジスタＱ２がオフすると、オン時にチョークコイルＣＨに蓄積された エネルギーがチョークコイルＣＨ→平滑用コンデンサＣ→還流用ダイオードＤ１ →チョークコイルＣＨの閉ループに流れるので、負荷１１に電力が供給される。 更に、図２（ｃ）に示すように、トランジスタＱ２のオン・オフの繰り返しによ り、出力に一定の電圧ＶＯを供給する。また、出力側の過電流異常時には、過電 圧保護回路３が働き、定電圧ダイオードＺＤ以上の電圧に達すると、抵抗Ｒ１７ ，Ｒ１８に電流が流れ、ＳＣＲをオンさせて出力側を短絡させる。それと同時に 出力電圧ＶＯの低下を抵抗Ｒ１３，Ｒ１４によって検出し、過電流保護回路１の バイポーラトランジスタＱ１をオフさせることでパワーＭＯＳＦＥＴ４をオフさ せ、出力側の短絡時にもバイポーラトランジスタＱ２に流れるサージ電流から保 護することができる。

【００１１】 図３は本考案の第２の実施例を示すステップダウン型ＤＣ−ＤＣコンバータの 回路図である。図３に示すように、本実施例は全体の回路構成及び動作が前述し た図１の第１の実施例と同じであり、異なるのはバイポーラトランジスタＱ２に 変えてパワーＭＯＳＦＥＴ１２を用いたことにある。このパワーＭＯＳＦＥＴ１ ２を用いているため、オン時の損失やスイッチング時の損失が第１の実施例に比 べ低減されるという利点がある。

【００１２】

【考案の効果】

以上説明したように、本考案のステップダウン型のＤＣ−ＤＣコンバータは、 入力端子およびバイポータトランジスタ間に接続されるパワーＭＯＳＦＥＴを含 む過電流保護回路を設け、出力電圧の変動を検出し、且つ出力側の短絡時に前記 パワーＭＯＳＦＥＴをオフさせることにより、過電圧保護回路が動作した瞬間に 前記バイポーラトランジスタに流れるサージ電流を遮断できるので、バイポーラ トランジスタの破壊を保護できるという効果がある。

【図面の簡単な説明】

【図１】本考案の第１の実施例を示すステップダウン型
ＤＣ−ＤＣコンバータ回路図である。

【図２】図１に示すコンバータ回路の動作を説明するた
めの各時点における電流経路を記入した回路図である。

【図３】本考案の第２の実施例を示すステップダウン型
ＤＣ−ＤＣコンバータ回路図である。

【図４】従来の一例を示すステップダウン型ＤＣ−ＤＣ
コンバータの回路図である。

【図５】図４に示すコンバータ回路の動作を説明するた
めの各時点における電流経路を記入した回路図である。

【符号の説明】

１ 過電流保護回路 ２ 制御回路 ３ 過電圧保護回路 ４，１２ パワーＭＯＳＦＥＴ ５，８ コンパレータ ６，７ オペアンプ ９ 遅延時間回路 １０ 発振器 １１ 負荷 Ｒ１〜Ｒ１８ 抵抗 Ｑ１〜Ｑ３ バイポーラトランジスタ ＮＡ ナンド回路 Ｃ１〜Ｃ３ コンデンサ Ｃ 平滑用コンデンサ ＣＨ チョークコイル ＺＤ ツェナーダイオード Ｄ１ ダイオード

Claims (1)

1. 【実用新案登録請求の範囲】 【請求項１】 入力電圧のプラス側にエミッタ端子を接
   続し且つアノード端子が接地された整流ダイオードのカ
   ソード端子および出力整流用チョークコイルにコレクタ
   端子を接続したメインスイッチ用のバイポーラトランジ
   スタと、前記出力整流用チョークコイルの他端にプラス
   側を接続し且つマイナス側を接地した平滑用コンデンサ
   と、前記バイポーラトランジスタのベース端子に接続さ
   れた制御回路と、前記平滑用コンデンサおよび負荷に並
   列に配置された過電圧保護回路とを備え、前記制御回路
   からの信号により前記バイポーラトランジスタが一定の
   デューティサイクルでオン・オフを繰り返すとともに前
   記平滑用コンデンサの両端に一定の電圧を供給するステ
   ップダウン型ＤＣ−ＤＣコンバータにおいて、入力端子
   および前記バイポーラトランジスタのエミッタ間に接続
   したパワーＭＯＳＦＥＴと、出力側の電圧変動に応じて
   前記パワーＭＯＳＦＥＴを制御する駆動手段とを有する
   過電流保護回路を設け、出力側の過電圧異常時に前記パ
   ワーＭＯＳＦＥＴをオフさせることにより、前記バイポ
   ーラトランジスタを保護することを特徴とするステップ
   ダウン型ＤＣ−ＤＣコンバータ。