JPH0592763U - Ｉｃテスタのピンコントロール回路 - Google Patents

Abstract

(57)【要約】 【目的】 従来回路のレジスタ６・７、制御回路８の代
わりに、ドライバ３を採用し、構成部品が少なく制御の
簡単な回路を提供する。 【構成】 レジスタ２にはＣＰＵ１の測定ピンデータの
出力がセットされ、シーケンサ５にはレジスタ２の出力
とＣＰＵ１の出力が入力される。ドライバ３の入力には
シーケンサ５の出力が接続され、ドライバ３の出力には
レジスタ２の入力が接続される。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は、多ピンのＤＵＴを並列測定する機能をもつＩＣテスタにおいて、 ピン番号・測定ユニット数・測定ＤＵＴ数をもとに測定ピンを選択するピンコン トロール回路についてのものである。

【０００２】

【従来の技術】

次に、従来技術によるＩＣテスタのピンコントロール回路の構成を図３により 説明する。図３の１はＣＰＵ、２と４と６と７はレジスタ、８は制御回路、９は シーケンサである。なお、図３は１ピン分の回路であり、ＩＣテスタではピン数 ×ＤＵＴ数分の同じ回路をもつ。ただし、シーケンサ９は各ピンについて共用す ることができる。

【０００３】 次に、図３の作用を図４のフローチャートにより説明する。ステップ４１でＣ ＰＵ１から測定するピン情報のうち、このピンに対応するものがレジスタ２へ転 送される。ステップ４２でシーケンサ９からの制御信号９Ｈ、９Ｊ、９Ｆにより レジスタ２・６・７がリセットされる。ステップ４３でレジスタ２の内容はシー ケンサ９からの制御信号９Ｇによりレジスタ６へ転送される。

【０００４】 レジスタ７は信号マスク用のレジスタでＪ−Ｋフリップフロップで構成される 。レジスタ７の出力７ＫははじめはＬレベルである。ステップ４４、４５でレジ スタ６とレジスタ７およびシーケンサ９からの制御信号９Ｌによって制御回路８ は、このピンが選択されたとき、測定ピン選択信号出力８Ｄを「Ｈ」レベルとし て、レジスタ４へシーケンサ９からの制御信号９Ｅによって転送する。

【０００５】 レジスタ４にデータＨが書き込まれると、レジスタ４の出力４ＡはＨレベルと なる。レジスタ４の出力４Ａはレジスタ７のＪ入力となっており、またレジスタ ７のＫ入力は同じくレジスタ７の反転出力と接続されるため、このときＨレベル となっている。１回のピンの選択が終了すると、シーケンサ９は制御信号９Ｉを 送り、レジスタ７の出力７ＫはＨレベルとなり、レジスタ７のＫ入力はＬレベル となる。

【０００６】 制御回路８はレジスタ７の７Ｋ出力がＬレベルのときだけ、レジスタ６の出力 ６Ｍとシーケンサ９からの制御信号９Ｌによりピン選択信号８ＤをＨレベルにす る。このため、この時点でレジスタ７はピン選択をマスクすることになり、１度 選択されたピンは再度選択されることはない。

【０００７】

【考案が解決しようとする課題】

図３では、レジスタ６・７、制御回路８を用いてＩＣテスタのピンコントロー ルをするので、ハードウェア的に回路が大きくなり、制御も複雑である。この考 案は、図３のレジスタ６・７、制御回路８の代わりに、ドライバを採用すること により、構成部品が少なく制御の簡単なＩＣテスタのピンコントロール回路の提 供を目的とする。

【０００８】

【課題を解決するための手段】

この目的を達成するため、この考案では、ＣＰＵ１の測定ピンデータの出力が セットされるレジスタ２と、レジスタ２の出力とＣＰＵ１の出力が入力されるシ ーケンサ５と、シーケンサ５の出力が入力に接続され、出力をレジスタ２の入力 に接続するドライバ３とを備える。

【０００９】

【作用】

次に、この考案によるＩＣテスタのピンコントロール回路の構成を図１により 説明する。図１の２はドライバ、５はシーケンサであり、レジスタ２、レジスタ ４は図３と同じものである。図１は図３のレジスタ６、レジスタ７、制御回路８ 、シーケンサ９の代わりに、ドライバ３とシーケンサ５を使用したものである。 シーケンサ５はシーケンサ９と性能は同じであるが、出入する信号線が少ない。 レジスタ２の出力２Ｃはシーケンサ５に接続され、ＣＰＵ１の測定モード信号出 力１Ｂはシーケンサ５に接続される。

【００１０】 ドライバ３の入力はシーケンサ５と接続され、ドライバ３の出力はデータバス １Ａを通してシーケンサ５から信号がレジスタ２へ出力される。シーケンサ５か らの制御信号５Ａはレジスタ２のクロック入力へ接続される。レジスタ４の入力 は、シーケンサ５の制御信号５Ｄと接続され、レジスタ４のクロック入力はシー ケンサ５の制御信号５Ｅと接続され、レジスタ４のリセット入力はシーケンサ５ の制御信号５Ｆと接続される。

【００１１】 次に、図１の作用を図２のフローチャートにより説明する。ステップ２１でＣ ＰＵ１からＩＣテスタで測定するピンの情報のうちこのピンに対応するものがレ ジスタ２へ書き込まれる。ステップ２２で、シーケンサ５からの制御信号５Ｆに よりレジスタ４がクリアされる。

【００１２】 ステップ２３で、シーケンサ５はレジスタ２に書き込まれた内容を信号２Ｃを 通しとり込む。ステップ２４で、シーケンサ５はレジスタ２へ書き込まれたデー タとピン番号、測定ユニット数、測定ＤＵＴ数をもとに、測定ピン選択信号５Ｄ に、ピンが選択されたときは「Ｈ」レベル、ピンが選択されないときには「Ｌ」 レベルを出力して制御信号５Ｅの信号によりレジスタ４へ書き込む。

【００１３】 ステップ２５、２６で測定モード信号１Ｂにより、このピンのレジスタ２に書 かれた値をピンが選択されたときにクリアするのか、無条件でクリアするのか、 クリアしないのかを決める。ステップ２７でシーケンサ５はドライバ３を通じて レジスタ２へ「Ｌ」レベルを送り、シーケンサ５からの制御信号５Ａによりレジ スタ２へ書き込む。

【００１４】

【実施例】

次に、図１の実施例の構成を図５により説明する。図５は１ピン分の構成図で ある。図５では、レジスタ２・４にＦＦを使用し、ドライバ３にＨＣ２４４のう ち１ピン分を使用する。シーケンサ５にはマイクロコンピュータを使用する。１ ０はゲートである。

【００１５】 シーケンサ５の制御信号５ＡはＣＰＵ１からのレジスタ２に対する書き込み信 号、制御信号５ＬはＣＰＵ１からレジスタ２に対するＩＯライト信号、制御信号 ５ＥはＣＰＵ１からレジスタ４に対する書き込み信号、制御信号５Ｆとしてはレ ジスタ４のクリア信号を使用する。制御信号５Ｃはシーケンサ５のデータバスを 使用する。ＣＰＵ１の出力は、レジスタ２の入力へ接続され、ＣＰＵ１からの書 き込み信号５Ｍはゲート１０からレジスタ２のクロック入力へ接続される。

【００１６】 シーケンサ５からのデータバス５Ｃは、レジスタ２の出力、レジスタ４の入力 、ドライバ３の入力へ接続される。ドライバ３の出力は、シーケンサ５からの制 御信号により、レジスタ２の入力へ接続される。レジスタ４のクロック入力へは 、シーケンサ５の制御信号５Ｅ、レジスタ４のリセット入力Ｒへはシーケンサ５ の制御信号５Ｆが接続される。

【００１７】 次に、図５の作用を図６のフローチャートにより説明する。ステップ３１でＣ ＰＵ１によりＩＣテスタで測定するピンの情報のうち、このピンに対応するもの が、ＣＰＵ１からの書き込み信号５Ｍによりレジスタ２へ書き込まれる。たとえ ば、信号ありのとき「Ｈ」、信号なしのときは「Ｌ」が転送される。

【００１８】 ステップ３２で制御信号５Ｆによりレジスタ４をクリアし、ステップ３３でシ ーケンサ５はレジスタ２に書き込まれたデータをデータバス５Ｃからとり込む。 ステップ３４でデータバス５Ｃ上に、ピンが選択されたときは「Ｈ」レベル、ピ ンが選択されないときには「Ｌ」レベルを出力して制御信号５Ｅによりレジスタ ４へ書き込む。

【００１９】 ステップ３５でシーケンサ５は、測定モード信号１Ｂの値が「Ｈ」レベルのと きは、データバス５Ｃ上に「Ｌ」レベルを出し、制御信号５Ｌでドライバ３を介 して、レジスタ２の入力は「Ｌ」レベルを出力し、制御信号５Ａによりレジスタ ２へ「Ｌ」を書き込む。これにより、レジスタ２の内容はクリアされる。

【００２０】

【考案の効果】

この考案によれば、従来回路のレジスタや制御回路の代わりに、ドライバを採 用したので、構成部品が少なく制御の簡単なピンコントロール回路を提供するこ とができる。シーケンサとしてＣＰＵを使えばソフトウェアが利用できるので、 より少ないスペースでピンのコントロール回路を実現できる。

【図面の簡単な説明】

【図１】この考案によるＩＣテスタのピンコントロール
回路の構成図である。

【図２】図１のフローチャートである。

【図３】従来技術によるＩＣテスタのピンコントロール
回路の構成図である。

【図４】図３のフローチャートである。

【図５】この考案による実施例の構成図である。

【図６】図５のフローチャートである。

【符号の説明】

１ ＣＰＵ ２ レジスタ ３ ドライバ ４ レジスタ ５ シーケンサ

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 多ピンの測定ピンと、そのピン数より少
   ない測定ユニットをもつＩＣテスタにおいて、 ＣＰＵ(1) の測定ピンデータの出力がセットされるレジ
   スタ(2) と、 レジスタ(2) の出力とＣＰＵ(1) の出力が入力されるシ
   ーケンサ(5) と、 シーケンサ(5) の出力が入力に接続され、出力をレジス
   タ(2) の入力に接続するドライバ(3) とを備えることを
   特徴とするＩＣテスタのピンコントロール回路。