JPH0594328A - デバツグ装置及びエミユレータ - Google Patents

Abstract

(57)【要約】 【目的】 本発明の目的は、複数マイクロプロセッサシ
ステムにおいて、特別な専用回路を設けることなく、他
のマイクロプロセッサの実行状態を共有バスを介して監
視することができるデバッグ装置を提供することであ
る。 【構成】 ターゲットシステムとインタフェースされる
バスＡＢＵＳ，ＤＢＵＳを、ターゲットシステムを代行
制御するためのエミュレーション用マイクロプロセッサ
ＥＭＰＵと、エミュレーション制御のためのコントロー
ルプロセッサＳＭＰＵとに共有させ、同バスに、ブレー
ク回路７などを結合する。前記コントロールプロセッサ
は、前記バスに直接接続される入出力兼用ポートＰＡ１
１−０／Ａ１９−８と、該ポートからの入力を出力する
出力ポートとを有し、前記エミュレーション用マイクロ
プロセッサがバス権を獲得してエミュレーションを実行
しているとき、アドレスバスの情報を前記入出力兼用ポ
ートから取り込み、取り込んだ情報を前記出力ポートを
介して外部で監視可能にする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数のマイクロプロセ
ッサにてバスを共有するシステム上の資源を使用するよ
うにしたデバッグ装置におけるハードウェアの小型化に
関し、例えばエミュレータに適用して有効な技術に関す
る。

【０００２】

【従来の技術】マイクロプロセッサ応用機器の開発で
は、エミュレータを使用することがある。エミュレータ
はデバッグ対象マイクロプロセッサあるいはそれと同機
能のマイクロプロセッサを有し、このマイクロプロセッ
サにてユーザプログラムを実行、停止させながらユーザ
システム（ターゲットシステム）を制御することによ
り、ハードウェア及びソフトウェアのデバッグを可能に
するものである。

【０００３】一般にエミュレータでは、エミュレーショ
ンを実行するためのマイクロプロセッサ（エミュレーシ
ョン用マイクロプロセッサ）の他にエミュレータの制御
を行うマイクロプロセッサを有しており、エミュレーシ
ョン実行中には、制御用マイクロプロセッサ（コントロ
ールプロセッサ）がエミュレーション用マイクロプロセ
ッサの実行状態を監視する。例えば、エミュレーション
実行中のアドレスバスの情報やデータバスの情報を取り
込んでリアルタイムにコンソールに表示させたりして監
視可能にする。尚、このような技術について記載された
文献の例としては、電波新聞社「マイコン開発のすべ
て」１９８９．６．２０における第７８頁乃至第８２頁
がある。

【０００４】本発明者は前記エミュレーション用マイク
ロプロセッサとコントロールプロセッサとを、ターゲッ
トシステムに接続されるバスに共通接続し、同バスにト
レース回路やブレーク回路を接続してエミュレータの小
型化を図ることについて検討した。このときコントロー
ルプロセッサはブレーク回路にブレーク条件を設定した
りトレース回路にトレース開始アドレスを設定したりし
てエミュレーションのための条件設定を行う。前記エミ
ュレーション用マイクロプロセッサとコントロールプロ
セッサはバスを共有しているため、セレクタ若しくはバ
ッファなどを双方のマイクロプロセッサとバスの間に介
在させてバス権制御を行う必要がある。また、エミュレ
ーション実行時のバスの情報をリアルタイムに監視可能
にするには、エミュレーション用マイクロプロセッサが
バス権を取得しているときにバスをバッファあるいはラ
ッチを介してコントロールプロセッサのデータ入力端子
に接続し、そのバッファ又はラッチをコントロールプロ
セッサの外部メモリ空間上のレジスタとして読み込み可
能にする必要がある。

【０００５】

【発明が解決しようとする課題】しかしなが、コントロ
ールプロセッサとエミュレーション用マイクロプロセッ
サとにバスを共有させても、バス権制御やエミュレーシ
ョンのリアルタイム監視のためにバッファ回路やラッチ
回路が種々必要であるならば、それらの回路によってエ
ミュレータの回路規模縮小を充分に達成することができ
ないということを本発明者は見い出した。特に、マイク
ロプロセッサの高集積化が進に従って、マイクロプロセ
ッサ応用システムのエミュレーションのための回路規模
も必然的に大きくなってきており、これを小型化するた
めの対策はエミュレータの使い勝手を向上させる上で必
要である。

【０００６】本発明の目的は、複数マイクロプロセッサ
システムにおいて、特別な専用回路を設けることなく、
他のマイクロプロセッサの実行状態を共有バスを介して
監視することができるデバッグ装置を提供することにあ
る。本発明の別の目的は、エミュレーション用マイクロ
プロセッサとコントロールプロセッサがバスを共有する
形式のエミュレータの小型化を達成することである。

【０００７】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。

【０００８】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。

【０００９】すなわち、複数個のマイクロプロセッサが
バスを共有するシステムにおいて、少なくとも１個の前
記マイクロプロセッサは、入出力兼用ポートと、該ポー
トからの入力を出力する出力ポートとを有し、前記入出
力ポートを前記バスに直接結合し、他のマイクロプロセ
ッサがバス権を有するときの前記バス情報を前記入出力
兼用ポートから取り込み、取り込んだ情報を前記出力ポ
ートを介して外部で監視可能にするものである。

【００１０】前記入出力兼用ポートを有するマイクロプ
ロセッサは、バス権取得に呼応して前記入出力兼用ポー
トをバス信号出力ポートとし、バス権放棄に呼応してそ
の入出力兼用ポートをバス信号入力ポートとする動作モ
ードを有する。

【００１１】上記システムをエミュレータに適用する場
合、ターゲットシステムとインタフェースされるバス
を、ターゲットシステムを代行制御するためのエミュレ
ーション用マイクロプロセッサと、エミュレーション制
御のための制御用マイクロプロセッサとに共有させ、同
バスに、トレース回路及びブレーク回路などを結合す
る。前記制御用マイクロプロセッサは、前記バスに直接
接続される入出力兼用ポートと、該ポートからの入力を
出力する出力ポートとを有し、前記エミュレーション用
マイクロプロセッサがバス権を有するときの前記バス情
報を前記入出力兼用ポートから取り込み、取り込んだ情
報を前記出力ポートを介して外部で監視可能にする。

【００１２】

【作用】上記した手段によれば、バスに直接接続された
入出力兼用ポートを出力ポートとして機能させることに
より、当該入出力兼用ポートを備えるマイクロプロセッ
サがバス権を獲得してバスアクセスを行う。このマイク
ロプロセッサがバス権を放棄するときに、前記入出力兼
用ポートを入力ポートとして機能させることにより、そ
の他のマイクロプロセッサによるバスアクセス情報を当
該入力ポートとして機能する入出力兼用ポートから取り
込んで、これを別の出力ポートから外部に出力する。こ
れによりバス情報をリアルタイムに監視する。このよう
に入出力兼用ポートを複数マイクロプロセッサによる共
有バスに直結し、監視すべきバス情報を入出力兼用ポー
トの機能選択によって取り込むことは、特別回路を要す
ることなく、共有バスの状態監視を可能にし、システム
の小形化を達成する。

【００１３】

【実施例】図１には本発明の一実施例に係るエミュレー
タ１のブロック図が示される。同図においてＥＭＰＵは
ユーザインタフェース回路１０を介して接続される図示
しないターゲットシステムを代行制御するためのエミュ
レーション用マイクロプロセッサである。同図において
ＳＭＰＵは、エミュレータを制御するためのコントロー
ルプロセッサである。双方のマイクロプロセッサＳＭＰ
Ｕ，ＥＭＰＵはアドレスバスＡＢＵＳ及びデータバスＤ
ＢＵＳを共有する。コントロールプロセッサＳＭＰＵ
は、ＲＯＭ、ＲＡＭ、及びコミュニケーションインタフ
ェースなどの周辺回路を搭載し、アドレスバスＡＢＵＳ
及びデータバスＤＢＵＳに接続されるポート並びに入出
力兼用ポート端子を有している。本実施例に従えば、コ
ントロールプロセッサＳＭＰＵのアドレスのうち上位ア
ドレスＡ１９〜Ａ８は当該コントロールプロセッサＳＭ
ＰＵ内のレジスタ設定により入出力ポートとしても使用
可能な入出力兼用ポートに割り当てられている。図１に
おいてこのポートはＰＡ１１−０／Ａ１９−８として図
示されている。したがって当該コントロールプロセッサ
ＳＭＰＵのポートＰＡ１１−０／Ａ１９−８は、アドレ
スバスＡＢＵＳに対してアドレス出力を行うと共に、ポ
ートの制御レジスタの書換によりアドレスバスＡＢＵＳ
の内容を取り込むことができる。エミュレーション用マ
イクロプロセッサＥＭＰＵがバス権を取得してエミュレ
ーションを行っているとき、コントロールプロセッサＳ
ＭＰＵが当該ポートＰＡ１１−０／Ａ１９−８から取り
込んだアドレス情報はコミュニケーションインタフェー
ス及び出力ポートを介してシステム開発装置２の表示装
置に送られて、エミュレーション時のアドレスバスの情
報をリアルタイムでディスプレイ装置に表示しながら監
視可能にする。

【００１４】エミュレータの小形化を図るために、前記
アドレスバスＡＢＵＳ及びデータバスＤＢＵＳは双方の
マイクロプロセッサＳＭＰＵ，ＥＭＰＵの共有バスとさ
れる。コントロールプロセッサＳＭＰＵのアドレスＡ１
９〜Ａ８は直接アドレスバスＡＢＵＳの対応信号線に結
合され、アドレスＡ７〜Ａ０はバッファ３を介してアド
レスバスＡＢＵＳの対応信号線に結合される。エミュレ
ーション用マイクロプロセッサＥＭＰＵのアドレスＡ１
９〜Ａ０はバッファ４を介してアドレスバスＡＢＵＳに
接続されている。データバスＤＢＵＳは双方のマイクロ
プロセッサＳＭＰＵ及びＥＭＰＵともにデーバスＤＢＵ
Ｓに直接接続されている。

【００１５】前記アドレスバスＡＢＵＳ及びデータバス
ＤＢＵＳには、エミュレータ固有の回路として、エミュ
レーション制御回路５、エミュレーションＲＡＭ６、ブ
レーク回路７、トレース回路８、ＲＡＭ９及びユーザイ
ンタフェース回路１０が接続されている。前記ブレーク
回路７はデータバスＤＢＵＳやアドレスバスＡＢＵＳな
どの状態を監視して、その状態が与め設定された状態に
達したときにエミュレーション動作をブレークする。ト
レース回路８はデータバスＤＢＵＳやアドレスバスＡＢ
ＵＳなどの情報を例えばバスサイクル単位で逐次トレー
スして蓄える。エミュレーションＲＡＭ６は図示しない
ターゲットシステムに含まれるべきデータメモリやプロ
グラムメモリを代行するためのメモリである。前記ＲＡ
Ｍ９はその他データの一次記憶領域などとしてコントロ
ールプロセッサＳＭＰＵが利用する。前記エミュレーシ
ョン制御回路５は、エミュレーションの状態を監視して
コントロールプロセッサＳＭＰＵとの間で制御情報など
をやりとりする。

【００１６】アドレスバスＡＢＵＳ及びデータバスＤＢ
ＵＳに対するバス権は、コントロールプロセッサＳＭＰ
Ｕが制御し、外部に対してはそのポートＰＣ０端子の状
態により切り替え制御するようになっている。即ち、ポ
ートＰＣ０端子はプルアップされ、該ポート端子ＰＣ０
の出力状態に応じて決定される信号をバッファ３が受
け、その反転信号をバッファ４が受ける。これにより、
バッファ３，４はポート端子ＰＣ０の出力状態に応じて
その何れか一方が活性化される。

【００１７】コントロールプロセッサＳＭＰＵにおいて
ポートＰＣ１端子はリセット端子として機能され、プル
アップされている。エミュレーション用マイクロプロセ
ッサＥＭＰＵはそのプルアップされた信号と外部リセッ
ト信号ＲＥＳを２入力するノアゲート１１の出力をリセ
ット端子／ＲＥＳ受ける。

【００１８】図２にはコントロールプロセッサＳＭＰＵ
の一例ブロック図が示される。同図に示されるマイクロ
プロセッサＳＭＰＵは、公知の半導体集積回路製造技術
によってシリコン基板のような１個の半導体基板に形成
される。このマイクロプロセッサＳＭＰＵは、特に制限
されないが、全体の制御を司る中央処理装置（ＣＰＵ）
２０、外部からのウェイト要求信号などに従ってウェイ
トステートの挿入制御を行うウェイトコントローラ２
１、データの一次記憶領域若しくは前記中央処理装置２
０の作業領域などとされるＲＡＭ２２、前記中央処理装
置２０の動作プログラムなどが格納されるＲＯＭ２３、
内外からの割り込み要求を制御する割り込みコントロー
ラ２４、データのシリアル転送を制御するシリアルコミ
ュニケーションインタフェース２５、８ビットタイマ２
６、パルスワイズモジュレーションタイマ２７、１６ビ
ットフリーランニングタイマ２８、Ａ／Ｄ変換器２９、
ウォッチドッグタイマ３０などを含み、それら回路ブロ
ックはアドレスバスＩＡＢ、上位データバスＵＤＢ、及
び下位データバスＬＤＢの所定のものに接続されてい
る。外部とのインタフェースは第１ポート４１乃至第９
ポート４９を介して行われる。

【００１９】ここで、プログラムアドレス空間として外
部メモリ空間も利用する拡張モードにおいて、第５ポー
ト４５及び第６ポート４６は、図１の入出力兼用ポート
ＰＡ１１−０／Ａ１９−８に割り当てられ、第４ポート
４４はアドレスＡ７〜Ａ０に割り当てられた出力ポート
とされる。この動作モードにおいてシリアルコミュニケ
ーションインタフェース２５は第９ポート４９を介して
外部とインタフェースされる。また、図１のデータ入出
力ポートＤ７−０は第３ポート４３に割り当てられ、図
１のポートＰＣ０端子、ポートＰＣ１端子、及びポート
ＰＢ端子は第２ポート４２に割り当てられる。尚、その
他のポートはリードライト信号などの各種アクセス制御
信号や割り込み信号などの入出力ポートとして機能され
る。

【００２０】次に図１のエミュレータ１の動作を説明す
る。前記ユーザインタフェース回路１０はインタフェー
スケーブルなどを介してターゲットシステムのマイクロ
プロセッサ搭載領域などに結合され、更にコントロール
プロセッサＳＭＰＵはそれに内蔵される第９ポート４９
を介してシステム開発装置２に結合される。

【００２１】システム起動時には、コントロールプロセ
ッサＳＭＰＵにはポートＰＣ１端子によりリセット信号
が強制入力されており、コントロールプロセッサＳＭＰ
Ｕがシステムバス使用可能状態にある。この状態でコン
トロールプロセッサＳＭＰＵはポートＰＡ１１−０／Ａ
１９−８をアドレス信号Ａ１９〜Ａ８の出力ポートとし
て内部設定し、各種エミュレーション実行条件をブレー
ク回路やトレース回路に設定すると共に、エミュレーシ
ョン用マイクロプロセッサＥＭＰＵの実行プログラムを
エミュレーションＲＡＭ６にロードしたりする。その
後、ポートＰＡ１１−０／Ａ１９−８を入力ポート端子
に内部設定して、ポートＰＣ０端子をローレベルにして
バスの使用権をエミュレーション用マイクロプロセッサ
ＥＭＰＵに切り替え、さらにポートＰＣ１端子をローレ
ベルにしてエミュレーション用マイクロプロセッサＥＭ
ＰＵによるエミュレーションを開始させる。

【００２２】エミュレーション実行時にはコントロール
プロセッサＳＭＰＵは入出力ポート端子ＰＢを介してエ
ミュレーションの実行制御及び実行状態の監視を行うと
同時に、入力ポートとして機能されるポートＰＡ１１−
０／Ａ１９−８を介してエミュレーション用マイクロプ
ロセッサＥＭＰＵの実行プログラムアドレスＡ１９〜Ａ
８を取り込む。取り込んだプログラムアドレスはシリア
ルコミュニケーションインタフェースを介してシステム
開発装置２に転送し、その表示装置に表示させてプログ
ラムの実行状態をリアルタイムで監視可能にする。

【００２３】その後ブレークが発生すると、エミュレー
ションマイクロプロセッサＥＭＰＵは例えばＲＡＭ９上
に設定されているＳＬＥＥＰ命令を実行して動作を停止
する。これにより、その後コントロールプロセッサＳＭ
ＰＵがバス権を獲得し、トレース回路８に蓄積した情報
をシステム開発装置２側に転送制御したりする。

【００２４】上記実施例によれば以下の作用効果があ
る。

【００２５】（１）エミュレーション用マイクロプロセ
ッサＥＭＰＵがバス権を獲得してエミュレーションを行
っているとき、入力ポートとして機能選択されているコ
ントロールプロセッサＳＭＰＵの入出力兼用ポートＰＡ
１１−０／Ａ１９−８は、エミュレーション用マイクロ
プロセッサＥＭＰＵの実行プログラムアドレスＡ１９〜
Ａ８を取り込む。取り込んだプログラムアドレスはシリ
アルコミュニケーションインタフェースを介してシステ
ム開発装置２に転送され、その表示装置に表示させてプ
ログラムの実行状態をリアルタイムで監視することがで
きる。

【００２６】（２）したがって、アドレスバスの情報を
保持するラッチ回路をコントロールプロセッサの外部ア
ドレス空間上で定義して配置するような専用回路を設け
ることなく、バスを共有する他のマイクロプロセッサの
実行状態を共有バスを介して監視する事ができる。

【００２７】（３）上記（２）によりエミュレーション
用マイクロプロセッサとコントロールプロセッサがバス
を共有する形式のエミュレータの小型化を達成すること
ができる。

【００２８】以上本発明者によってなされた発明を実施
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。例えば、
上記実施例のマイクロプロセッサＳＭＰＵにおいてアド
レスＡ７〜Ａ０の出力ポートは出力専用ポートとして説
明したが、本発明はこれに限定されず、当該アドレスに
ついても入出力兼用ポートを割り当ててもよい。また、
入出力兼用ポートを介してモニタすべき情報はターゲッ
トプログラム若しくはユーザプログラムに限定されず、
データバスの情報であってもよい。モニタすべき情報が
転送されるバスを入出力兼用ポートに接続すればよい。
また、モニタすべき情報が伝達されるバスをアクセスす
る必要がない場合には当該信号伝達のためのバスは入力
専用ポートに接続してもよい。

【００２９】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるエミュ
レータに適用したものについて説明したが、この発明は
それに限定されるものではなく、各種ボード製品などの
マイクロプロセッサ応用装置のデバッグのために広く利
用することができる。

【００３０】本発明は、少なくともバスを共有する複数
プロセッサシステムにおいて一部のマイクロプロセッサ
の動作状態を他のマイクロプロセッサを介してモニタ可
能にする条件のものに適用することができる。

【００３１】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。

【００３２】すなわち、バス情報を保持するラッチ回路
などをコントロールプロセッサの外部アドレス空間上で
定義して配置するような専用回路を設けることなく、バ
スを共有する他のマイクロプロセッサの実行状態を共有
バスを介して簡単に監視することができるという効果が
ある。さらに、本発明をエミュレータに適用した場合に
は、エミュレーション用マイクロプロセッサとコントロ
ールプロセッサがバスを共有する形式のエミュレータの
小型化を達成することができるという効果がある。

【図面の簡単な説明】

【図１】図１は本発明の一実施例に係るエミュレータの
ブロック図である。

【図２】図２は図１のエミュレータに含まれるコントロ
ールプロセッサの一例ブロック図である。

【符号の説明】

１ エミュレータ ２ システム開発装置 ３，４ バッファ ５ エミュレーション制御回路 ６ エミュレーションＲＡＭ ７ ブレーク回路 ８ トレース回路 ９ ＲＡＭ １０ ユーザインタフェース回路 ＳＭＰＵ コントロールプロセッサ（制御用マイクロプ
ロセッサ） ＥＭＰＵ エミュレーション用マイクロプロセッサ ＡＢＵＳ アドレスバス ＤＢＵＳ データバス ＰＡ１１−０／Ａ１９−８ 入出力兼用ポート Ａ７−０ アドレス出力専用ポート Ｄ７−０ データ入出力ポート ２０ 中央処理装置 ４１乃至４９ ポート

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数個のマイクロプロセッサがバスを共
   有するシステムであって、少なくとも１個の前記マイク
   ロプロセッサは、入出力兼用ポートと、該ポートからの
   入力を出力する出力ポートとを有し、前記入出力ポート
   を前記バスに直接結合し、他のマイクロプロセッサがバ
   ス権を有するときの前記バス情報を前記入出力兼用ポー
   トから取り込み、取り込んだ情報を前記出力ポートを介
   して外部で監視可能にしたデバッグ装置。
2. 【請求項２】 前記入出力兼用ポートを有するマイクロ
   プロセッサは、バス権取得に呼応して前記入出力兼用ポ
   ートをバス信号出力ポートとし、バス権放棄に呼応して
   その入出力兼用ポートをバス信号入力ポートとする動作
   モードを有するものである請求項１記載のデバッグ装
   置。
3. 【請求項３】 ターゲットシステムを代行制御するため
   のエミュレーション用マイクロプロセッサと、エミュレ
   ーション制御のための制御用マイクロプロセッサと、双
   方のプロセッサが共通接続されるバスと、同バスに夫々
   接続されたトレース回路及びブレーク回路と、前記バス
   をターゲットシステムに接続するためのインタフェース
   回路とを含み、 前記制御用マイクロプロセッサは、前記バスに直接接続
   される入出力兼用ポートと、該ポートからの入力を出力
   する出力ポートとを有し、前記エミュレーション用マイ
   クロプロセッサがバス権を有するときの前記バス情報を
   前記入出力兼用ポートから取り込み、取り込んだ情報を
   前記出力ポートを介して外部で監視可能にしたエミュレ
   ータ。