JPH0594968A

JPH0594968A - 半導体装置及びその製造方法

Info

Publication number: JPH0594968A
Application number: JP4073875A
Authority: JP
Inventors: Hirofumi Shinagawa; 浩文品川; Hiroyuki Hayashida; 弘之林田; Yoshiaki Toyoshima; 義明豊島
Original assignee: Toshiba Corp; Toshiba Microelectronics Corp
Current assignee: Toshiba Corp; Toshiba Electronic Device Solutions Corp
Priority date: 1991-05-10
Filing date: 1992-03-30
Publication date: 1993-04-16
Anticipated expiration: 2012-11-12
Also published as: JP2675713B2; US5241207A

Abstract

(57)【要約】（修正有）【目的】拡散層の接合深さを浅く保ったまま、拡散用配
線のコンタクト抵抗を低くする。【構成】シリコン基板１表面に設けられた素子分離用絶
縁膜２と、この絶縁膜のエッジ部から前記基板のシリコ
ン領域上の一部に突出形成され前記素子分離用絶縁膜２
より薄い絶縁膜と、前記素子分離用絶縁膜２上およびそ
のエッジ部付近の薄い絶縁膜上に形成された第１の金属
シリサイド膜１４と、前記薄い絶縁膜に隣接するシリコ
ン領域上に形成された第２の金属シリサイド膜１４と、
前記薄い絶縁膜と前記シリコン領域の境界付近に設けら
れ前記第１、第２の金属シリサイド膜間をつなぐ第３の
金属シリサイド膜とを具備した。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置及びその製
造方法に関し、特に自己整合型シリサイデーション（通
称サリサイド）を用いたＭＯＳ型半導体装置の電極およ
び配線層の形成に適するものである。

【０００２】

【従来の技術】従来のＭＯＳトランジスタのソース、ド
レイン拡散層に対し、多結晶シリコン膜を用いて直接オ
ーミックコンタクトをとる製造方法を図５に示す。図中
１はＰ型基板、２は素子分離用絶縁膜、３はゲート絶縁
膜、４ａ、４ｂは多結晶シリコン膜、４ｃはゲート電
極、４ｄは配線、５ａ／５ｂはＮ型のソース、ドレイン
拡散層、５ｃはＮ型のコンタクト用拡散層である。すな
わち、図５（ａ）に示すように基板１の表面の素子分離
用絶縁膜２およびこれに囲まれた能動素子領域の絶縁膜
３上に多結晶シリコン４ａを堆積させる。その後、直接
コンタクトをとる位置に、リソグラフィ技術により多結
晶シリコン膜４ａ、ゲート絶縁膜３を除去して開口６を
形成する。更に多結晶シリコン膜４ｂを堆積させて、開
口６で、基板１と多結晶シリコン膜４ｂとを接触させる
（図５（ｂ）参照）。次に多結晶シリコン膜４ｂの低抵
抗化、基板１と多結晶シリコン膜４ｂとの接触のオーミ
ックコンタクト化のために、不純物を導入する。その後
図５（ｃ）の如くリソグラフィ技術により、多結晶シリ
コンのゲート電極４ｃ、多結晶シリコン４ｄの直接コン
タクト領域を形成する。その後は、通常の方法でＭＯＳ
トランジスタの形成を行う。

【０００３】しかしながら上記従来の技術においては、
コンタクトを形成する開口部分で、多結晶シリコン膜４
ｂを堆積形成する前に完全に自然酸化膜を除去できない
ため、多結晶シリコン４ｂと基板１の界面に自然酸化膜
が残存してしまい、コンタクト抵抗が高くなる。

【０００４】また、上記コンタクト部分でオーミックコ
ンタクトを形成するため、不純物をイオン注入法とか気
相拡散法を用いて導入するが、低いコンタクト抵抗を実
現するためには、高い濃度の不純物を導入しなければな
らず、かつ通常のソース、ドレイン拡散層の不純物導入
もなされるため、シリコン基板１に形成されるコンタク
ト部分の拡散層５ｃの接合深さが、拡散層５ａに比べて
深くなり、素子分離用絶縁膜２を隔てて隣の能動素子領
域（図示せず）の拡散層（５ｃ相当）となる部分との電
気的耐圧が悪くなる問題点がある。すなわち図５のもの
は、上記コンタクト抵抗と耐圧について、一方を良くし
ようとすると他方が悪くなる問題点がある。

【０００５】

【発明が解決しようとする課題】本発明は上記実情に鑑
みてなされたもので、拡散層の接合深さを浅く保ったま
ま、局所配線と拡散層のコンタクト抵抗を低くすること
ができる半導体装置及びその製造方法を提供することを
目的とする。

【０００６】

【課題を解決するための手段と作用】本発明は、シリコ
ン基板表面に設けられた素子分離用絶縁膜と、この絶縁
膜のエッジ部から前記基板のシリコン領域上の一部に突
出され前記素子分離用絶縁膜より薄い絶縁膜と、前記素
子分離用絶縁膜上およびそのエッジ部付近の薄い絶縁膜
上に形成された第１の金属シリサイド膜と、前記薄い絶
縁膜付近のシリコン領域上に形成された第２の金属シリ
サイド膜と、前記薄い絶縁膜の先端付近に設けられ前記
第１、第２の金属シリサイド膜間をつなぐ第３の金属シ
リサイド膜とを具備したことを特徴とする半導体装置で
ある。

【０００７】また本発明は、この半導体装置において、
前記素子分離用絶縁膜およびその付近の前記薄い絶縁膜
と前記第１の金属シリサイド膜との間には、該第１の金
属シリサイド膜に近づくにつれて細くなるようなテーパ
部を有したシリコン膜が設けられている半導体装置であ
る。

【０００８】また本発明は、シリコン基板表面に素子分
離用絶縁膜を形成する工程と、前記素子分離用絶縁膜の
エッジ部から前記基板のシリコン領域上の一部に突出形
成され前記素子分離用絶縁膜より薄い絶縁膜を形成する
工程と、前記素子分離用絶縁膜および薄い絶縁膜を含む
領域上にシリコン膜またはシリコンを含む合金膜を形成
する工程と、前記シリコン膜またはその合金膜を前記薄
い絶縁膜上でパターニングしまたこの膜の残存部をマス
クに前記薄い絶縁膜の一部をパターニングする工程と、
前記シリコン膜またはその合金膜上、前記薄い絶縁膜付
近のシリコン領域を含む領域上に金属膜を堆積する工程
と、熱処理で前記シリコンと金属膜を反応させて金属シ
リサイド膜を形成することにより前記素子分離領域およ
び薄い絶縁膜上の金属シリサイド膜と前記シリコン領域
上の金属シリサイド膜とがつながった配線膜を設ける工
程とを具備したことを特徴とする半導体装置の製造方法
である。

【０００９】また本発明は、シリコン基板表面に、素子
分離用絶縁膜で囲まれた能動素子領域を形成する工程
と、前記素子分離用絶縁膜を含む全面に前記素子分離用
絶縁膜より薄い絶縁膜を形成する工程と、前記素子分離
用絶縁膜および薄い絶縁膜を含む領域上に、多結晶シリ
コン層とそのうえの非結晶化シリコン層とを積層した積
層膜を形成する工程と、前記積層膜を、前記素子分離用
絶縁膜および該膜のエッジ部から前記基板のシリコン領
域上の一部に突出する前記薄い絶縁膜が残るようにパタ
ーニングする工程と、少なくとも前記積層膜上および露
出したシリコン領域上に金属膜を堆積する工程と、熱処
理により前記金属膜とこれに接するシリコンを反応させ
て金属シリサイド膜を形成することにより、前記素子分
離領域上および薄い絶縁膜上の金属シリサイド膜と前記
露出シリコン領域上の金属シリサイド膜とがつながった
配線膜を設ける工程とを具備したことを特徴とする半導
体装置の製造方法である。

【００１０】すなわち本発明は、上記第１、第２の金属
シリサイド膜を第３の金属シリサイド膜で結合すること
で実現できる。この第３の金属シリサイド膜は、第１、
第２の金属シリサイド膜を熱処理で形成するときに、該
膜を形成するときに用いたシリコン層からシリコンを引
き出すことにより形成できる。また本発明は、素子分離
用絶縁膜およびその付近の薄い絶縁膜上に形成する金属
シリサイド膜のもとになるシリコン層のエッジ部および
その付近にテーパを設け、このテーパ部により、金属シ
リサイド膜の配線が、凹凸の少ないなだらかなものとす
ることにより、金属シリサイド膜の配線の信頼性を高め
る。

【００１１】

【実施例】図１は本発明の一実施例の工程図である。こ
こで図２のものと対応する箇所には同一符号を用いる。
図１（ａ）に示すように、従来技術を用いて基板１上に
素子分離用絶縁膜２、ゲート絶縁膜３、ゲート電極４ｃ
を設け、かつソース、ドレイン拡散層５ａ、５ｂを設け
る。また絶縁膜形成、異方性エッチングで、ゲート電極
の側面に絶縁性側壁７を形成しておく。その後図１
（ｂ）に示すように、１５ｎｍ程度の酸化膜１０を、ゲ
ート電極４ｃ上、拡散層５ａ、５ｂ上を含む領域上に形
成し、また酸化膜１０上に２００ｎｍ程度の多結晶シリ
コン膜１１を堆積する。次にフォトリソグラフィ技術に
より、素子分離用絶縁膜２および該膜のエッジ部付近の
ゲート絶縁膜上の多結晶シリコン膜上にレジストパター
ン１２を形成し、図１（ｃ）のように酸化膜に対して高
い選択比を有するドライエッチング法により、レジスト
パターン１２の下の多結晶シリコン以外の多結晶シリコ
ンを除去した。次に、レジストパターン１２を図１
（ｃ）のように除去し、ウエットエッチング法で酸化膜
１０を除去した。そして上面に高融点金属膜１３を堆積
する。この金属膜１３としては、ここでは４０ｎｍ厚の
チタンを用いた。その後、熱処理を行うことにより、Ｔ
ｉとＳｉの合金反応を起こさせる。このときの熱処理
は、７５０℃、３０秒の高温短時間熱処理を窒素雰囲気
で行った。このとき高融点金属膜１３と接する部分、つ
まりシリコン膜と多結晶シリコン膜１１には金属シリサ
イド膜１４が形成される。またこの時、図１（ｃ）、
（ｄ）において、シリコン層５ａからはシリコンが上方
へ移動し、かつシリコン膜１１からはシリコンが側方へ
移動し、結局薄い酸化膜１０の先端付近にも金属シリサ
イドが形成され、酸化膜１０が非常に薄いため、酸化膜
１０の先端付近に形成された上記金属シリサイド膜で、
酸化膜２、１０上の金属シリサイド膜１４と、拡散層５
ａ上の金属シリサイド膜１４とが接続される。その後、
水酸化アンモニウムと過酸化水素水を含む混合溶液によ
り、未反応の高融点金属膜（側壁７上などの）１３を除
去する。その後もう一度熱処理を行う。これは、Ｃ₅₄の
結晶構造を有する

【００１２】ＴｉＳｉ₂を形成し、金属シリサイド膜１
４の抵抗を低下させるためである。熱処理は、９００
℃、２０秒のＲＴＡ（ラピッド・サーマル・アニール）
（高温短時間処理）法を窒素雰囲気で行った。この結
果、図１（ｄ）のごとき構造が実現される。このものに
あっては、ＭＯＳトランジスタ１５、１６の接続時に次
のような利点が具備される。

【００１３】（イ）局所配線１１の接続部分が金属シリ
サイド膜で結合されるため、従来技術のように、多結晶
シリコン膜とシリコン基板の界面の自然酸化膜の影響を
受けないで、低いコンタクト抵抗を実現できる。

【００１４】（ロ）従来技術のようなオーミックコンタ
クト形成のための不純物導入５ｃも省略できるため、ソ
ース、ドレイン拡散層の接合深さを浅く保ち、素子分離
用絶縁膜２を隔てて隣の能動素子領域の拡散層との耐圧
劣化を防止できる。

【００１５】（ハ）多結晶シリコン膜１１のパターニン
グ時に、該膜１１の下に酸化膜１０がないと、膜１１と
５ａは共にＳｉだからエッチング選択比がないため、拡
散層５ａに穴が開く（エッチングのし過ぎ）。すると拡
散層５ａの表面をシリサイド化したとき、このシリサイ
ドが拡散層５ａを突き破って基板１に達し、半導体層
１、５ａ間の耐圧を劣化させる。しかし図１では酸化膜
１０がエッチング防護壁となり、膜１１のエッチングし
過ぎのストッパーの役目をするため、上記従来の耐圧劣
化の問題が生じない。（ニ）金属膜１３とシリコンとの間の自然酸化膜も金属
シリサイド反応過程で、多少還元され、配線抵抗の減少
化に寄与すると考えられる。したがってコンタクト抵抗
の低減化、集積回路の微細化配線も可能となるものであ
る。

【００１６】図２は本発明の他の実施例である。すなわ
ち図１の実施例では、図６のごとく素子分離用絶縁膜２
を間において隣り合う各能動素子領域のソース・ドレイ
ン拡散層５ａまたは５ｂ上の局所配線パターンとなる多
結晶シリコン膜１１を、ドライエッチング法により所定
の領域に形成した際、多結晶シリコン膜１１のエッジ部
の上端、下端部間が逆テーパのような形状１１ａとな
り、このため、高融点金属１３を堆積した際、この段差
部分の被覆性が低下し、特に下端の角部１８で、高融点
金属膜１３の膜厚が薄くなるため、この金属膜による配
線の非導通の原因となる問題がある。そこで図２の実施
例では、この問題を解決している。この図２の実施例に
おいて、図２（ａ）の構成を得るまでの工程は、図１
（ｂ）の場合と対応するので、相互に対応する符号を用
いる。

【００１７】その後図２（ｂ）のように、１０ｎｍ程度
の酸化膜１０を、ゲート電極４ｃ上及びソース・ドレイ
ン拡散層５ａ、５ｂ上を含む全面に形成し、その上に２
００ｎｍの多結晶シリコン膜１１を堆積する。そして全
面にＡｒイオンの注入を行う。このＡｒイオン注入によ
り、多結晶シリコン膜１１の上層部は非晶質化し、シリ
コン膜１１は、上側の非晶質シリコン膜１１ｂと下側の
多結晶シリコン膜１１ｃとの二層構造膜となる。

【００１８】さらに図２（ｃ）に示すように、素子分離
用絶縁膜２およびそのエッジ部付近の酸化膜１０上の非
晶質膜１１ｂ上にレジストパターン１２を形成し、酸化
膜に対して高い選択比を有するドライエッチング法によ
り、レジストパターン１２をマスクとして積層膜１１を
除去する。この積層膜１１を、該膜を構成する両方の膜
に対し同一条件で等方性ドライエッチングを行うと、非
晶質シリコン膜１１ｂのエッチングレートが多結晶シリ
コン膜１１ｃのそれより大きくなるため、図２（ｄ）に
示すように局所配線１１のエッジ部付近の形状は、この
エッジ部付近に仮の直方体を載置したことを想定した場
合、この直方体の側壁が上に行くほど削り取られた形
状、つまり上に行くにつれて細くなるような順テーパ形
状となる。その後レジストパターン１２は除去する。

【００１９】図２（ｄ）に示すように、上記酸化膜１０
を選択的に除去してから、高融点金属膜１３を堆積によ
り形成する。この膜１３としては、４０ｎｍのチタンを
用いた。局所配線パターン１１のエッジ付近は順テーパ
１９であるため、Ｔｉ膜１３の被覆性、特に図３に示す
ごとく、段差部１８付近の膜１３の被覆性は向上し、均
一な膜厚のＴｉ膜１３が堆積できる。

【００２０】その後図１（ｅ）に示すごとく、熱処理を
行うことにより合金反応をおこさせる。このときの熱処
理としては、７５０度、３０秒の高温短時間熱処理を窒
素雰囲気で行った。このとき高融点金属膜１３とシリコ
ン（４ｃ、５ａ、５ｂ、１１の部分）とが接する部分お
よびその付近には、金属シリサイド膜（金属珪素膜）１
４が形成される。その後、硫酸と過酸化水素水を含む混
合溶液、または水酸化アンモニウムと水酸化水素水を含
む混合溶液により、高融点金属膜１１のうちの未反応の
部分は除去する。その後、もう一度熱処理を行う。これ
は、金属シリサイド膜１４に、Ｃ₅₄の結晶構造を有する
ＴｉＳｉ₂を形成し、金属シリサイド膜１４の抵抗を低
下させるためである。このときの熱処理は、９００度、
２０秒のＲＴＡを窒素雰囲気で行った。その結果、図２
（ｅ）の構造が実現される。

【００２１】図４は本発明の他の実施例である。ここで
２１は、例えば素子分離用絶縁膜２上に形成された他の
多結晶シリコン配線である。この配線２１の上に、テー
パ付き積層膜１１が接して設けられるか、または配線２
１に接して跨ぐように積層膜１１が設けられる。その後
両シリコン膜１１、２１上に金属シリサイド膜１４が設
けられるが、積層膜１１に順テーパが設けられているた
め、金属シリサイド膜１４が滑らかに形成され、したが
って配線が良好に行われるものである。

【００２２】なお本発明は、上記実施例のみに限られず
種々の応用が可能である。例えば実施例では、高融点金
属として、チタン膜を例としたが、Ｔｉ、Ｗ、Ｃｏ、Ｐ
ｔ、Ｍｏなどの金属単層膜またはこれらの合金膜などを
使用してもよい。また実施例で、局所配線に多結晶シリ
コン膜を用いたが、金属シリサイドが形成されるシリコ
ンとして、非晶質シリコン膜、シリコンの合金膜、単結
晶シリコンなどを用いてもよい。また本発明は、単チャ
ネルＭＯＳ構造のみならず、ＣＭＯＳ構造に適用しても
大きな効果が得られる。また実施例では、多結晶シリコ
ン膜１１にイオン注入を行って、非晶質シリコン膜と多
結晶シリコン膜との積層膜を得たが、非晶質シリコン膜
（上層）と多結晶シリコン膜（下層）の積層構造にすれ
ば、前記イオン注入は不要化される。また実施例のごと
くイオン注入で積層膜を得る場合は、Ａｒイオンに限ら
れず、多結晶シリコン膜を非晶質化できるものであれ
ば、どの様なイオンを用いてもかまわない。

【００２３】

【発明の効果】以上説明したごとく本発明によれば、拡
散層の接合深さを浅く保ったまま、局所配線と拡散層の
コンタクト抵抗を低くできるなどの利点を有するもので
ある。また、局所配線接続のエッジ部に順テーパがつく
ことにより、高融点金属を堆積するときのステップカバ
レッジも改善され、配線の電気的、物理的特性も向上す
るものである。

【図面の簡単な説明】

【図１】本発明の一実施例の工程図。

【図２】本発明の他の実施例の工程図。

【図３】図２の一部を拡大して示す構成図。

【図４】本発明のさらに他の実施例の工程図。

【図５】従来例の工程図。

【図６】図１の実施例の不具合部分を拡大して示す構成
図。

【符号の説明】

１…半導体基板、２…素子分離用絶縁膜、３…ゲート絶
縁膜、４ｃ…ゲート電極、５ａ、５ｂ…ソース／ドレイ
ン拡散層。７…絶縁性側壁、１０…酸化膜、１１…多結
晶シリコン膜、１１ｂ…非晶質シリコン膜、１１ｃ…多
結晶シリコン膜、１２…レジスト膜、１３…高融点金属
膜、１４…金属シリサイド膜、１５、１６…ＭＯＳトラ
ンジスタ、１９…テーパ、２１…多結晶シリコン膜。

───────────────────────────────────────────────────── フロントページの続き (72)発明者豊島義明神奈川県川崎市幸区小向東芝町１番地株式会社東芝総合研究所内

Claims

【特許請求の範囲】

【請求項１】シリコン基板表面に設けられた素子分離用
絶縁膜と、この絶縁膜のエッジ部から前記基板のシリコ
ン領域上の一部に突出形成され前記素子分離用絶縁膜よ
り薄い絶縁膜と、前記素子分離用絶縁膜上およびそのエ
ッジ部付近の薄い絶縁膜上に形成された第１の金属シリ
サイド膜と、前記薄い絶縁膜に隣接したシリコン領域上
に形成された第２の金属シリサイド膜と、前記薄い絶縁
膜と前記シリコン領域の境界付近に設けられ前記第１、
第２の金属シリサイド膜間をつなぐ第３の金属シリサイ
ド膜とを具備したことを特徴とする半導体装置。
【請求項２】前記素子分離用絶縁膜およびその付近の前
記薄い絶縁膜と前記第１の金属シリサイド膜との間に
は、該第１の金属シリサイド膜に近づくにつれて細くな
るようなテーパ部を有したシリコン膜が設けられている
請求項１に記載の半導体装置。
【請求項３】前記シリコン膜は、絶縁膜側の多結晶シリ
コン膜と金属シリサイド膜側の非結晶化シリコン層との
積層膜である請求項２に記載の半導体装置。
【請求項４】シリコン基板表面に、素子分離用絶縁膜で
囲まれた能動素子領域を形成する工程と、前記素子分離
用絶縁膜のエッジ部から前記基板のシリコン領域上の一
部に突出され前記素子分離用絶縁膜より薄い絶縁膜を形
成する工程と、前記素子分離用絶縁膜上および薄い絶縁
膜を含む領域上にシリコン膜またはシリコンを含む合金
膜を形成する工程と、前記シリコン膜またはその合金膜
上、前記薄い絶縁膜付近の露出シリコン領域を含む領域
上に金属膜を堆積する工程と、熱処理で前記金属膜と該
膜に接触するシリコンとを反応させて金属シリサイド膜
を形成することにより前記素子分離領域および薄い絶縁
膜上の金属シリサイド膜と前記シリコン領域上の金属シ
リサイド膜とがつながった配線膜を設ける工程とを具備
したことを特徴とする半導体装置の製造方法。
【請求項５】シリコン基板表面に、素子分離用絶縁膜で
囲まれた能動素子領域を形成する工程と、前記能動素子
領域の表面に、ゲート絶縁膜、該ゲート絶縁膜上の多結
晶シリコンのゲート電極、該ゲート電極の側面の絶縁性
側壁、前記ゲート絶縁膜に隣接するソース、ドレイン拡
散層を形成する工程と、少なくとも前記ソース、ドレイ
ン拡散層上、素子分離用絶縁膜上に、該素子分離用絶縁
膜より薄い絶縁膜を形成する工程と、前記薄い絶縁膜上
にシリコン膜またはシリコンを含む合金膜を堆積しこの
膜をパターニングして少なくとも前記素子分離用絶縁膜
上、該膜のエッジ部付近の薄い絶縁膜上に前記シリコン
膜またはその合金膜を残存させることにより局所配線用
シリコン膜を形成する工程と、前記局所配線用シリコン
膜をマスクとして、少なくとも前記ソース、ドレイン拡
散層上の薄い絶縁膜を除去する工程と、少なくとも前記
ソース、ドレイン拡散層上、局所配線用シリコン膜上に
金属膜を堆積する工程と、熱処理により、前記金属膜と
該膜に接触するシリコンとを反応させて金属シリサイド
膜を形成する工程とを具備したことを特徴とする半導体
装置の製造方法。
【請求項６】前記局所配線用シリコン膜で形成された金
属シリサイド膜とソース、ドレイン拡散層に形成される
金属シリサイド膜とは、前記素子分離用絶縁膜のエッジ
部から突出形成された薄い絶縁膜の先端付近に形成され
る金属シリサイド膜で接続されることを特徴とする請求
項５に記載の半導体装置の製造方法。
【請求項７】前記金属膜のうちの未反応の金属膜は除去
する工程を含む請求項４または５に記載の半導体装置の
製造方法。
【請求項８】シリコン基板表面に、素子分離用絶縁膜で
囲まれた能動素子領域を形成する工程と、前記素子分離
用絶縁膜を含む全面に前記素子分離用絶縁膜より薄い絶
縁膜を形成する工程と、前記素子分離用絶縁膜および薄
い絶縁膜を含む領域上に、多結晶シリコン層とそのうえ
の非結晶化シリコン層とを積層した積層膜を形成する工
程と、前記積層膜を、前記素子分離用絶縁膜および該膜
のエッジ部から前記基板のシリコン領域上の一部に突出
する前記薄い絶縁膜が残るようにパターニングする工程
と、少なくとも前記積層膜上および露出したシリコン領
域上に金属膜を堆積する工程と、熱処理により前記金属
膜とこれに接するシリコンを反応させて金属シリサイド
膜を形成することにより、前記素子分離領域上および薄
い絶縁膜上の金属シリサイド膜と前記露出シリコン領域
上の金属シリサイド膜とがつながった配線膜を設ける工
程とを具備したことを特徴とする半導体装置の製造方
法。
【請求項９】シリコン基板表面に、素子分離用絶縁膜で
囲まれた能動素子領域を形成する工程と、前記能動素子
領域の表面に、ゲート絶縁膜、該ゲート絶縁膜上の多結
晶シリコンのゲート電極、該ゲート電極の側面の絶縁性
側壁、前記ゲート絶縁膜に隣接するソース、ドレイン拡
散層を形成する工程と、少なくとも前記ソース、ドレイ
ン拡散層上、素子分離用絶縁膜上に、該素子分離用絶縁
膜より薄い絶縁膜を形成する工程と、前記素子分離用絶
縁膜および薄い絶縁膜を含む領域上に、多結晶シリコン
層とそのうえの非結晶化シリコン層とを積層した積層膜
を形成する工程と、前記積層膜を、前記素子分離用絶縁
膜および該膜のエッジ部から前記基板のシリコン領域上
の一部に突出する前記薄い絶縁膜が残るようにパターニ
ングする工程と、少なくとも前記積層膜上、露出したソ
ースまたはドレイン拡散層上およびゲート電極上に金属
膜を堆積する工程と、熱処理により前記金属膜とこれに
接するシリコンを反応させて金属シリサイド膜を形成す
ることにより、前記素子分離領域上および薄い絶縁膜上
の金属シリサイド膜と前記露出ソースまたはドレイン拡
散層上の金属シリサイド膜とがつながった配線膜を設け
る工程とを具備したことを特徴とする半導体装置の製造
方法。
【請求項１０】前記積層膜は、前記多結晶シリコン層に
イオン注入することにより形成する請求項８または９に
記載の半導体装置の製造方法。
【請求項１１】前記金属膜のうちの未反応の金属膜は除
去する工程を含む請求項８または９に記載の半導体装置
の製造方法。
【請求項１２】前記積層膜の下には、該積層膜が設けら
れる前に該積層膜と接する多結晶シリコン膜が設けられ
る請求項８または９に記載の半導体装置の製造方法。