JPH0595043U - 半導体チップの実装回路基板 - Google Patents

半導体チップの実装回路基板

Info

Publication number
JPH0595043U
JPH0595043U JP113066U JP11306691U JPH0595043U JP H0595043 U JPH0595043 U JP H0595043U JP 113066 U JP113066 U JP 113066U JP 11306691 U JP11306691 U JP 11306691U JP H0595043 U JPH0595043 U JP H0595043U
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor chip
bare chip
electrode
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP113066U
Other languages
English (en)
Inventor
智 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP113066U priority Critical patent/JPH0595043U/ja
Publication of JPH0595043U publication Critical patent/JPH0595043U/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 小型で高密度の実装が可能な半導体チップの
実装回路基板。 【構成】 回路基板２上のダイランド４にベアチップ１
を搭載し、又、上記基板２のリード用電極９にリード端
子８が固定される。そして、上記ベアチップ１の上面電
極５と、上記リード端子８との間をワイヤー７で電気的
に直接接続する。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案は半導体チップ、特にベアチップを実装するのに好適な半導体チップの 実装回路基板に関する。
【０００２】
【従来の技術】
半導体チップの多くは、樹脂等で外装をパッケージされた状態で回路基板の上 に搭載される。これに対し、より高密度な実装を図るため、半導体チップをパッ ケージせずに、そのまま回路基板の上に搭載することも行われている。この様に 、パッケージせずに回路基板に直接搭載される半導体チップは，いわゆるベアチ ップと称されるものである。
【０００３】 図３は上記したベアチップ１を回路基板２に搭載したときの従来技術を説明す る説明図である。尚、上記回路基板２はベアチップ１の熱放散を考慮して金属基 板の表面に絶縁層３を形成した例を示している。そして、ベアチップ１はこのよ うな回路基板２の上に形成されたダイランド４にダイボンディングされ、更にベ アチップ１の上面に形成された上面電極５と、回路基板２の絶縁層３上に形成さ れたボンディング用電極６との間はワイヤー７で電気的に接続される。この時、 図示は省略しているが、上記ワイヤー７の接続はワイヤーボンディング装置によ って接続される。尚、図３は一対の上面電極５とボンディング用電極６とを示し いているが、実際はベアチップ１の上面とその周辺に、複数の電極がそれぞれ形 成されてワイヤー７で接続されている。又、リード端子８は回路基板２の絶縁層 ３上に形成されたリード用電極９にはんだ付けされ、ボンディング用電極６とリ ード用電極９は印刷導体１０によって電気的に接続されている。この様に、ベア チップ１そのものを回路基板２に搭載することにより、電子回路の高密度化を図 ると共に、更に回路の小形化が推進されている。
【０００４】
【考案が解決しようとする課題】 しかしながら、従来の技術はベアチップの上面電極からリード端子へ接続する 場合、いったん回路基板上に設けられたボンディング用電極にワイヤーにより接 続してから印刷導体を介して接続されていた。しかも、上記上面電極からボンデ ィング用電極までの配線はワイヤボンディング装置を用いて行われるため、上記 装置を上面電極より低い位置にあるボンディング用電極まで下ろす必要がある。 したがって、上記両電極間に一定以上のスペースが必要であり、更に、ボンディ ング用電極からリード端子へ接続するために印刷導体が用いられているため、ベ アチップを中心としたその回りには一定以上のスペースが必要となる。この様に 、従来の技術は、特にベアチップの端子からリード端子へ接続するような場合は 、必要以上にスペースを要し、回路基板の小形化が困難であった。
【０００５】 本考案は、上記の課題を解決するために成されたものであって、その目的とす るところは、より高密度化、小形化が可能な半導体チップの実装回路基板を提供 することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成させるための本考案の要旨は、回路基板に搭載された半導体チ ップと、該半導体チップの複数の電極に電気的に接続されるべき複数のリード端 子とからなる半導体チップの実装回路基板において、上記半導体チップの電極と 、上記複数のリード端子との間を上記ワイヤーにより電気的に直接接続した事を 特徴とする半導体チップの実装回路基板にある。
【０００７】
【作用】
本考案は、回路基板上に搭載された半導体チップの上面電極から、直接回路基 板上に固定されたリード端子にワイヤーにより電気的に直接接続するため、回路 基板上に形成されたボンディング用電極は不要となる。したがって、回路基板そ のものが小型になり、回路基板上における電子回路のより高密度化を図る事が可 能となる。
【０００８】
【実施例】
以下、本考案の実施例を図面にしたがって説明する。図１は、本考案の実施例 を示すベアチップ１を回路基板２に搭載した状態の縦断側面図である。即ち、金 属からなる回路基板２の表面に絶縁層３を形成し、その上にダイランド４を介し てベアチップ１が固定される。そして、リード端子８はリード用電極９にはんだ 付けされている。以上の構成は従来技術と同一であるが、本考案では図３に示す ボンディング用電極６と、該ボンディング用電極６とリード用電極９との間の印 刷導体１０が省略されている。したがって、ベアチップ１の上面電極５からのワ イヤー７の接続は従来のボンディング用電極６を介せず、直接リード端子８に接 続される。
【０００９】 この様に、今までベアチップ１の上面電極５からボンディング用電極６を介し てリード端子８に電気的に接続されていたものが、上記上面電極５とリード端子 ８との間をワイヤー７で直接電気的に接続しているため、ベアチップ１とリード 端子８との間の距離は短縮される。又、上記ワイヤー７が上面電極５とリード端 子８との間を前述したワイヤーボンディング装置を用いて接続するとき、ベアチ ップ１上の上面電極５とリード端子８の高さは、ほぼ同じレベルにすることが出 来るので、ワイヤーボンディング装置の動作は支障なく、円滑にボンディング動 作を行う事が可能となる。
【００１０】 図２は本考案からなる半導体チップの実装回路基板の製造工程を説明する説明 図である。以下、図２にしたがって説明する。即ち、図２（Ａ）は金属基板の表 面に絶縁層３を形成した回路基板２の表面に、ベアチップ１を搭載するダイラン ド４と、リード端子８を固定するリード用電極９を形成させるためのはんだ印刷 が行われる。次に、同図（Ｂ）に示すように、はんだ印刷された上記ダイランド ４とリード用電極９にベアチップ１とリード端子８を搭載し、リフローされる。 その後、同図（Ｃ）の如く、図示していないワイヤーボンディング装置によって 、ベアチップ１の上面電極５と、リード端子８との間をワイヤー７により配線さ れる。以上の如く、組み立てが完了した回路基板２は同図（Ｄ）の点線で示すご とく、回路基板２全体を樹脂で覆い、樹脂封止を行って完成される。
【００１１】
【考案の効果】
以上、説明したように、本考案によれば回路基板上に搭載された半導体チップ の上面電極から配線されるワイヤーを、直接リード端子に配線するため、半導体 チップ周辺の回路基板上に形成されるボンディング用電極、及び該ボンディング 用電極とリード端子との間の印刷導体が省略できるため、回路基板そのものが小 型になると共に、電子回路の高密度化が簡単な構成で実現可能となる。
【図面の簡単な説明】
【図１】本考案からなるベアチップなどが搭載された回
路基板の縦断側面図である。
【図２】ベアチップを回路基板に搭載する工程を説明す
る本考案からなる説明図である。
【図３】従来のベアチップなどが搭載された回路基板の
縦断側面図である。
【符号の説明】
１ ベアチップ ２ 回路基板 ５ ボンディング用電極 ７ ワイヤー ８ リード端子

Claims (1)

    【整理番号】 ００３０５３６−０１ 【実用新案登録請求の範囲】
  1. 【請求項１】 回路基板に搭載された半導体チップと、
    該半導体チップの複数の電極に電気的に接続されるべき
    複数のリード端子とからなる半導体チップの実装回路基
    板において、上記半導体チップの電極と、上記複数のリ
    ード端子との間を上記ワイヤーにより電気的に直接接続
    した事を特徴とする半導体チップの実装回路基板。
JP113066U 1991-12-31 1991-12-31 半導体チップの実装回路基板 Pending JPH0595043U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP113066U JPH0595043U (ja) 1991-12-31 1991-12-31 半導体チップの実装回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP113066U JPH0595043U (ja) 1991-12-31 1991-12-31 半導体チップの実装回路基板

Publications (1)

Publication Number Publication Date
JPH0595043U true JPH0595043U (ja) 1993-12-24

Family

ID=14602641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP113066U Pending JPH0595043U (ja) 1991-12-31 1991-12-31 半導体チップの実装回路基板

Country Status (1)

Country Link
JP (1) JPH0595043U (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4971872A (ja) * 1972-11-10 1974-07-11
JPH028040A (ja) * 1988-03-22 1990-01-11 Agfa Gevaert Nv 帯電防止層を担持するシート又はウエブ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4971872A (ja) * 1972-11-10 1974-07-11
JPH028040A (ja) * 1988-03-22 1990-01-11 Agfa Gevaert Nv 帯電防止層を担持するシート又はウエブ

Similar Documents

Publication Publication Date Title
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
US5309021A (en) Semiconductor device having particular power distribution interconnection arrangement
JPH04164361A (ja) 樹脂封止型半導体装置
JP2001156251A (ja) 半導体装置
JPH0582582A (ja) 半導体装置
JPH0595043U (ja) 半導体チップの実装回路基板
JP3156630B2 (ja) パワー回路実装ユニット
JP3297959B2 (ja) 半導体装置
JP2000183275A (ja) 半導体装置
JPH11102991A (ja) 半導体素子搭載フレーム
JPH0817960A (ja) Ｑｆｐ構造半導体装置
JPH07297236A (ja) 半導体素子実装用フィルムと半導体素子実装構造
JPH08279593A (ja) 高密度実装を可能にした半導体装置
JPH06350025A (ja) 半導体装置
JP2953893B2 (ja) プリント基板ジャンパー配線方法及びジャンパー配線用射出成形プリント基板
KR100318317B1 (ko) 베어 칩 실장 인쇄회로기판
JP2990120B2 (ja) 半導体装置
JP2001319943A (ja) 半導体装置
JPH05343604A (ja) ハイブリッドｉｃとその製造方法
JP2599290Y2 (ja) ハイブリッドｉｃ
JPH0513011Y2 (ja)
JP2912813B2 (ja) 電子部品
JPH041744Y2 (ja)
JPH10199908A (ja) 半導体装置およびその製造方法
JPH03297151A (ja) プリント配線板

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19971202