JPH04304657A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH04304657A JPH04304657A JP6827891A JP6827891A JPH04304657A JP H04304657 A JPH04304657 A JP H04304657A JP 6827891 A JP6827891 A JP 6827891A JP 6827891 A JP6827891 A JP 6827891A JP H04304657 A JPH04304657 A JP H04304657A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- wiring
- aluminum alloy
- alloy film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000010410 layer Substances 0.000 claims abstract description 62
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 38
- 239000011229 interlayer Substances 0.000 claims abstract description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 23
- 229910001092 metal group alloy Inorganic materials 0.000 claims abstract description 19
- 238000001312 dry etching Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 230000004888 barrier function Effects 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 239000004020 conductor Substances 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 3
- 229910052794 bromium Inorganic materials 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 229910001069 Ti alloy Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の多層配線
において、下層配線と上層配線とが導通する半導体装置
およびその製造方法に関する。
において、下層配線と上層配線とが導通する半導体装置
およびその製造方法に関する。
【０００２】
【従来の技術】近年、半導体集積回路はますます微細化
の度を増し、多層配線の配線幅やバイアホール径も微細
化する傾向にあり、それに伴って下層配線と上層配線の
コンタクト抵抗も増加していく傾向にある。従って、コ
ンタクト抵抗を低く抑えて下層配線と上層配線を導通さ
せる半導体装置の製造方法が切望されている。
の度を増し、多層配線の配線幅やバイアホール径も微細
化する傾向にあり、それに伴って下層配線と上層配線の
コンタクト抵抗も増加していく傾向にある。従って、コ
ンタクト抵抗を低く抑えて下層配線と上層配線を導通さ
せる半導体装置の製造方法が切望されている。
【０００３】以下、従来の半導体装置の製造方法につい
て説明する。図１１〜図１８は従来の半導体装置の製造
方法の断面図（ａ）と平面図（ｂ）を示すものである。 まず図１１，図１２に示すように絶縁膜１上に下層配線
となるアルミニウム合金膜２を蒸着し、フォトレジスト
パターン３を介してアルミニウム合金膜２をドライエッ
チングして下層配線を形成した後、図１３に示すように
層間絶縁膜４を成長させ、図１４，図１５に示すように
フォトレジストパターン５を介して層間絶縁膜４のドラ
イエッチングを行ない、上層配線と導通する下層配線上
にバイアホールを形成する。そして図１６に示すように
上層配線となるアルミニウム合金膜６を蒸着し、図１７
，図１８に示すように、フォトレジストパターン７を介
してアルミニウム合金膜６をドライエッチングして上層
配線を形成するものであり、下層配線と上層配線の導通
は、図１５〜図１８に示すように層間絶縁膜に形成され
たバイアホールを通して行なわれていた。
て説明する。図１１〜図１８は従来の半導体装置の製造
方法の断面図（ａ）と平面図（ｂ）を示すものである。 まず図１１，図１２に示すように絶縁膜１上に下層配線
となるアルミニウム合金膜２を蒸着し、フォトレジスト
パターン３を介してアルミニウム合金膜２をドライエッ
チングして下層配線を形成した後、図１３に示すように
層間絶縁膜４を成長させ、図１４，図１５に示すように
フォトレジストパターン５を介して層間絶縁膜４のドラ
イエッチングを行ない、上層配線と導通する下層配線上
にバイアホールを形成する。そして図１６に示すように
上層配線となるアルミニウム合金膜６を蒸着し、図１７
，図１８に示すように、フォトレジストパターン７を介
してアルミニウム合金膜６をドライエッチングして上層
配線を形成するものであり、下層配線と上層配線の導通
は、図１５〜図１８に示すように層間絶縁膜に形成され
たバイアホールを通して行なわれていた。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の半導体装置の製造方法においては、層間絶
縁膜４にバイアホールを形成する際に、フォトリソ工程
でフォトレジストパターン５を形成する時に生じる合わ
せずれにより、下層配線に対するバイアホールの位置も
ずれると言う問題があった。また、上層配線となるアル
ミニウム合金膜６を蒸着する際にバイアホールのアスペ
クト比が増加するに従って、アルミニウム合金膜６のバ
イアホール側壁への蒸着量が減少するため、下層配線と
上層配線のコンタクト抵抗も増加するという傾向にあっ
た。
ような従来の半導体装置の製造方法においては、層間絶
縁膜４にバイアホールを形成する際に、フォトリソ工程
でフォトレジストパターン５を形成する時に生じる合わ
せずれにより、下層配線に対するバイアホールの位置も
ずれると言う問題があった。また、上層配線となるアル
ミニウム合金膜６を蒸着する際にバイアホールのアスペ
クト比が増加するに従って、アルミニウム合金膜６のバ
イアホール側壁への蒸着量が減少するため、下層配線と
上層配線のコンタクト抵抗も増加するという傾向にあっ
た。
【０００５】本発明は上記従来の課題を解決するもので
、バイアホールを形成することなしに、かつコンタクト
抵抗を低く抑えて下層配線と上層配線とを導通すること
ができる優れた半導体装置およびその製造方法を提供す
ることを目的とする。
、バイアホールを形成することなしに、かつコンタクト
抵抗を低く抑えて下層配線と上層配線とを導通すること
ができる優れた半導体装置およびその製造方法を提供す
ることを目的とする。
【０００６】
【課題を解決するための手段】この目的を達成するため
に本発明の半導体装置は、半導体基板上に形成された絶
縁膜と、その絶縁膜上にパターン形成された上層がバリ
アメタル合金膜からなる多層金属膜と、上記上層のバリ
アメタル合金膜上および上記絶縁膜上にパターン形成さ
れた層間絶縁膜と、上記上層のバリアメタル合金膜上の
、上記層間絶縁膜のない部分にパターン形成され上層配
線膜と接続し、上記多層金属膜と共に下層配線となるア
ルミニウム合金膜と、そのアルミニウム合金膜に接続し
て、上記層間絶縁膜上に形成された上層配線膜とを少な
くとも有する構成よりなる。
に本発明の半導体装置は、半導体基板上に形成された絶
縁膜と、その絶縁膜上にパターン形成された上層がバリ
アメタル合金膜からなる多層金属膜と、上記上層のバリ
アメタル合金膜上および上記絶縁膜上にパターン形成さ
れた層間絶縁膜と、上記上層のバリアメタル合金膜上の
、上記層間絶縁膜のない部分にパターン形成され上層配
線膜と接続し、上記多層金属膜と共に下層配線となるア
ルミニウム合金膜と、そのアルミニウム合金膜に接続し
て、上記層間絶縁膜上に形成された上層配線膜とを少な
くとも有する構成よりなる。
【０００７】
【作用】この構成によって、下層配線上の層間絶縁膜を
フォトレジストを用いて平坦化エッチングを行なう際に
、層間絶縁膜表面に下層配線のうち上層のアルミニウム
合金膜が露出するため、下層配線上の層間絶縁膜にバイ
アホールを形成することなく上層配線と導通することが
でき、下層配線に対するバイアホールのずれをなくし、
またコンタクト抵抗の低減が可能となる。
フォトレジストを用いて平坦化エッチングを行なう際に
、層間絶縁膜表面に下層配線のうち上層のアルミニウム
合金膜が露出するため、下層配線上の層間絶縁膜にバイ
アホールを形成することなく上層配線と導通することが
でき、下層配線に対するバイアホールのずれをなくし、
またコンタクト抵抗の低減が可能となる。
【０００８】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。
照しながら説明する。
【０００９】図１〜図１０は、本発明の一実施例におけ
る半導体装置の製造方法の断面図（ａ）と平面図（ｂ）
を示すものである。まず図１，図２に示すように半導体
基板（図示せず）上に形成された絶縁膜８上に膜厚５０
０〜１０００ｎｍの第１アルミニウム合金膜９、膜厚５
０〜２００ｎｍのバリアメタル合金膜１０、膜厚３００
〜８００ｎｍの第２アルミニウム合金膜１１をこの順に
蒸着する。バリアメタル合金膜１０としてここではチタ
ン合金を用いる。フォトレジストパターン１２を介して
下層配線層を塩素および臭素系ガスによりドライエッチ
ングして３層から構成される下層配線を形成した後、図
３に示すように、形成した下層配線を上層配線と導通す
る部分は被覆し、その他の部分は露出するようなフォト
レジストパターン１３を介して、下層配線のバリアメタ
ル合金膜１０が露出するまで第２アルミニウム合金膜１
１を塩素および臭素系ガスによりドライエッチングして
、図４に示すように上層配線と導通する部分に第２アル
ミニウム合金膜１１が存在するような下層配線を形成す
る。続いて図５に示すように、上層配線と導通する部分
に第２アルミニウム合金膜１１が存在する上記下層配線
上に４００〜１２００ｎｍの層間絶縁膜１４を成長させ
る。層間絶縁膜１４としてここでは酸化シリコン膜を用
いる。図６に示すようにフォトレジスト１５を塗布して
、弗素系ガスを用いて層間絶縁膜１４とフォトレジスト
１５のドライエッチングレートが等しい条件で、下層配
線の第２アルミニウム合金膜１１が露出してくるまで平
坦化ドライエッチングを行い図７に示すような形状とな
る。次に図８に示すように上層配線となる膜厚６００〜
１０００ｎｍの第３アルミニウム合金膜１６を蒸着し、
第２アルミニウム合金膜１１を通して下層配線と上層配
線層とを導通させ、図９，図１０に示すようにフォトレ
ジストパターン１７を介して第３アルミニウム合金膜１
６を塩素および臭素系ガスを用いてドライエッチングし
て上層配線を形成する。
る半導体装置の製造方法の断面図（ａ）と平面図（ｂ）
を示すものである。まず図１，図２に示すように半導体
基板（図示せず）上に形成された絶縁膜８上に膜厚５０
０〜１０００ｎｍの第１アルミニウム合金膜９、膜厚５
０〜２００ｎｍのバリアメタル合金膜１０、膜厚３００
〜８００ｎｍの第２アルミニウム合金膜１１をこの順に
蒸着する。バリアメタル合金膜１０としてここではチタ
ン合金を用いる。フォトレジストパターン１２を介して
下層配線層を塩素および臭素系ガスによりドライエッチ
ングして３層から構成される下層配線を形成した後、図
３に示すように、形成した下層配線を上層配線と導通す
る部分は被覆し、その他の部分は露出するようなフォト
レジストパターン１３を介して、下層配線のバリアメタ
ル合金膜１０が露出するまで第２アルミニウム合金膜１
１を塩素および臭素系ガスによりドライエッチングして
、図４に示すように上層配線と導通する部分に第２アル
ミニウム合金膜１１が存在するような下層配線を形成す
る。続いて図５に示すように、上層配線と導通する部分
に第２アルミニウム合金膜１１が存在する上記下層配線
上に４００〜１２００ｎｍの層間絶縁膜１４を成長させ
る。層間絶縁膜１４としてここでは酸化シリコン膜を用
いる。図６に示すようにフォトレジスト１５を塗布して
、弗素系ガスを用いて層間絶縁膜１４とフォトレジスト
１５のドライエッチングレートが等しい条件で、下層配
線の第２アルミニウム合金膜１１が露出してくるまで平
坦化ドライエッチングを行い図７に示すような形状とな
る。次に図８に示すように上層配線となる膜厚６００〜
１０００ｎｍの第３アルミニウム合金膜１６を蒸着し、
第２アルミニウム合金膜１１を通して下層配線と上層配
線層とを導通させ、図９，図１０に示すようにフォトレ
ジストパターン１７を介して第３アルミニウム合金膜１
６を塩素および臭素系ガスを用いてドライエッチングし
て上層配線を形成する。
【００１０】以上のように本実施例によれば、層間絶縁
膜１４から露出した下層配線上の第２アルミニウム合金
膜１１が、下層配線と上層配線を導通させる役目を果た
しているため、下層配線と上層配線をバイアホールなし
で直接に結ぶことができ、導通部分の配線抵抗を低くす
ることができる。
膜１４から露出した下層配線上の第２アルミニウム合金
膜１１が、下層配線と上層配線を導通させる役目を果た
しているため、下層配線と上層配線をバイアホールなし
で直接に結ぶことができ、導通部分の配線抵抗を低くす
ることができる。
【００１１】なお、上記実施例では下層配線は第１アル
ミニウム合金膜９，バリアメタル合金膜１０、第２アル
ミニウム合金膜１１の３層から構成されるとしたが、下
層配線を第１バリアメタル合金膜，第１アルミニウム合
金膜，第２バリアメタル合金膜，第２アルミニウム合金
膜の４層から構成してもよい。また、バリアメタル合金
として、チタン合金を用いたが、タングステン合金ある
いはモリブデン合金を用いてもよい。さらに、層間絶縁
膜として酸化シリコン膜を用いているが、これはリンま
たはボロンを含んだ酸化シリコン膜と酸化シリコン膜か
ら構成される複合絶縁膜を用いてもよい。
ミニウム合金膜９，バリアメタル合金膜１０、第２アル
ミニウム合金膜１１の３層から構成されるとしたが、下
層配線を第１バリアメタル合金膜，第１アルミニウム合
金膜，第２バリアメタル合金膜，第２アルミニウム合金
膜の４層から構成してもよい。また、バリアメタル合金
として、チタン合金を用いたが、タングステン合金ある
いはモリブデン合金を用いてもよい。さらに、層間絶縁
膜として酸化シリコン膜を用いているが、これはリンま
たはボロンを含んだ酸化シリコン膜と酸化シリコン膜か
ら構成される複合絶縁膜を用いてもよい。
【００１２】
【発明の効果】以上のように本発明は、半導体基板上に
形成された絶縁膜と、その絶縁膜上にパターン形成され
た上層がバリアメタル合金膜からなる多層金属膜と、上
記上層のバリアメタル合金膜上および上記絶縁膜上にパ
ターン形成された層間絶縁膜と、上記上層のバリアメタ
ル合金膜上の上記層間絶縁膜のない部分にパターン形成
され、上層配線膜と接続し、上記多層金属膜と共に下層
配線となるアルミニウム合金膜と、そのアルミニウム合
金膜に接続して、上記層間絶縁膜上に形成された上層配
線膜とを少なくとも有する構成であるのでバイアホール
を形成することなしに、かつコンタクト抵抗を低く抑え
て下層配線と上層配線とを導通することができる優れた
半導体装置およびその製造方法を提供できる。
形成された絶縁膜と、その絶縁膜上にパターン形成され
た上層がバリアメタル合金膜からなる多層金属膜と、上
記上層のバリアメタル合金膜上および上記絶縁膜上にパ
ターン形成された層間絶縁膜と、上記上層のバリアメタ
ル合金膜上の上記層間絶縁膜のない部分にパターン形成
され、上層配線膜と接続し、上記多層金属膜と共に下層
配線となるアルミニウム合金膜と、そのアルミニウム合
金膜に接続して、上記層間絶縁膜上に形成された上層配
線膜とを少なくとも有する構成であるのでバイアホール
を形成することなしに、かつコンタクト抵抗を低く抑え
て下層配線と上層配線とを導通することができる優れた
半導体装置およびその製造方法を提供できる。
【図１】（ａ）本発明の一実施例における半導体装置の
製造方法を示す第１工程の断面図 （ｂ）同平面図
製造方法を示す第１工程の断面図 （ｂ）同平面図
【図２】（ａ）図１の工程に続く第２工程の断面図（ｂ
）同平面図
）同平面図
【図３】（ａ）図２の工程に続く第３工程の断面図（ｂ
）同平面図
）同平面図
【図４】（ａ）図３の工程に続く第４工程の断面図（ｂ
）同平面図
）同平面図
【図５】（ａ）図４の工程に続く第５工程の断面図（ｂ
）同平面図
）同平面図
【図６】（ａ）図５の工程に続く第６工程の断面図（ｂ
）同平面図
）同平面図
【図７】（ａ）図６の工程に続く第７工程の断面図（ｂ
）同平面図
）同平面図
【図８】（ａ）図７の工程に続く第８工程の断面図（ｂ
）同平面図
）同平面図
【図９】（ａ）図８の工程に続く第９工程の断面図（ｂ
）同平面図
）同平面図
【図１０】（ａ）図９の工程に続く第１０工程の断面図
（ｂ）同平面図
（ｂ）同平面図
【図１１】（ａ）従来の半導体装置の製造方法を示す第
１工程の断面図 （ｂ）同平面図
１工程の断面図 （ｂ）同平面図
【図１２】（ａ）図１１の工程に続く第２工程の断面図
（ｂ）同平面図
（ｂ）同平面図
【図１３】（ａ）図１２の工程に続く第３工程の断面図
（ｂ）同平面図
（ｂ）同平面図
【図１４】（ａ）図１３の工程に続く第４工程の断面図
（ｂ）同平面図
（ｂ）同平面図
【図１５】（ａ）図１４の工程に続く第５工程の断面図
（ｂ）同平面図
（ｂ）同平面図
【図１６】（ａ）図１５の工程に続く第６工程の断面図
（ｂ）同平面図
（ｂ）同平面図
【図１７】（ａ）図１６の工程に続く第７工程の断面図
（ｂ）同平面図
（ｂ）同平面図
【図１８】（ａ）図１７の工程に続く第８工程の断面図
（ｂ）同平面図
（ｂ）同平面図
８ 絶縁膜
９ 第１アルミニウム合金膜
１０ バリアメタル合金膜
１１ 第２アルミニウム合金膜（上層配線膜と接続す
るアルミニウム合金膜） １２ フォトレジストパターン １３ フォトレジストパターン １４ 層間絶縁膜 １５ フォトレジスト １６ 第３アルミニウム合金膜（上層配線膜）１７
フォトレジストパターン
るアルミニウム合金膜） １２ フォトレジストパターン １３ フォトレジストパターン １４ 層間絶縁膜 １５ フォトレジスト １６ 第３アルミニウム合金膜（上層配線膜）１７
フォトレジストパターン
Claims (2)
- 【請求項１】半導体基板上に形成された絶縁膜と、その
絶縁膜上にパターン形成された上層がバリアメタル合金
膜からなる多層金属膜と、前記上層のバリアメタル合金
膜上および前記絶縁膜上にパターン形成された層間絶縁
膜と、前記多層金属膜と共に下層配線膜となり、上層配
線膜と直接接続される、前記上層のバリアメタル合金膜
上の、前記絶縁膜のない部分にパターン形成されたアル
ミニウム合金膜と、そのアルミニウム合金膜に接続して
、前記層間絶縁膜上に形成された上層配線膜とを少なく
とも有することを特徴とする半導体装置。 - 【請求項２】半導体基板表面の絶縁膜上に少なくとも上
層の２層がバリアメタル合金膜およびアルミニウム合金
膜からなる下層配線を順次形成する工程と、その下層配
線をフォトレジストパターンを介してドライエッチング
する工程と、前記フォトレジストパターンを除去した後
、そのドライエッチングされた下層配線のうち上層配線
と接続する部分を少なくとも含む表面をフォトレジスト
パターンで被覆する工程と、そのフォトレジストパター
ンで被覆されていない、前記下層配線のうち最上層の前
記アルミニウム合金膜をドライエッチングして、上層配
線と接続する、前記バリアメタル合金膜上に凸状のアル
ミニウム合金膜を有する下層配線を形成する工程と、前
記フォトレジストパターンを除去した後、前記下層配線
上に層間絶縁膜を形成する工程と、その層間絶縁膜上に
フォトレジスト膜を塗布する工程と、そのフォトレジス
ト膜と前記層間絶縁膜のエッチングレートが等しい条件
で、前記凸状のアルミニウム合金膜表面が露出してくる
まで平坦化ドライエッチングする工程と、残った前記フ
ォトレジスト膜を除去した後、前記凸状のアルミニウム
合金膜を通して、前記下層配線と接続された上層配線を
パターン形成する工程とを少なくとも有することを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6827891A JPH04304657A (ja) | 1991-04-01 | 1991-04-01 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6827891A JPH04304657A (ja) | 1991-04-01 | 1991-04-01 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04304657A true JPH04304657A (ja) | 1992-10-28 |
Family
ID=13369137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6827891A Pending JPH04304657A (ja) | 1991-04-01 | 1991-04-01 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04304657A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6158256A (ja) * | 1984-08-29 | 1986-03-25 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JPS6329549A (ja) * | 1986-07-23 | 1988-02-08 | Hitachi Ltd | 多層配線構造 |
-
1991
- 1991-04-01 JP JP6827891A patent/JPH04304657A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6158256A (ja) * | 1984-08-29 | 1986-03-25 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JPS6329549A (ja) * | 1986-07-23 | 1988-02-08 | Hitachi Ltd | 多層配線構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001015594A (ja) | 半導体装置の多層金属配線の形成方法 | |
| JPH0418701B2 (ja) | ||
| JPS5893255A (ja) | 半導体装置の製造方法 | |
| US6573187B1 (en) | Method of forming dual damascene structure | |
| US20040137719A1 (en) | Method for forming metal line of semiconductor device | |
| JP2817752B2 (ja) | 半導体装置の製造方法 | |
| JPH0823028A (ja) | 多層配線を有する半導体素子及びその製造方法 | |
| JPH04304657A (ja) | 半導体装置およびその製造方法 | |
| JP3040500B2 (ja) | 半導体装置の製造方法 | |
| JPH05347360A (ja) | 多層配線構造およびその製造方法 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JPH0595048A (ja) | 半導体集積回路装置の製造方法 | |
| JPH08203899A (ja) | 半導体装置の製造方法 | |
| JP2004022694A (ja) | 半導体装置の製造方法 | |
| JPH05335307A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0758204A (ja) | 半導体装置の製造方法 | |
| JPH0587973B2 (ja) | ||
| KR100632041B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JPH0415926A (ja) | 半導体装置の製造方法 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JPS63312658A (ja) | 半導体装置の製造方法 | |
| JPH0536842A (ja) | 多層配線形成法 | |
| JPH08227886A (ja) | 半導体装置の製造方法 | |
| JPH0917864A (ja) | 接続構造形成方法、及び半導体装置 | |
| JPS61245551A (ja) | 半導体集積回路 |