JPH0595075A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0595075A JPH0595075A JP3255446A JP25544691A JPH0595075A JP H0595075 A JPH0595075 A JP H0595075A JP 3255446 A JP3255446 A JP 3255446A JP 25544691 A JP25544691 A JP 25544691A JP H0595075 A JPH0595075 A JP H0595075A
- Authority
- JP
- Japan
- Prior art keywords
- palladium
- layer
- plating
- semiconductor device
- inner lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【構成】 突起（バンプ）付きテープを使用したＴＡＢ
方式の半導体装置に於いて、インナーリードの先端に形
成した突部の材質が金に対するパラジウムの割合が原子
比で０．０１％〜０．５％のＡｕ−Ｐｄメッキ層とし
て、該突起を半導体チップの電極を融着させて接合する
か、Ａｕ−Ｐｄメッキ層のパラジウムの一部或いは全部
をインジウム、白金、ニッケル等のパラジウム以外の白
色金属として、該突起を半導体チップの電極を融着させ
て接合した。 【効果】 接合部の割れの発生が防止できることによ
り、初期及び長期的に接合強度を維持し、電気抵抗の低
下を防止して、信頼性の高い半導体装置を得た。
方式の半導体装置に於いて、インナーリードの先端に形
成した突部の材質が金に対するパラジウムの割合が原子
比で０．０１％〜０．５％のＡｕ−Ｐｄメッキ層とし
て、該突起を半導体チップの電極を融着させて接合する
か、Ａｕ−Ｐｄメッキ層のパラジウムの一部或いは全部
をインジウム、白金、ニッケル等のパラジウム以外の白
色金属として、該突起を半導体チップの電極を融着させ
て接合した。 【効果】 接合部の割れの発生が防止できることによ
り、初期及び長期的に接合強度を維持し、電気抵抗の低
下を防止して、信頼性の高い半導体装置を得た。
Description
【０００１】
【産業上の利用分野】本発明は、絶縁フィルムを用いた
半導体装置に係り、特に接合部の接合強度向上に関する
ものである。
半導体装置に係り、特に接合部の接合強度向上に関する
ものである。
【０００２】
【従来の技術】図７は絶縁フィルムを用いた従来の半導
体装置を説明するための平面図、図８は図７のＶＩ−Ｖ
Ｉ線断面図、図９は同半導体装置の製造例を示す説明
図、図１０はリードと半導体チップの接合状態を示す断
面図である。図に於て、１は長さ方向に等間隔に、後述
の半導体チップ７の表面積より大きい面積のデバイスホ
ール２，２，２，…が設けられた厚さ２５〜１２５μｍ
程度の絶縁フィルムである。３は絶縁フィルム１に設け
られた厚さ１８〜３５μｍ、幅３０〜１００μｍ程度の
銅の金属箔からなる多数のリードで、その一部はデバイ
スホール２内に片持ち式に突出してインナーリード３ａ
を形成している。そのインナーリード３ａの先端片面に
はハーフエッチングにより突部（バンプ）３ｂが形成さ
れている。このインナーリード３ａは図１０に示すよう
に表面にＮｉメッキ層４を有し、Ｎｉメッキ層４上に金
メッキ層５を有し、突部３ｂを接合用突起としている。
６はテープキャリア１を搬送するためのスプロケットホ
ールである。７は半導体チップ、７ａは半導体チップ７
に設けられた金の凸状電極、７ｂは半導体チップ７のア
ルミニウム配線、７ｃは７ｃはアルミニウム配線７ｂを
被覆する絶縁層、７ｄはアルミニウム配線７ｂと凸状電
極７ａとの間に介在するクロム、チタン、プラチナ等か
らなるバリアメタル層である。
体装置を説明するための平面図、図８は図７のＶＩ−Ｖ
Ｉ線断面図、図９は同半導体装置の製造例を示す説明
図、図１０はリードと半導体チップの接合状態を示す断
面図である。図に於て、１は長さ方向に等間隔に、後述
の半導体チップ７の表面積より大きい面積のデバイスホ
ール２，２，２，…が設けられた厚さ２５〜１２５μｍ
程度の絶縁フィルムである。３は絶縁フィルム１に設け
られた厚さ１８〜３５μｍ、幅３０〜１００μｍ程度の
銅の金属箔からなる多数のリードで、その一部はデバイ
スホール２内に片持ち式に突出してインナーリード３ａ
を形成している。そのインナーリード３ａの先端片面に
はハーフエッチングにより突部（バンプ）３ｂが形成さ
れている。このインナーリード３ａは図１０に示すよう
に表面にＮｉメッキ層４を有し、Ｎｉメッキ層４上に金
メッキ層５を有し、突部３ｂを接合用突起としている。
６はテープキャリア１を搬送するためのスプロケットホ
ールである。７は半導体チップ、７ａは半導体チップ７
に設けられた金の凸状電極、７ｂは半導体チップ７のア
ルミニウム配線、７ｃは７ｃはアルミニウム配線７ｂを
被覆する絶縁層、７ｄはアルミニウム配線７ｂと凸状電
極７ａとの間に介在するクロム、チタン、プラチナ等か
らなるバリアメタル層である。
【０００３】図９は上記のようなテープキャリア１に半
導体チップを搭載する装置の一例を示す説明図で、チッ
プ台８上に載置された半導体チップ７は、位置決めガイ
ド９により所定の位置に位置決めされる。一方、テープ
レール１０にガイドされ、スプロケットにより紙面の垂
直方向に送られたテープキャリア１は、そのデバイスホ
ール２が半導体チップ７上に達した位置で停止し、半導
体チップ７に設けた多数のアルミニウム電極７ａと、各
リード３のインナーリード３ａのにメッキ層４及び金メ
ッキ層５に被覆されて接合用突起とした突部３ｂとをそ
れぞれ整合させる。ついで加熱されたボンディングツー
ル１１を下降させて各インナーリード３ａを加圧し、所
定の角度にフォーミングして先端をそれぞれ半導体チッ
プ７の各アルミニウム電極７ａに融着させ、接続する。
次に、テープキャリア１を移動してそれぞれポッティン
グ等により半導体チップ７及びリード３の一部を液状の
封止樹脂で封止した後、リード３を切断して半導体装置
を製造する。
導体チップを搭載する装置の一例を示す説明図で、チッ
プ台８上に載置された半導体チップ７は、位置決めガイ
ド９により所定の位置に位置決めされる。一方、テープ
レール１０にガイドされ、スプロケットにより紙面の垂
直方向に送られたテープキャリア１は、そのデバイスホ
ール２が半導体チップ７上に達した位置で停止し、半導
体チップ７に設けた多数のアルミニウム電極７ａと、各
リード３のインナーリード３ａのにメッキ層４及び金メ
ッキ層５に被覆されて接合用突起とした突部３ｂとをそ
れぞれ整合させる。ついで加熱されたボンディングツー
ル１１を下降させて各インナーリード３ａを加圧し、所
定の角度にフォーミングして先端をそれぞれ半導体チッ
プ７の各アルミニウム電極７ａに融着させ、接続する。
次に、テープキャリア１を移動してそれぞれポッティン
グ等により半導体チップ７及びリード３の一部を液状の
封止樹脂で封止した後、リード３を切断して半導体装置
を製造する。
【０００４】
【発明が解決しようとする課題】しかし、上記のような
半導体装置に於いては、インナーリード３ａのＮｉメッ
キ層４及びＡｕメッキ層５に被覆されて接合用突起とし
た突部３ｂと半導体チップ７のアルミニウム電極７ｃと
を融着させて接合した接合部に、接合後の樹脂封止作
業、サーマルスクリーニング、或いは装置に組み込まれ
た後の高消費電力に起因する温度上昇等により、金属原
子の相互拡散が起こり、それが進と金属間化合物自身の
脆さ、基材である銅のインナーリードとの熱膨張係数の
相違、それぞれの金属の拡散係数の相違により生ずるカ
ーケンダル（Kirkendall）効果による空孔或いはクラッ
クの発生等によって、著しい接続抵抗の増大、接合強度
の低下という接合部の劣化が発生していた。図１１のグ
ラフは従来例の１５０゜Ｃの高温放置時間に対する接合
部のオープン発生率を示すもので、５００時間経過する
と、クラックによる接続不良（オープン）の発生率が１
０％程度あり、それ以降の時間経過と共に次第にオープ
ン発生率が増大している事がわかる。また、図１２は接
合部における高温放置状態の拡散状況を示すもので、接
合部を１５０゜Ｃで５００時間加熱した後の接合部にお
ける半導体チップ７のアルミニウム電極７ａとインナー
リード３ａの突部３ｂを覆うＡｕメッキ層５の金とのそ
れぞれの拡散状態をＸ線で解析した結果を表しており、
金は金属間化合物となった接合部の全域にわたって拡散
しているが、アルミニウムはその途中で途絶えているこ
とがわかる。しかもこのアルミニウムの拡散が途絶え、
かつ金濃度が最小の部分Ａには空孔が発生している。こ
の原因はカーケンダル効果によるもので、金の拡散速度
がアルミニウムの拡散速度よりも大きいために生じたも
のである。
半導体装置に於いては、インナーリード３ａのＮｉメッ
キ層４及びＡｕメッキ層５に被覆されて接合用突起とし
た突部３ｂと半導体チップ７のアルミニウム電極７ｃと
を融着させて接合した接合部に、接合後の樹脂封止作
業、サーマルスクリーニング、或いは装置に組み込まれ
た後の高消費電力に起因する温度上昇等により、金属原
子の相互拡散が起こり、それが進と金属間化合物自身の
脆さ、基材である銅のインナーリードとの熱膨張係数の
相違、それぞれの金属の拡散係数の相違により生ずるカ
ーケンダル（Kirkendall）効果による空孔或いはクラッ
クの発生等によって、著しい接続抵抗の増大、接合強度
の低下という接合部の劣化が発生していた。図１１のグ
ラフは従来例の１５０゜Ｃの高温放置時間に対する接合
部のオープン発生率を示すもので、５００時間経過する
と、クラックによる接続不良（オープン）の発生率が１
０％程度あり、それ以降の時間経過と共に次第にオープ
ン発生率が増大している事がわかる。また、図１２は接
合部における高温放置状態の拡散状況を示すもので、接
合部を１５０゜Ｃで５００時間加熱した後の接合部にお
ける半導体チップ７のアルミニウム電極７ａとインナー
リード３ａの突部３ｂを覆うＡｕメッキ層５の金とのそ
れぞれの拡散状態をＸ線で解析した結果を表しており、
金は金属間化合物となった接合部の全域にわたって拡散
しているが、アルミニウムはその途中で途絶えているこ
とがわかる。しかもこのアルミニウムの拡散が途絶え、
かつ金濃度が最小の部分Ａには空孔が発生している。こ
の原因はカーケンダル効果によるもので、金の拡散速度
がアルミニウムの拡散速度よりも大きいために生じたも
のである。
【０００５】このように、従来の半導体装置ではインナ
ーリード３ａの先端に設けられた突部３ｂにＮｉメッキ
層４を介してＡｕメッキ層５を設けて接合用突起を形成
しているため、高温使用時に空孔の発生によって接合部
が劣化し、オープンが発生するといった課題があった。
ーリード３ａの先端に設けられた突部３ｂにＮｉメッキ
層４を介してＡｕメッキ層５を設けて接合用突起を形成
しているため、高温使用時に空孔の発生によって接合部
が劣化し、オープンが発生するといった課題があった。
【０００６】以上のような課題を解決するために、イン
ナーリードの先端部片側に設けられた接合用突起に金に
対するパラジウム或いはパラジウム以外の白色金属の割
合が原子量比で０．０１〜０．５％のＡｕ−Ｐｄ合金メ
ッキ或い金とパラジウム以外の白色金属の合金メッキを
施すか、接合用突起を前記合金メッキで形成して高温時
の接合部の劣化を防止する方法が提供されていた。しか
し、前記方法に於いては高温時の接合部の劣化は改善さ
れるが、接合直後の接合強度が低く、歩留りの低下を招
くといった２次的な課題を引き起こしていた。
ナーリードの先端部片側に設けられた接合用突起に金に
対するパラジウム或いはパラジウム以外の白色金属の割
合が原子量比で０．０１〜０．５％のＡｕ−Ｐｄ合金メ
ッキ或い金とパラジウム以外の白色金属の合金メッキを
施すか、接合用突起を前記合金メッキで形成して高温時
の接合部の劣化を防止する方法が提供されていた。しか
し、前記方法に於いては高温時の接合部の劣化は改善さ
れるが、接合直後の接合強度が低く、歩留りの低下を招
くといった２次的な課題を引き起こしていた。
【０００７】そこで本発明は、上記のような課題を解決
するためになされたもので、半導体素子のアルミニウム
電極とインナーリードの接合用突起との接合部に空孔或
いはクラックが発生せず、信頼性が向上した半導体装置
を歩留り良く提供する事を目的としたものである。
するためになされたもので、半導体素子のアルミニウム
電極とインナーリードの接合用突起との接合部に空孔或
いはクラックが発生せず、信頼性が向上した半導体装置
を歩留り良く提供する事を目的としたものである。
【０００８】
【課題を解決するための手段】本発明に係る半導体装置
は、絶縁フィルムのデバイスホール内に半導体チップを
配設し、該半導体チップに設けた多数のアルミニウム電
極に、前記絶縁フィルムに形成した回路パターンのデバ
イスホール内に突出するインナーリードの先端に設けら
れた接合用突起をそれぞれ接合してなる半導体装置に於
て、前記インナーリードの先端一表面にハーフエッチン
グにより突起を形成し、前記インナーリードの表面にＮ
ｉメッキ等のバリア層を設け、該メッキ層上に金に対す
るパラジウムの割合が原子比で０．０１〜０．５％のＡ
ｕ−Ｐｄメッキ層を設けて前記突部を接合用突起とした
ことを特徴とする。
は、絶縁フィルムのデバイスホール内に半導体チップを
配設し、該半導体チップに設けた多数のアルミニウム電
極に、前記絶縁フィルムに形成した回路パターンのデバ
イスホール内に突出するインナーリードの先端に設けら
れた接合用突起をそれぞれ接合してなる半導体装置に於
て、前記インナーリードの先端一表面にハーフエッチン
グにより突起を形成し、前記インナーリードの表面にＮ
ｉメッキ等のバリア層を設け、該メッキ層上に金に対す
るパラジウムの割合が原子比で０．０１〜０．５％のＡ
ｕ−Ｐｄメッキ層を設けて前記突部を接合用突起とした
ことを特徴とする。
【０００９】また、前記Ａｕ−Ｐｄメッキ層のパラジウ
ムの一部或は全部がインジウム、白金、ニッケル等のパ
ラジウム以外の白色金属から選ばれた少なくとも一種の
白色金属としてもよい。
ムの一部或は全部がインジウム、白金、ニッケル等のパ
ラジウム以外の白色金属から選ばれた少なくとも一種の
白色金属としてもよい。
【００１０】更に、前記インナーリードの表面にＳｎメ
ッキ層或は半田メッキ層を設け、該メッキ層上に金に対
するパラジウムの割合が原子比で０．０１〜０．５％の
Ａｕ−Ｐｄメッキ材を設けて前記突部を接合用突起とす
るか、前記インナーリードの表面にＮｉメッキ等のバリ
ア層を設け、該バリア層上にＡｕメッキ等の貴金属メッ
キ層を設け、該貴金属メッキ層上に金に対するパラジウ
ムの割合が原子比で０．０１〜０．５％のＡｕ−Ｐｄメ
ッキ材を設けて前記突部を接合用突起としてもよい。
ッキ層或は半田メッキ層を設け、該メッキ層上に金に対
するパラジウムの割合が原子比で０．０１〜０．５％の
Ａｕ−Ｐｄメッキ材を設けて前記突部を接合用突起とす
るか、前記インナーリードの表面にＮｉメッキ等のバリ
ア層を設け、該バリア層上にＡｕメッキ等の貴金属メッ
キ層を設け、該貴金属メッキ層上に金に対するパラジウ
ムの割合が原子比で０．０１〜０．５％のＡｕ−Ｐｄメ
ッキ材を設けて前記突部を接合用突起としてもよい。
【００１１】また、前記Ａｕ−Ｐｄメッキ層のパラジウ
ムの一部或は全部がインジウム、白金、ニッケル等のパ
ラジウム以外の白色金属から選ばれた少なくとも一種の
白色金属としてもよい。
ムの一部或は全部がインジウム、白金、ニッケル等のパ
ラジウム以外の白色金属から選ばれた少なくとも一種の
白色金属としてもよい。
【００１２】
【作用】本発明に於いて、インナーリードの先端に突部
を有する表面にＮｉメッキ等のバリア層を設け、該バリ
ア層上に金に対するパアジウムの割合が原始比で０．０
１％〜０．５％のＡｕ−Ｐｄメッキ層を設けて前記突部
を接合用突起としたから、インナーリードの接合用突起
と半導体チップのアルミニウム電極を融着させて接合さ
せた場合、Ｘ線の解析結果で観た先のクラックを生じた
部分に即ち、アルミニウムの拡散が途絶え、金濃度が最
小の部分にパラジウム濃度のもっとも高い層が現れ、し
かもこの部分にアルミニウムのピークが認められる。こ
れは接合部にＡｌ−Ａｕ−Ｐｄの三元合金が生成された
事を示し、かかる三元合金の生成によって接合部の割れ
の発生が防止され、接合強度が向上し、電気抵抗の低下
が防止される。
を有する表面にＮｉメッキ等のバリア層を設け、該バリ
ア層上に金に対するパアジウムの割合が原始比で０．０
１％〜０．５％のＡｕ−Ｐｄメッキ層を設けて前記突部
を接合用突起としたから、インナーリードの接合用突起
と半導体チップのアルミニウム電極を融着させて接合さ
せた場合、Ｘ線の解析結果で観た先のクラックを生じた
部分に即ち、アルミニウムの拡散が途絶え、金濃度が最
小の部分にパラジウム濃度のもっとも高い層が現れ、し
かもこの部分にアルミニウムのピークが認められる。こ
れは接合部にＡｌ−Ａｕ−Ｐｄの三元合金が生成された
事を示し、かかる三元合金の生成によって接合部の割れ
の発生が防止され、接合強度が向上し、電気抵抗の低下
が防止される。
【００１３】また、Ａｕ−Ｐｄメッキ層のパラジウムの
一部或いは全部をインジウム、白金、ニッケル等のパラ
ジウム以外の白色金属とした場合にも前記パラジウムと
同様の働きをする。
一部或いは全部をインジウム、白金、ニッケル等のパラ
ジウム以外の白色金属とした場合にも前記パラジウムと
同様の働きをする。
【００１４】更に、インナーリードの表面にＳｎメッキ
層を設け、該Ｓｎメッキ層の先端一表面或いはインナー
リードの表面にＮｉメッキ層を設け、該Ｎｉメッキ層上
にＡｕメッキ層を設け、該Ａｕメッキ層の先端部の片側
に金に対するパラジウムの割合が原子比で０．０１〜
０．５％のＡｕ−Ｐｄメッキ材を設けて接合用突起を形
成した場合も、インナーリードの先端に突部を有する表
面にＮｉメッキ層を設け、該Ｎｉめっき層上にＡｕ−Ｐ
ｄメッキ層を設けて接合用突起を形成した場合も同様の
作用をする。
層を設け、該Ｓｎメッキ層の先端一表面或いはインナー
リードの表面にＮｉメッキ層を設け、該Ｎｉメッキ層上
にＡｕメッキ層を設け、該Ａｕメッキ層の先端部の片側
に金に対するパラジウムの割合が原子比で０．０１〜
０．５％のＡｕ−Ｐｄメッキ材を設けて接合用突起を形
成した場合も、インナーリードの先端に突部を有する表
面にＮｉメッキ層を設け、該Ｎｉめっき層上にＡｕ−Ｐ
ｄメッキ層を設けて接合用突起を形成した場合も同様の
作用をする。
【００１５】
【実施例】以下実施例により、本発明の詳細を示す。
【００１６】図１は本発明の一実施例を示す断面図、図
２は本発明の一実施例の接合部における高温状態の拡散
状況を示すＸ線分析線図、図３は本発明の一実施例の接
合部におけるＡｕ−Ｐｄ合金メッキの金に対するパラジ
ウムの原子量比と旋断強度との関係を示すグラフ、図４
はＡｕ−Ｐｄメッキ層及びＡｕ−Ｎｉメッキ層とビッカ
ース硬度との関係を示すグラフである。図に於いて、従
来例と同一の構成は同一の符号を付して重複した構成の
説明を省略する。１４は先端部片面にハーフエッチング
により高さ１０μｍ〜１５μｍの突部３ｂを有し、厚さ
が３５μｍの銅のインナーリード３ａの表面に無電解メ
ッキにより設けられた厚さ０．５μｍのＮｉメッキ層、
１５はＮｉメッキ層１４上に電解メッキにより設けられ
た厚さ２μｍのＡｕ−Ｐｄメッキ層である。この金メッ
キ層１５は金に対するパラジウムの割合が原子比で０．
０１〜０．５％の範囲内のものである。このように、イ
ンナーリード３ａの突部３ｂ上にＮｉメッキ層１４を介
してＡｕメッキ層１５が設けられて接合用突起が形成さ
れる。
２は本発明の一実施例の接合部における高温状態の拡散
状況を示すＸ線分析線図、図３は本発明の一実施例の接
合部におけるＡｕ−Ｐｄ合金メッキの金に対するパラジ
ウムの原子量比と旋断強度との関係を示すグラフ、図４
はＡｕ−Ｐｄメッキ層及びＡｕ−Ｎｉメッキ層とビッカ
ース硬度との関係を示すグラフである。図に於いて、従
来例と同一の構成は同一の符号を付して重複した構成の
説明を省略する。１４は先端部片面にハーフエッチング
により高さ１０μｍ〜１５μｍの突部３ｂを有し、厚さ
が３５μｍの銅のインナーリード３ａの表面に無電解メ
ッキにより設けられた厚さ０．５μｍのＮｉメッキ層、
１５はＮｉメッキ層１４上に電解メッキにより設けられ
た厚さ２μｍのＡｕ−Ｐｄメッキ層である。この金メッ
キ層１５は金に対するパラジウムの割合が原子比で０．
０１〜０．５％の範囲内のものである。このように、イ
ンナーリード３ａの突部３ｂ上にＮｉメッキ層１４を介
してＡｕメッキ層１５が設けられて接合用突起が形成さ
れる。
【００１７】接合用突起材にＡｕ−Ｐｄ合金メッキを使
用した場合、図２の接合部における高温放置状態の拡散
状況を示すＸ線解析線図をみるとわかるように、図１２
の従来例を示す線図に於いて割れを生じた部分Ａ即ち、
アルミニウムの拡散が途絶え、金濃度が最小の部分にパ
ラジウム濃度のもっとも高い層が現れ、しかもこの部分
には、アルミニウムのピークが認められ、これは明らか
にＡｕ−Ｐｄ−Ａｌの三元合金の生成を示すもので、か
かる三元合金が生成されることによって接合部の割れ防
止がなされる。したがって、高温放置後の接合強度及び
電気抵抗の改善が図られることになるしかし、接合用突
起に施すＡｕ−Ｐｄ合金メッキの金に対するパラジウム
あるいは他の金属の割合が大きくなるほど接合直後の接
合強度が低くなることが判明した。図３は金に対するパ
ラジウムの濃度（以下、パラジウム濃度という）と接合
部の旋断強度との関係を示したものである。グラフによ
ると、パラジウム濃度が０．００５ｗｔ％の時には旋断
強度が平均値で１１０ｇ有り、これは接合用突起に純金
を使用した場合とほぼ同等の接合強度が得られている。
次に、パラジウム濃度が１ｗｔ％の場合をみると、平均
強度は２０ｇあるが、最低強度が０ｇ、即ちオープンが
発生していることがわかる。このような状況下で半導体
装置を製造した場合、製造歩留りが低く、安定した生産
が困難になる。
用した場合、図２の接合部における高温放置状態の拡散
状況を示すＸ線解析線図をみるとわかるように、図１２
の従来例を示す線図に於いて割れを生じた部分Ａ即ち、
アルミニウムの拡散が途絶え、金濃度が最小の部分にパ
ラジウム濃度のもっとも高い層が現れ、しかもこの部分
には、アルミニウムのピークが認められ、これは明らか
にＡｕ−Ｐｄ−Ａｌの三元合金の生成を示すもので、か
かる三元合金が生成されることによって接合部の割れ防
止がなされる。したがって、高温放置後の接合強度及び
電気抵抗の改善が図られることになるしかし、接合用突
起に施すＡｕ−Ｐｄ合金メッキの金に対するパラジウム
あるいは他の金属の割合が大きくなるほど接合直後の接
合強度が低くなることが判明した。図３は金に対するパ
ラジウムの濃度（以下、パラジウム濃度という）と接合
部の旋断強度との関係を示したものである。グラフによ
ると、パラジウム濃度が０．００５ｗｔ％の時には旋断
強度が平均値で１１０ｇ有り、これは接合用突起に純金
を使用した場合とほぼ同等の接合強度が得られている。
次に、パラジウム濃度が１ｗｔ％の場合をみると、平均
強度は２０ｇあるが、最低強度が０ｇ、即ちオープンが
発生していることがわかる。このような状況下で半導体
装置を製造した場合、製造歩留りが低く、安定した生産
が困難になる。
【００１８】したがって、接合用突起に施すＡｕ−Ｐｄ
合金メッキの金に対するパラジウムの濃度は、図３よ
り、オープンの発生がない０．５％以下とする必要があ
る。また、Ａｕ−Ｐｄ合金メッキは、０．００５ｗｔ％
以下のメッキを析出するメッキ液の供給を安定的に得る
のは困難なため、現実的なパラジウム濃度は０．０１〜
０．５ｗｔ％である。
合金メッキの金に対するパラジウムの濃度は、図３よ
り、オープンの発生がない０．５％以下とする必要があ
る。また、Ａｕ−Ｐｄ合金メッキは、０．００５ｗｔ％
以下のメッキを析出するメッキ液の供給を安定的に得る
のは困難なため、現実的なパラジウム濃度は０．０１〜
０．５ｗｔ％である。
【００１９】また、図４に示すように金メッキに他の金
属を添加すると、ビッカース硬度が高くなり、即ちメッ
キ材が硬くなって、接合用突起に使用した場合には半導
体チップのアルミ電極７ｃの下層に存在する絶縁膜にク
ラックが発生することが懸念されるが、第１表に示す通
り金にパラジウムを添加した場合もニッケルを添加した
場合も、金に対する原子比が５％以下であれば、全くク
ラック発生の問題は生じない。したがって、パラジウム
濃度が０．０１〜０．５ｗｔ％の範囲であればば言うま
でもなく、絶縁膜のクラックは発生しない。
属を添加すると、ビッカース硬度が高くなり、即ちメッ
キ材が硬くなって、接合用突起に使用した場合には半導
体チップのアルミ電極７ｃの下層に存在する絶縁膜にク
ラックが発生することが懸念されるが、第１表に示す通
り金にパラジウムを添加した場合もニッケルを添加した
場合も、金に対する原子比が５％以下であれば、全くク
ラック発生の問題は生じない。したがって、パラジウム
濃度が０．０１〜０．５ｗｔ％の範囲であればば言うま
でもなく、絶縁膜のクラックは発生しない。
【００２０】上記のように構成された半導体装置では、
半導体チップ７のアルミニウム電極７ｃと各インナーリ
ード３ａの突部３ｂ上のＡｕ−Ｐｄメッキ層１４とを加
圧状態で加熱して融着させて接合した接合部には、１５
０゜Ｃ、５００時間加熱後に接合部劣化或いはクラック
が全く発生しなくなったのはもちろん、初期における
半導体チップ７のアルミニウム電極７ｃと各インナーリ
ード３ａの突部３ｂ上のＡｕ−Ｐｄメッキ層１４とを加
圧状態で加熱して融着させて接合した接合部には、１５
０゜Ｃ、５００時間加熱後に接合部劣化或いはクラック
が全く発生しなくなったのはもちろん、初期における
【００２１】
【表１】 接合部のオープンの発生が無く、歩留り良く半導体装置
を製造することが可能となった。
を製造することが可能となった。
【００２２】図５は本発明のもう一つの実施例を示す断
面図である。この実施例では、インナーリード３ａの表
面にＳｎメッキ層２４を設け、金に対するパラジウムの
割合が原子比で０．０１％〜０．５％のＡｕ−Ｐｄ合金
メッキを部分的に成長させた厚さ１０μｍのＡｕ−Ｐｄ
メッキ層２５を他の部材に成長させ、そのＡｕ−Ｐｄメ
ッキ層２５を熱圧着によりインナーリード３ｃに設けら
れたＳｎメッキ層２４上に接合してＡｕ−Ｐｄメッキ材
の接合用突起を形成したものである。
面図である。この実施例では、インナーリード３ａの表
面にＳｎメッキ層２４を設け、金に対するパラジウムの
割合が原子比で０．０１％〜０．５％のＡｕ−Ｐｄ合金
メッキを部分的に成長させた厚さ１０μｍのＡｕ−Ｐｄ
メッキ層２５を他の部材に成長させ、そのＡｕ−Ｐｄメ
ッキ層２５を熱圧着によりインナーリード３ｃに設けら
れたＳｎメッキ層２４上に接合してＡｕ−Ｐｄメッキ材
の接合用突起を形成したものである。
【００２３】図６は本発明のもう一つの別の実施例を示
す断面図である。この実施例ではインナーリード３ａの
表面にＮｉメッキ層３４をも設け、該Ｎｉメッキ層３４
上にＡｕメッキ層３５を設け、そのＡｕメッキ層３５の
先端部片側に金に対するパラジウムの割合が原子比で
０．０１〜０．５％のＡｕ−Ｐｄメッキを部分的に成長
させた厚さ１０μｍのＡｕ−Ｐｄメッキ層を設けて、Ａ
ｕ−Ｐｄメッキ材の接合用突起を形成したものである。
す断面図である。この実施例ではインナーリード３ａの
表面にＮｉメッキ層３４をも設け、該Ｎｉメッキ層３４
上にＡｕメッキ層３５を設け、そのＡｕメッキ層３５の
先端部片側に金に対するパラジウムの割合が原子比で
０．０１〜０．５％のＡｕ−Ｐｄメッキを部分的に成長
させた厚さ１０μｍのＡｕ−Ｐｄメッキ層を設けて、Ａ
ｕ−Ｐｄメッキ材の接合用突起を形成したものである。
【００２４】また、Ａｕ−Ｐｄメッキ層３６を他の部材
に成長させ、そのＡｕ−Ｐｄメッキ層３６を熱圧着によ
りインナーリード３ｃに設けられた金メッキ層３５上に
接合してＡｕ−Ｐｄメッキ材の接合用突起を形成しても
よい。
に成長させ、そのＡｕ−Ｐｄメッキ層３６を熱圧着によ
りインナーリード３ｃに設けられた金メッキ層３５上に
接合してＡｕ−Ｐｄメッキ材の接合用突起を形成しても
よい。
【００２５】図４及び図５に示す実施例のＡｕ−Ｐｄメ
ッキ材の一部或いは全部をインジウム、白金、ニッケル
等の白色金属から選ばれた少なくとも一つの白色金属と
しても良い。
ッキ材の一部或いは全部をインジウム、白金、ニッケル
等の白色金属から選ばれた少なくとも一つの白色金属と
しても良い。
【００２６】
【発明の効果】以上に説明したように、インナーリード
の先端に突部を有する表面にＮｉメッキ等のバリア層を
設け、該バリア層上にＡｕ−Ｐｄメッキ層を設けて前記
突部を接合用突起とするか、インナーリードの表面にＳ
ｎメッキ層を設け、該Ｓｎメッキ層の先端一表面或いは
インナーリードの表面にＮｉメッキ層を設け、該Ｎｉメ
ッキ層上にＡｕメッキ層を設け、該Ａｕメッキ層の先端
部の片側にＡｕ−Ｐｄメッキ材を設けて接合用突起を形
成したので、インナーリードの接合用突起と半導体チッ
プのアルミニウム電極を融着させて接合させた場合、接
合部にＡｌ−Ａｕ−Ｐｄの三元合金が生成され、かかる
三元合金の生成によって接合部の割れの発生が防止さ
れ、初期的及び長期的に接合強度が維持でき、電気抵抗
の低下が無い信頼性の高い半導体装置を歩留り良く供給
できるという効果を有する。
の先端に突部を有する表面にＮｉメッキ等のバリア層を
設け、該バリア層上にＡｕ−Ｐｄメッキ層を設けて前記
突部を接合用突起とするか、インナーリードの表面にＳ
ｎメッキ層を設け、該Ｓｎメッキ層の先端一表面或いは
インナーリードの表面にＮｉメッキ層を設け、該Ｎｉメ
ッキ層上にＡｕメッキ層を設け、該Ａｕメッキ層の先端
部の片側にＡｕ−Ｐｄメッキ材を設けて接合用突起を形
成したので、インナーリードの接合用突起と半導体チッ
プのアルミニウム電極を融着させて接合させた場合、接
合部にＡｌ−Ａｕ−Ｐｄの三元合金が生成され、かかる
三元合金の生成によって接合部の割れの発生が防止さ
れ、初期的及び長期的に接合強度が維持でき、電気抵抗
の低下が無い信頼性の高い半導体装置を歩留り良く供給
できるという効果を有する。
【００２７】また、Ａｕ−Ｐｄメッキ層のパラジウムの
一部或いは全部をインジウム、白金、ニッケル等のパラ
ジウム以外の白色金属とした場合にも前記パラジウムと
同様に接合部の割れの発生が防止され、初期的及び長期
的に接合強度が維持でき、電気抵抗の低下が無い信頼性
の高い半導体装置を歩留り良く供給できるという効果を
有する。
一部或いは全部をインジウム、白金、ニッケル等のパラ
ジウム以外の白色金属とした場合にも前記パラジウムと
同様に接合部の割れの発生が防止され、初期的及び長期
的に接合強度が維持でき、電気抵抗の低下が無い信頼性
の高い半導体装置を歩留り良く供給できるという効果を
有する。
【図１】本発明の一実施例を示す断面図である。
【図２】本発明の一実施例の接合部における高温放置状
況での拡散状況を示すＸ線解析線図である。
況での拡散状況を示すＸ線解析線図である。
【図３】パラジウム濃度と接合部の旋断強度との関係を
示すグラフである。
示すグラフである。
【図４】Ａｕ−Ｐｄメッキ層及びＡｕ−Ｎｉメッキ層と
ビッカース硬度との関係を示すグラフである。
ビッカース硬度との関係を示すグラフである。
【図５】本発明のもう一つの実施例を示す断面図であ
る。
る。
【図６】本発明のもう一つ別の実施例を示す断面図であ
る。
る。
【図７】従来の半導体装置を説明するための平面図であ
る。
る。
【図８】図７のＶＩ−ＶＩ線断面図である。
【図９】従来の半導体装置の製造例を示す説明図であ
る。
る。
【図１０】インナーリードと半導体チップの接続状態を
示す断面図である。
示す断面図である。
【図１１】従来例の高温放置時間に対する接合部のオー
プン発生率を示すグラフである。
プン発生率を示すグラフである。
【図１２】従来例の接合部における高温放置状態の拡散
状況を示すＸ線解析図である。
状況を示すＸ線解析図である。
３ … リード ３ａ … インナーリード ３ｂ … 突部 ７ … 半導体チップ ７ａ … アルミニウム配線 ７ｃ … アルミニウム電極 １４ … Ｎｉメッキ層 １５ … Ａｕ−Ｐｄメッキ層
Claims (5)
- 【請求項１】 絶縁フィルムのデバイスホール内に半導
体チップを配設し、該半導体チップに設けた多数のアル
ミニウム電極に、前記絶縁フィルムに形成した回路パタ
ーンのデバイスホール内に突出するインナーリードの先
端に設けられた接合用突起をそれぞれ接合してなる半導
体装置に於て、前記インナーリードの先端一表面にハー
フエッチングにより突起を形成し、前記インナーリード
の表面にＮｉメッキ等のバリア層を設け、該メッキ層上
に金に対するパラジウムの割合が原子比で０．０１〜
０．５％のＡｕ−Ｐｄメッキ層を設けて前記突部を接合
用突起としたことを特徴とする半導体装置。 - 【請求項２】 前記Ａｕ−Ｐｄメッキ層のパラジウムの
一部或は全部がインジウム、白金、ニッケル等のパラジ
ウム以外の白色金属から選ばれた少なくとも一種の白色
金属であることを特徴とする請求項１記載の半導体装
置。 - 【請求項３】 絶縁フィルムのデバイスホール内に半導
体チップを配設し、該半導体チップに設けた多数のアル
ミニウム電極に、前記絶縁フィルムに形成した回路パタ
ーンのデバイスホール内に突出するインナーリードの先
端に設けられた接合用突起をそれぞれ接合してなる半導
体装置に於て、前記インナーリードの表面にＳｎメッキ
層或は半田メッキ層を設け、該メッキ層上に金に対する
パラジウムの割合が原子比で０．０１〜０．５％のＡｕ
−Ｐｄメッキ材を設けて前記突部を接合用突起としたこ
とを特徴とする半導体装置。 - 【請求項４】 絶縁フィルムのデバイスホール内に半導
体チップを配設し、該半導体チップに設けた多数のアル
ミニウム電極に、前記絶縁フィルムに形成した回路パタ
ーンのデバイスホール内に突出するインナーリードの先
端に設けられた接合用突起をそれぞれ接合してなる半導
体装置に於て、前記インナーリードの表面にＮｉメッキ
等のバリア層を設け、該バリア層上にＡｕメッキ等の貴
金属メッキ層を設け、該貴金属メッキ層上に金に対する
パラジウムの割合が原子比で０．０１〜０．５％のＡｕ
−Ｐｄメッキ材を設けて前記突部を接合用突起としたこ
とを特徴とする半導体装置。 - 【請求項５】 前記Ａｕ−Ｐｄメッキ層のパラジウムの
一部或は全部がインジウム、白金、ニッケル等のパラジ
ウム以外の白色金属から選ばれた少なくとも一種の白色
金属であることを特徴とする請求項３または請求項４記
載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3255446A JPH0595075A (ja) | 1991-10-02 | 1991-10-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3255446A JPH0595075A (ja) | 1991-10-02 | 1991-10-02 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0595075A true JPH0595075A (ja) | 1993-04-16 |
Family
ID=17278885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3255446A Pending JPH0595075A (ja) | 1991-10-02 | 1991-10-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0595075A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100263431B1 (ko) * | 1996-12-17 | 2000-08-01 | 포만 제프리 엘 | 전기접점요소를기판상의전기전도성표면에접속하는방법 |
| US20120248943A1 (en) * | 2009-12-25 | 2012-10-04 | Toshinori Ogashiwa | Oscillator Electrode Material Having Excellent Aging Characteristics, Piezoelectric Oscillator Using The Material And Sputtering Target Comprising The Material |
-
1991
- 1991-10-02 JP JP3255446A patent/JPH0595075A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100263431B1 (ko) * | 1996-12-17 | 2000-08-01 | 포만 제프리 엘 | 전기접점요소를기판상의전기전도성표면에접속하는방법 |
| US20120248943A1 (en) * | 2009-12-25 | 2012-10-04 | Toshinori Ogashiwa | Oscillator Electrode Material Having Excellent Aging Characteristics, Piezoelectric Oscillator Using The Material And Sputtering Target Comprising The Material |
| US9065418B2 (en) * | 2009-12-25 | 2015-06-23 | Nihon Dempa Kogyo Co. Ltd. | Resonator electrode material excellent in aging property, piezoelectric resonator using the same material, and sputtering target made of the same material |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100565857C (zh) | 用于倒装片的由被覆线形成的涂覆金属柱形突起 | |
| TW447055B (en) | Lead frame and method for plating the same | |
| US7148085B2 (en) | Gold spot plated leadframes for semiconductor devices and method of fabrication | |
| US6583500B1 (en) | Thin tin preplated semiconductor leadframes | |
| TWI309465B (ja) | ||
| JP2019106550A (ja) | 電極接続方法及び電極接続構造 | |
| JPH0136254B2 (ja) | ||
| JPH1050708A (ja) | 金属バンプ、金属バンプの製造方法、接続構造体 | |
| US12394769B2 (en) | Batch soldering of different elements in power module | |
| TWI291756B (en) | Low cost lead-free preplated leadframe having improved adhesion and solderability | |
| JP2533227B2 (ja) | 熱圧着ボンデイング部材及びその製造方法 | |
| JPH0936186A (ja) | パワー半導体モジュール及びその実装方法 | |
| JP4344560B2 (ja) | 半導体チップおよびこれを用いた半導体装置 | |
| CN114175222B (zh) | 功率半导体模块 | |
| JP3412969B2 (ja) | 半導体装置及びその製造方法 | |
| JP2780202B2 (ja) | フレキシブル回路基板並びに半導体装置及びその製造方法 | |
| JP4012527B2 (ja) | 電子部品の製造方法 | |
| JPS6033312B2 (ja) | 半導体装置 | |
| JPH05347329A (ja) | 半導体装置 | |
| JPH01147836A (ja) | 半導体装置 | |
| JP2846181B2 (ja) | 複合リードフレームの製造方法 | |
| JP2970568B2 (ja) | 複合リードフレームの製造方法 | |
| JPH08204244A (ja) | 超伝導装置 | |
| JP4775369B2 (ja) | 半導体チップ、半導体装置および製造方法 | |
| JP2002057240A (ja) | 電子部品実装用フィルムキャリアテープ |