JPH0595099A - イメージセンサ組み込み集積回路装置 - Google Patents

Abstract

(57)【要約】 【目的】イメージセンサとそれに関連するアナログ回路
部およびディジタル回路部を含む集積回路装置において
ディジタル回路部で発生するノイズが電源線を介してア
ナログ回路部の動作に及ぼす悪影響を防止する。 【構成】アナログ回路部とディジタル回路部に対する金
属からなる遮光膜を利用して、ディジタル回路部用の電
源線と分離して電源端子から大面積で低抵抗の遮光膜を
介してアナログ回路部に電源電圧を供給することによ
り、ディジタル回路部の電源線にスイッチングノイズが
乗ってもアナログ回路部に侵入してその動作に悪影響を
与えることがないようにする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は自動焦点カメラ等に用い
られるイメージセンサ組み込み集積回路装置であって、
イメージセンサとそれに関連するアナログおよびディジ
タルな信号をそれぞれ扱うアナログ回路部およびディジ
タル回路部とを単一チップ内に集積化してなるものに関
する。

【０００２】

【従来の技術】イメージセンサを上述の自動焦点カメラ
等に用いる際、その光検出信号を処理する電子回路をイ
メージセンサと同じ半導体チップ内に組み込むのが実装
構造を簡単化する上でも信号の処理性能を向上する上で
も有利である。かかるイメージセンサ組み込み集積回路
装置では、対象の映像を検出した結果はもちろん最終的
には映像データとしてディジタル処理されるが、映像の
検出精度を高める上ではイメージセンサ内の各光センサ
からの光検出信号をアナログ回路により一旦受け止めた
上で映像データに変換するのが有利である。本発明はこ
のようにイメージセンサとそれに関連するアナログ回路
およびディジタル回路部を組み込んだ集積回路装置に関
し、以下その構成例を図２を参照して説明する。

【０００３】図２は自動焦点カメラに適する集積回路装
置をブロック回路図で示し、カメラの撮像対象Ｏから光
Ｌを受けるイメージセンサ10が通例のように左右１対こ
れに組み込まれる、イメージセンサ10はそれぞれ数十個
以上のフォトダイオード等のふつうは電荷蓄積形の光セ
ンサ11からなる。アナログ回路20はイメージセンサ10ご
とに設けられ、その各光センサ11の例えば電荷蓄積時間
をそれぞれ示す信号を発する。図で一点鎖線で囲んで示
されたディジタル回路30は、アナログ回路20に対応して
設けられた１対のＡＤ変換回路31にそれから信号を受け
て映像データに変換した上で、例えば小規模なプロセッ
サであるデータ処理回路32内でこの映像データに基づい
てカメラの自動焦点化に必要な処理を行なう。イメージ
センサ10とアナログ回路20の動作やＡＤ変換回路31の動
作は入出力用接続端子50を介して外部と接続されたこの
データ処理回路32により制御される。

【０００４】ところで、イメージセンサ10を組み込んだ
集積回路装置は光Ｌの取り込み窓をもつパッケージに収
納され、この光Ｌや迷光が他の回路部に入射すると誤動
作が発生するので、チップのイメージセンサ10を除くほ
ぼ全面を図では細線で示した金属の遮光膜60で覆い、か
つその電位を確定するために１対の電源端子51と52の内
の例えば電源電圧Ｖを受ける電源端子51と接続する。

【０００５】図３にこの遮光膜60を含むチップの要部拡
大断面を簡略に示す。通例のようにチップの例えばｐ形
の基板１の上にｎ形のエピタキシャル層２が成長され、
その表面に付けたフィールド酸化膜３で取り囲まれた各
領域に集積回路の回路要素が作り込まれる。図の左端は
光Ｌを受けるフォトダイオード22であって、そのダイオ
ード層としてｐ形層６がｎ形のエピタキシャル層２の表
面部に拡散され、このpn接合にその右側の電源接続部44
のｎ形層７に電源端子51から与えられる電圧Ｖが逆バイ
アス方向に掛かり、光Ｌによって発生する光電流による
電荷がpn接合がもつ接合容量に蓄積される。

【０００６】図３にはアナログ回路20をＭＯＳトランジ
スタで構成した時のｐチャネル形とｎチャネル形のトラ
ンジスタ21と22が示されており、前者はゲート５とソー
ス・ドレイン用ｐ形層６とサブストレート接続用ｎ形層
７とからなり、後者はｐ形のウエル４の上のゲート５と
サブストレート接続用ｐ形層６とソース・ドレイン用ｎ
形層７とからなり、図では簡略に示された配線膜40を介
して例えば図のようにフォトダイオード11や電源端子5
1，52と接続される。

【０００７】アルミ等の金属の遮光膜60はこの配線膜40
の上側にフォトダイオード11を除くチップのほぼ全面を
覆うよう配設され、その電位浮動によるトラブルを防止
するため図のように電源電圧Ｖを受ける電源端子51と同
電位に接続される。集積回路を構成する回路要素である
フォトダイオード11やトランジスタ21，22の半導体層が
作り込まれる半導体領域であるエピタキシャル層２は、
前述の電源接続部44を介して電源電圧Ｖを受ける電源端
子51と接続されているので遮光膜60と同電位になり、そ
の表面の半導体層に対する静電誘導の影響が最低にな
る。

【０００８】このようにイメージセンサ10を除くチップ
のほぼ全面を遮光膜60で覆い、かつ集積回路の回路要素
用の半導体層が作り込まれる半導体領域と同電位に接続
することにより、迷光による回路の誤動作と遮光膜60か
らの静電誘導の悪影響を防止して集積回路の確実な動作
を保証することができる。

【０００９】

【発明が解決しようとする課題】ところが、上述の従来
のイメージセンサ組み込み集積回路装置では、アナログ
回路部とディジタル回路部とがこれに含まれているた
め、ディジタル回路部内のトランジスタのスイッチング
動作に伴って発生する内部ノイズ，とくに電源線に乗る
ノイズのためアナログ回路の動作が影響されることがあ
り、イメージセンサを高精度化ないし高感度化する上で
の隘路になっている。

【００１０】すなわち、図２のディジタル回路部30内の
数千〜数万のＭＯＳトランジスタはそれぞれ１ns以下の
ごく短時間内にオンオフ動作するので、多数のトランジ
スタが例えばクロックパルスに同期して一斉にスイッチ
ング動作すると非常に峻度が高いスパイク状ノイズが電
源線41上に重畳して乗る。一方、アナログ回路部20はフ
ォトダイオード11の前述の接合容量の電荷蓄積状態を示
す電位を受ける例えばコンパレータで構成され、接合容
量が１pF程度とごく小さくその電位の変化範囲もふつう
１Ｖ以下と狭いので、電源線14に乗るノイズによりその
動作が影響されやすく、とくにイメージセンサ10を高精
度化ないし高感度化する際にその悪影響を無視できなく
なって来るのである。

【００１１】なお、容易にわかるようにかかるスイッチ
ングノイズによる影響は電源電圧Ｖ側の電源線41を介す
る方が接地側の電源線42よりもずっと大きく、かつアナ
ログ回路部20を図３のようにＭＯＳトランジスタで構成
する場合に著しくなる。後者の点については、入力イン
ピーダンスが小なバイポーラトランジスタでアナログ回
路20を構成すればノイズの悪影響をかなり軽減できる
が、チップ面積を大きくしなければならないので高集積
化する上で不利になり、さらにウエハプロセスに手間が
掛かるのでコスト面でも著しく不利になる。

【００１２】本発明はかかる現状に鑑み、ディジタル回
路部で発生するスイッチングノイズが電源線を介してア
ナログ回路部に与える悪影響を減少させて、イメージセ
ンサの高精度化や高感度化上の隘路を開拓することを目
的とする。

【００１３】

【課題を解決するための手段】上述の目的は本発明によ
れば、イメージセンサとアナログ回路部とディジタル回
路部を含む集積回路を構成する回路要素の上に第１の金
属膜と第２の金属膜を順次に配設し、下側の第１の金属
膜により回路要素間を相互に接続するとともに外部に対
する接続端子を導出し、上側の第２の金属膜をイメージ
センサを除いてアナログ回路部とディジタル回路部を覆
う遮光膜に形成するとともに回路要素用の半導体層が作
り込まれた半導体領域と同電位の電源端子および第１の
金属膜のアナログ回路部への電源配線部と接続すること
によって達成される。

【００１４】なお、上記構成中の第１の金属膜は従来か
らの配線膜，第２の金属膜は遮光膜にそれぞれ相当し、
第１の金属膜は必要に応じて適宜に複数層構成とし、第
２の金属膜は主に遮光膜用の単一層として第１の金属膜
を覆う保護膜等の上側に配設することでよい。また、回
路要素用の半導体層が作り込まれる半導体領域は集積回
路装置のチップの基板ないしその上に成長されたエピタ
キシャル層に相当し、これと同電位の電源端子は従来ど
おりふつう正の電源端子である。

【００１５】この電源端子と同じ電位に接続された第２
の金属膜を第１の金属膜のアナログ回路部への電源配線
部と接続する個所は集積回路の回路要素間を相互に分離
するフィールド酸化膜の上側に設定するのがよく、第２
の金属膜からアナログ回路部に与えられる電源電圧をイ
メージセンサに対しても与えるようにするのが両者の動
作を安定化ないし確実にする上で有利である。なお、本
発明はアナログ回路部がＭＯＳトランジスタで構成され
る場合に適用するのが、その回路動作を安定化する効果
をとくに有利に発揮できる。

【００１６】さらに、第２の金属膜が同電位に接続され
る電源端子とは逆のもう一方の電源端子に対するアナロ
グ回路部とディジタル回路部との接続については、両回
路部からの第１の金属膜による配線を互いに分離するの
が本発明の効果を一層高める上で非常に有利である。

【００１７】

【作用】本発明は、イメージセンサ組み込み集積回路装
置にぜひ必要な遮光膜の面積が広く従って抵抗がごく低
く、しかもノイズが乗りやすい方の電源線と同じ電位に
接続するのが集積回路の動作に都合がよい点に着目し、
この遮光膜を前項の構成にいう第２の金属膜としてアナ
ログ回路部に対する給電に利用することにより、アナロ
グ回路部への給電路をディジタル回路部の電源線から分
離してディジタル回路部のスイッチング動作に伴ってそ
の電源線に乗るノイズがアナログ回路部の動作に影響を
及ぼさないようにするものである。

【００１８】

【実施例】以下、図１を参照して本発明の実施例を説明
する。同図(a) はイメージセンサ組み込み集積回路装置
の構成回路図、同図(b) はそのチップの上面図、同図
(c)と(d) はその細部の拡大断面図であり、前に説明し
た図２以降に対応する部分には同符号が付けられてい
る。なお、以下説明する実施例では集積回路装置は自動
焦点カメラ用とするが、本発明はこれに限らずイメージ
センサとアナログ回路部とディジタル回路部を備える集
積回路装置全般に適用できる。

【００１９】図１(a) に示すようにイメージセンサ10は
図２の場合と同様に１対設けられ、図１(b) のチップ70
内ではその中央付近にこれらが長手方向に左右に振り分
けて配置される。これらは例えば図３に示したような多
数のフォトダイオード11からそれぞれ構成される。アナ
ログ回路部20もイメージセンサ10に対応して１対設けら
れ、図１(b) に示すようにイメージセンサ10にそれぞれ
隣接して配置される。ディジタル回路30は図１(b) のよ
うに例えばこれらを取り囲んで配置されるが、図１(a)
では図示の都合上２個に分けて示されている。これらイ
メージセンサ10とアナログ回路部20とディジタル回路部
30がもつ機能は前に図２を参照して説明したと同じであ
る。なお、本発明ではディジタル回路部30はもちろん、
アナログ回路部20をＭＯＳ回路で構成してもノイズに影
響されずに正確なアナログ動作をさせることができる。

【００２０】第１の金属膜40は前の図３の配線40に相当
するもので、図１(b) に示す回路間の接続線，各回路内
の接続線，電源線41〜43等のほか電源端子51と52を含む
接続端子50がこれから形成される。集積回路用の配線膜
であるこの第１の金属膜40はもちろん各回路要素の半導
体層と接続する必要があるので、珪素含有アルミ等をこ
れに用いかつ必要に応じて複数層構成の配線膜とする。
図１(a) に示すように正側の電源線41は本発明では一方
の電源端子51に受ける電圧Ｖを従来とは異なりディジタ
ル回路部30にのみ給電するように配設される。接地側の
電源線は１本であってもよいが、図示の実施例ではアナ
ログ回路部20用の電源線42とディジタル回路部30用の電
源線43とに分離されて、いずれも他方の電源端子52を介
して接地電位Ｅに落とされる。

【００２１】第２の金属膜60は前の図３の遮光膜60に相
当し、図１(b) に部分ハッチングを付して示すようにイ
メージセンサ10を除いてアナログ回路部20とディジタル
回路部30とを覆う大きなパターンに形成されるが、本発
明では図１(a) に細線で示すように電源端子51に受ける
電圧Ｖをアナログ回路20に対し給電する役目をこれに兼
ねさせる。このため、図１(b) に示すように第２の金属
膜60の延在部61が電源端子51の上に重ね合わされ、かつ
各アナログ回路部20と図の符号62で示す個所で接続され
る。この第２の金属膜60はもちろん単一層でよく、半導
体層と接続する必要がないので第１の金属膜40を窒化シ
リコン等の保護膜で覆った上で耐食性の良好な純アルミ
をこれ用に被着するのがよい。

【００２２】図１(c) に電源端子51用の接続パッド部の
拡大断面を示す。電源端子51が設けられるチップ70の周
縁部には図３のエピタキシャル層２にｐ形の接合分離層
2aが拡散されており、その表面を覆う絶縁膜８上に電源
端子51用の第１の金属膜40が配設され、通例のようにそ
の上を覆う保護膜９に開口した窓内に第１の金属膜40を
露出させて接続パッドが形成される。第２の金属膜60の
上述の延在部61は図示のようにこの接続パッドに重ね合
わせるようにパターンニングされ、これにより第２の金
属膜が電源端子51と同電位に接続される。

【００２３】図１(d) に第２の金属膜60のアナログ回路
部20に対する接続個所62の拡大断面を示す。この接続個
所62は図示のようにエピタキシャル層２の表面に付けた
回路要素間分離用のフィールド酸化膜３の上側に設定す
るのがよい。このフィールド酸化膜３を覆う絶縁膜８の
上にアナログ回路部20内の回路要素に対する電源配線用
の第１の金属膜40が配設されており、上と同様にその上
を覆う保護膜９に開口された窓内で第２の金属膜60がこ
れと接続される。なお、イメージセンサ10への給電が必
要な場合、このようにして第２の金属膜60を介して電源
電圧Ｖを受けるアナログ回路部20から供給するのがよ
い。

【００２４】このように構成された図１の集積回路装置
では、ディジタル回路部30の動作に伴い主には正の電源
線41にノイズが乗っても、アナログ回路部20には電源端
子51から第２の金属膜60を介して電源線41とは無関係に
電源電圧Ｖが供給されているので、アナログ回路部20が
受ける電圧Ｖにノイズが混入することがなく、従ってア
ナログ回路部20はディジタル回路部30に影響されること
なく安定に動作する。この際、第２の金属膜60は電源線
よりもずっと面積が広くその抵抗が非常に低いことがノ
イズの混入を防止する上で有利に働き、電源線41から静
電誘導ノイズを若干受けてもその大面積がもつ渦電流効
果によって速やかに減衰させる。また、図１の実施例で
はアナログ回路部20とディジタル回路部30の接地側でも
電源線が互いに分離されているので、ディジタル回路部
30からその接地電源線43側に若干ノイズが漏れても接地
電源線42はほとんどその影響を受けず、アナログ回路部
20の動作を高度に安定化させることができる。

【００２５】本発明を実施した集積回路装置の実験結果
では、８ビット精度の映像データが得られるようアナロ
グ回路部の性能を上げても再現性よく安定した映像デー
タが得られる。さらに、アナログ回路部とディジタル回
路部の接地側電源線を互いに分離した実験結果では、映
像の検出感度を上げるためアナログ回路部にイメージセ
ンサの電荷蓄積状態を示す微小電位用の高ゲインの増幅
回路を組み込んだ場合にも安定した映像データが得られ
ている。

【００２６】

【発明の効果】以上述べたとおり本発明によれば、イメ
ージセンサとそれに関連するアナログアナログ回路部お
よびディジタル回路部を含む集積回路装置に対し、集積
回路を構成する回路要素の上側に第１と第２の金属膜を
順次に配設し、第１の金属膜により回路要素間を相互に
接続するとともに外部に対する接続端子を導出し、第２
の金属膜をアナログ回路部とディジタル回路部を覆う遮
光膜に形成するとともに回路要素用の半導体層が作り込
まれた半導体領域と同電位の電源端子とアナログ回路部
の電源配線用の第１の金属膜と接続するようにしたの
で、アナログ回路部への給電がディジタル回路部の電源
線から完全分離された大面積で低抵抗の第１の金属膜を
介してなされ、従ってディジタル回路部のスイッチング
動作に伴って発生するノイズが電源線を介してアナログ
回路部に悪影響を及ぼすことがなく、アナログ回路部の
動作を従来より格段に安定化することができる。

【００２７】本発明はイメージセンサの光センサが電荷
蓄積形でその電位信号をＭＯＳ回路として構成されたア
ナログ回路部で取り扱う場合に適用してとくに効果が高
く、イメージセンサから８ビットないしそれ以上の高精
度の映像データを再現性よく安定に取り出し、あるいは
その検出感度を向上して非常に暗い対象の映像検出を可
能にするものである。本発明を例えば自動焦点カメラ用
の集積回路装置に適用してイメージセンサによる映像の
検出精度や検出感度を高めることにより、その撮像性能
の一層の向上に貢献することができる。

【図面の簡単な説明】

【図１】本発明によるイメージセンサ組み込み集積回路
装置の実施例を示し、同図(a)はその構成回路図、同図
(b) はチップの上面図、同図(c) は電源端子部分の拡大
断面図、同図(d) は第２の金属膜のアナログ回路部への
接続個所の拡大断面図である。

【図２】従来のイメージセンサ組み込み集積回路装置の
構成回路図である。

【図３】図２の集積回路装置のチップの要部拡大断面図
である。

【符号の説明】

２ 集積回路の回路要素が作り込まれる半導体領域 10 イメージセンサ 11 光センサないしはフォトダイオード 20 アナログ回路部 30 ディジタル回路部 40 第１の金属膜ないしは集積回路用配線膜 41 正側の電源線 42 接地側の電源線 43 接地側の電源線 50 接続端子 51 正側の電源端子 52 接地側の電源端子 60 第２の金属膜ないしは遮光膜 62 第２の金属膜のアナログ回路部への接続個所 70 集積回路装置のチップ Ｖ 電源電圧

Claims (4)

【特許請求の範囲】
1. 【請求項１】イメージセンサとそれに関連するアナログ
   およびディジタルな信号をそれぞれ扱うアナログ回路部
   およびディジタル回路部を含む集積回路装置であって、
   集積回路を構成する回路要素の上側に第１の金属膜と第
   ２の金属膜を順次に配設し、下側の第１の金属膜により
   回路要素間を相互に接続するとともに外部に対する接続
   端子を導出し、上側の第２の金属膜をイメージセンサを
   除いてアナログ回路部とディジタル回路部を覆う遮光膜
   に形成するとともに回路要素用の半導体層が作り込まれ
   た半導体領域と同電位の電源端子および第１の金属膜中
   のアナログ回路部に対する電源供給用の上記と同電位の
   配線部と接続したことを特徴とするイメージセンサ組み
   込み集積回路装置。
2. 【請求項２】請求項１に記載の装置において、第２の金
   属膜が同電位に接続される電源端子とは逆の電源端子と
   接続される第１の金属膜の配線部がアナログ回路部用と
   ディジタル回路部用とに分離されることを特徴とするイ
   メージセンサ組み込み集積回路装置。
3. 【請求項３】請求項１に記載の装置において、アナログ
   回路部に対し第２の金属膜から与えられる電源電圧がイ
   メージセンサに与えられることを特徴とするイメージセ
   ンサ組み込み集積回路装置。
4. 【請求項４】請求項１に記載の装置において、第１の金
   属膜が複数層構成の配線膜とされ、第２の金属膜が単一
   層とされることを特徴とするイメージセンサ組み込み集
   積回路装置。