JPH02230726A - 化合物半導体装置の製造方法 - Google Patents
化合物半導体装置の製造方法Info
- Publication number
- JPH02230726A JPH02230726A JP5145389A JP5145389A JPH02230726A JP H02230726 A JPH02230726 A JP H02230726A JP 5145389 A JP5145389 A JP 5145389A JP 5145389 A JP5145389 A JP 5145389A JP H02230726 A JPH02230726 A JP H02230726A
- Authority
- JP
- Japan
- Prior art keywords
- group
- implanted
- ions
- substrate
- arsenic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、素子（ＦＥＴ）間の電気的分離が安定に実現
できる化合物半導体装置の製造方法に関するものである
。
できる化合物半導体装置の製造方法に関するものである
。
一ｉに、ガリウム砒素（ＧａＡｓ）結晶を利用したＦＥ
Ｔは、高抵抗結晶基板表面にドナー元素をイオン注入す
ることにより、ｎ形活性層を形成して製造している。従
って、 （１）基板が十分高抵抗で素子間の分離が安定に実現で
きること。
Ｔは、高抵抗結晶基板表面にドナー元素をイオン注入す
ることにより、ｎ形活性層を形成して製造している。従
って、 （１）基板が十分高抵抗で素子間の分離が安定に実現で
きること。
（２）ドナーとアクセプター濃度の差であるキャリア濃
度と注入量の比が高いこと。即ち、ｎ形活性層の電気特
性を支配する活性化率が高いこと。
度と注入量の比が高いこと。即ち、ｎ形活性層の電気特
性を支配する活性化率が高いこと。
などの条件が高性能集積回路を実現する場合に極めて重
要である。
要である。
現在、高抵抗ＧａＡｓ結晶は、結晶中の主残留不純物で
ある炭素によって形成されるアクセブターを砒素（Ａｓ
）がガリウム（Ｇａ）格子位置に置換された点欠陥ＡＳ
Ｇ．を基本構成要素に持つドナーによって補償して実現
している。このドナーはＥＬ２と呼ばれ、結晶が砒素（
Ａｓ）過剰な状態で形成される。
ある炭素によって形成されるアクセブターを砒素（Ａｓ
）がガリウム（Ｇａ）格子位置に置換された点欠陥ＡＳ
Ｇ．を基本構成要素に持つドナーによって補償して実現
している。このドナーはＥＬ２と呼ばれ、結晶が砒素（
Ａｓ）過剰な状態で形成される。
一方、ガリウム砒素のｎ形活性層の形成には、注入元素
としてシリコン（Ｓｉ）が最も一般的に用いられている
。シリコンは■族元素であるため、ｍ−ｖ族化合物半導
体であるＧａＡｓ結晶中では両性元素として作用し、■
族元素であるガリウム（Ｇａ）の格子位置に置換されて
ドナーとなるだけでなく、■族元素である砒素（Ａｓ）
の格子位置にも置換されてアクセプターとなる。そこで
、シリコンが砒素格子位置に置換されることを抑えて活
性化率を上昇させるため、現状では砒素過剰な状態の結
晶基板を用いているのが一般的である。
としてシリコン（Ｓｉ）が最も一般的に用いられている
。シリコンは■族元素であるため、ｍ−ｖ族化合物半導
体であるＧａＡｓ結晶中では両性元素として作用し、■
族元素であるガリウム（Ｇａ）の格子位置に置換されて
ドナーとなるだけでなく、■族元素である砒素（Ａｓ）
の格子位置にも置換されてアクセプターとなる。そこで
、シリコンが砒素格子位置に置換されることを抑えて活
性化率を上昇させるため、現状では砒素過剰な状態の結
晶基板を用いているのが一般的である。
しかしながら上記説明のように活性化率は、砒素過剰度
を増大させることにより上昇させることができるが、同
時にＥＬ２の濃度が増加するため、結晶基板が低抵抗化
するという欠点があった。
を増大させることにより上昇させることができるが、同
時にＥＬ２の濃度が増加するため、結晶基板が低抵抗化
するという欠点があった。
また、第４図は基板抵抗と活性化率の関係を示した特性
図である。この図から明らかなように現状技術では、高
性能集積回路実現に必要な基板高抵抗化と注入シリコン
における活性化率の向上とを同時に満たすことは不可能
である。
図である。この図から明らかなように現状技術では、高
性能集積回路実現に必要な基板高抵抗化と注入シリコン
における活性化率の向上とを同時に満たすことは不可能
である。
このため、一般には上記２つの要求のバランスをとって
、抵抗が１０７Ω−ｃｍ程度の基板を用いていた。この
場合、炭素アクセプター、ＥＬ２ドナーの濃度はそれぞ
れ１０”／ ｃ ｍ’ ， ｌＱ１６／ ｃ ｍ３程度
で、基板はＥＬ２ドナー過剰な状態となっていた。
、抵抗が１０７Ω−ｃｍ程度の基板を用いていた。この
場合、炭素アクセプター、ＥＬ２ドナーの濃度はそれぞ
れ１０”／ ｃ ｍ’ ， ｌＱ１６／ ｃ ｍ３程度
で、基板はＥＬ２ドナー過剰な状態となっていた。
本発明は上記の欠点を解消するためになされたもので、
ガリウム砒素結晶からなる基板に■族元素及びＶ族元素
をイオン注入して活性層を形成する工程と、イオン注入
した基板を熱処理する工程とを有している。
ガリウム砒素結晶からなる基板に■族元素及びＶ族元素
をイオン注入して活性層を形成する工程と、イオン注入
した基板を熱処理する工程とを有している。
ガリウム砒素基板に■族元素イオンと■族元素イオンと
を注入して活性層を形成する。
を注入して活性層を形成する。
以下、本発明の実施例を図に従って説明する。
第１図（ａ）〜（Ｃ）は本発明に係る一実施例を示した
化合物半導体装置の製造方法の断面図である。
化合物半導体装置の製造方法の断面図である。
まず、同図（ａ）に示すようにＧａＡｓ基板１の主面上
にＲ （ｐ）又は砒素（Ａｓ）等の■族元素イオン２を
注入する。これにより、注入層３ａを形成する。
にＲ （ｐ）又は砒素（Ａｓ）等の■族元素イオン２を
注入する。これにより、注入層３ａを形成する。
次に、注入層３ａ内にシリコン（Ｓｉ）等の■族元素イ
オン４を注入し、注入層３を形成する（同図（ｂ））。
オン４を注入し、注入層３を形成する（同図（ｂ））。
そして、上記イオン注入が完了した後、ＳｉＮ等からな
る熱処理保護膜を例えば１５００人の膜厚に堆積させる
（同図（Ｃ））。その後、図示していないが、電気炉等
において温度８００℃で１０〜２０分程度の熱処理を行
なう。
る熱処理保護膜を例えば１５００人の膜厚に堆積させる
（同図（Ｃ））。その後、図示していないが、電気炉等
において温度８００℃で１０〜２０分程度の熱処理を行
なう。
次に゛、第２図は■族元素イオン注入濃度と■族元素注
入領域の基板抵抗の関係を示した特性図である。ここで
は、ＧａＡｓ基板に■族元素のみのイオン注入を行ない
、基板表面から深さ０．１５μｍまでの濃度が均一とな
るように異なるエネルギーで複数回行なった結果を示し
ている。なお、記号ａはｇ（Ｐ）イオンを注入した場合
の特性、記号ｂは砒素（Ａｓ）イオンを注入した場合の
特性を示している。
入領域の基板抵抗の関係を示した特性図である。ここで
は、ＧａＡｓ基板に■族元素のみのイオン注入を行ない
、基板表面から深さ０．１５μｍまでの濃度が均一とな
るように異なるエネルギーで複数回行なった結果を示し
ている。なお、記号ａはｇ（Ｐ）イオンを注入した場合
の特性、記号ｂは砒素（Ａｓ）イオンを注入した場合の
特性を示している。
同図より明らかなように、燐、砒素いずれにおいても、
■族元素のイオン注入濃度が５ ＸＩＯ”／ｃｍ３を越
えると高抵抗化に対し有効となることが判る。また、Ｗ
（Ｐ）イオン注入は砒素（Ａｓ）イオン注入よりも高
抵抗化に対し有効であり、イオン注入濃度が１０′８／
Ｃｍ３で基板抵抗は最高となる。
■族元素のイオン注入濃度が５ ＸＩＯ”／ｃｍ３を越
えると高抵抗化に対し有効となることが判る。また、Ｗ
（Ｐ）イオン注入は砒素（Ａｓ）イオン注入よりも高
抵抗化に対し有効であり、イオン注入濃度が１０′８／
Ｃｍ３で基板抵抗は最高となる。
これらの特性は、次のように説明することができる。即
ち、ＧａＡｓ基板にイオン注入を行なうと注入層内には
高濃度の砒素（Ａｓ）空孔とガリウム（Ｇａ）空孔とが
形成されることが知られている（Ｌ．Ｒ．Ｃｈｒｉｓｔ
ｅｌ，Ｊ．Ｆ．Ｇｉｂｂｏｎｓ Ｊｏｕｎａｌ ｏｆ八
ｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，Ｖｏｌｕｍｅ ５
２，ｐ．５０５０ 〔１９８１） ） 。
ち、ＧａＡｓ基板にイオン注入を行なうと注入層内には
高濃度の砒素（Ａｓ）空孔とガリウム（Ｇａ）空孔とが
形成されることが知られている（Ｌ．Ｒ．Ｃｈｒｉｓｔ
ｅｌ，Ｊ．Ｆ．Ｇｉｂｂｏｎｓ Ｊｏｕｎａｌ ｏｆ八
ｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，Ｖｏｌｕｍｅ ５
２，ｐ．５０５０ 〔１９８１） ） 。
従って、注入したイオンが■族元素の場合、注入後の熱
処理工程で■族元素である砒素の空孔が選択的に注入し
た■族元素によって埋められ、この結果高濃度のガリウ
ム空孔が残される。そして、ガリウム空孔はＧａＡＳ結
晶内ではアクセプターとして作用する。このガリウム空
孔がＧａＡｓ基板内に過剰に存在していたＥＬ２ドナー
を補償するため、■族元素注入を行なうと基板抵抗は第
２図に示すように高抵抗化することになる。
処理工程で■族元素である砒素の空孔が選択的に注入し
た■族元素によって埋められ、この結果高濃度のガリウ
ム空孔が残される。そして、ガリウム空孔はＧａＡＳ結
晶内ではアクセプターとして作用する。このガリウム空
孔がＧａＡｓ基板内に過剰に存在していたＥＬ２ドナー
を補償するため、■族元素注入を行なうと基板抵抗は第
２図に示すように高抵抗化することになる。
一方、砒素（Ａｓ）は燐（Ｐ）よりも質量数が大きいた
め、砒素イオン注入の場合、イオン注入による格子の乱
れが大きく、温度８００℃の熱処理では格子が完全に回
復することができない。このため、■族元素の砒素空孔
を効果的に埋めきれず、砒素イオン注入では高抵抗化の
効率が低下することになる。
め、砒素イオン注入の場合、イオン注入による格子の乱
れが大きく、温度８００℃の熱処理では格子が完全に回
復することができない。このため、■族元素の砒素空孔
を効果的に埋めきれず、砒素イオン注入では高抵抗化の
効率が低下することになる。
また、第３図はＶ族元素イオン注入濃度と注入シリコン
の活性率との関係を示した特性図である。
の活性率との関係を示した特性図である。
ここで、Ｖ族元素のイオン注入条件は第２図と同一で、
■族元素にあたるシリコン（Ｓｉ）はエネルギー５Ｑｋ
ｅＶで面積密度５ Ｘ １０′２／ ｃ ｍ２で注入し
ている。なお、記号ａは燐（Ｐ）イオンを注入した場合
の特性、記号ｂは砒素（Ａｓ）イオンを注入した場合の
特性を示している。
■族元素にあたるシリコン（Ｓｉ）はエネルギー５Ｑｋ
ｅＶで面積密度５ Ｘ １０′２／ ｃ ｍ２で注入し
ている。なお、記号ａは燐（Ｐ）イオンを注入した場合
の特性、記号ｂは砒素（Ａｓ）イオンを注入した場合の
特性を示している。
さて、同図より明らかなように、燐（ｐ），砒素（Ａｓ
）いずれも■族元素のイオン注入濃度が５ＸＩＯ”／ｃ
ｍ３を越えると高活性化率化に対して有効であることが
判る。
）いずれも■族元素のイオン注入濃度が５ＸＩＯ”／ｃ
ｍ３を越えると高活性化率化に対して有効であることが
判る。
これは、Ｖ族元素のイオン注入によって形成さたＧａＡ
ｓ空孔をシリコンが選択的に埋めてドナーとなるためで
ある。
ｓ空孔をシリコンが選択的に埋めてドナーとなるためで
ある。
また、燐イオン注入は砒素イオン注入より孔活性化に対
して有効であり、イオン注入濃度が１０′８７ｃｍ’で
活性化率は最高となることも判る。
して有効であり、イオン注入濃度が１０′８７ｃｍ’で
活性化率は最高となることも判る。
これは、砒素（Ａｓ）が燐（Ｐ）に比べて質量数が大き
いため、砒素注入の場合イオン注入による格子の・乱れ
が大きく、温度８００℃の熱処理では格子が完全に回復
せず、シリコン（Ｓｉ）が電気的に活性し難くなるため
である。また、これと同じ原因で、燐イオン注入の場合
も燐の濃度が１０１８７ｃｍ３を越えると活性化率は低
下傾向を示している。
いため、砒素注入の場合イオン注入による格子の・乱れ
が大きく、温度８００℃の熱処理では格子が完全に回復
せず、シリコン（Ｓｉ）が電気的に活性し難くなるため
である。また、これと同じ原因で、燐イオン注入の場合
も燐の濃度が１０１８７ｃｍ３を越えると活性化率は低
下傾向を示している。
このように本実施例における化合物半導体装置の製造方
法は、■族元素イオン（燐，砒素等）と■族元素イオン
（シリコン等）とをＧａＡｓ基板に注入することにより
、ＧａＡｓ基板の高抵抗化と活性化率の向上とを同時に
実施することができる。
法は、■族元素イオン（燐，砒素等）と■族元素イオン
（シリコン等）とをＧａＡｓ基板に注入することにより
、ＧａＡｓ基板の高抵抗化と活性化率の向上とを同時に
実施することができる。
なお、上記実施例では、■族元素イオンをＧａＡＳ基板
に注入した後、■族元素イオンを注入したが、■族元素
イオンを■族元素イオンよりも先に注入してもよい。
に注入した後、■族元素イオンを注入したが、■族元素
イオンを■族元素イオンよりも先に注入してもよい。
また、上記実施例では、熱処理保護膜にＳｉＮ膜を用い
て説明したが、Ｓ ｉＯ ｚ膜或いはＡＩ！Ｎを用いて
もよい。さらに、熱処理保護膜を用いなくてもよい。
て説明したが、Ｓ ｉＯ ｚ膜或いはＡＩ！Ｎを用いて
もよい。さらに、熱処理保護膜を用いなくてもよい。
また、上記実施例では、熱処理として電気炉を使用した
が、赤外線或いはレーザ光を用いてもよい。
が、赤外線或いはレーザ光を用いてもよい。
以上説明したように本発明は、■族元素イオンと■族元
素イオンとをガリウム砒素基板に注入することにより、
ガリウム砒素基板の高抵抗化と活性化率の向上とを同時
に実施することができる。
素イオンとをガリウム砒素基板に注入することにより、
ガリウム砒素基板の高抵抗化と活性化率の向上とを同時
に実施することができる。
第１図（ａ）〜（Ｃ）は本発明に係る一実施例を示した
化合物半導体基板の製造方法の断面図、第２図はＶ族元
素イオン注入濃度と■族元素注入領域の基板抵抗の関係
を示した特性図、第３図は■族元素イオン注入濃度と注
入シリコンの活性率との関係を示した特性図、第４図は
基仮抵抗と活性化率の関係を示した特性図である。 ■・・・ＧａＡｓ基板、２・・・■族元素イオン、３，
３ａ・・・注入層、４・・・■族元素イオン、５・・・
熱保処理護膜。 特許出願人 日本電信電話株式会社 代 理 人 山川政樹 第 図 ー−−メー一−コ ／／／／ 笥 ！ 茶扱ギヘ琉 （ｎ−ｃｍ） 報４，Ｘ：＝−負，＼（票幣９←と
化合物半導体基板の製造方法の断面図、第２図はＶ族元
素イオン注入濃度と■族元素注入領域の基板抵抗の関係
を示した特性図、第３図は■族元素イオン注入濃度と注
入シリコンの活性率との関係を示した特性図、第４図は
基仮抵抗と活性化率の関係を示した特性図である。 ■・・・ＧａＡｓ基板、２・・・■族元素イオン、３，
３ａ・・・注入層、４・・・■族元素イオン、５・・・
熱保処理護膜。 特許出願人 日本電信電話株式会社 代 理 人 山川政樹 第 図 ー−−メー一−コ ／／／／ 笥 ！ 茶扱ギヘ琉 （ｎ−ｃｍ） 報４，Ｘ：＝−負，＼（票幣９←と
Claims (1)
- 【特許請求の範囲】 ガリウム砒素結晶からなる基板にIV族元素及びＶ族元素
をイオン注入して活性層を形成する工程と、 前記イオン注入した基板を熱処理する工程とを有するこ
とを特徴とする化合物半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5145389A JPH02230726A (ja) | 1989-03-03 | 1989-03-03 | 化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5145389A JPH02230726A (ja) | 1989-03-03 | 1989-03-03 | 化合物半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02230726A true JPH02230726A (ja) | 1990-09-13 |
Family
ID=12887349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5145389A Pending JPH02230726A (ja) | 1989-03-03 | 1989-03-03 | 化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02230726A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6247121A (ja) * | 1985-08-26 | 1987-02-28 | Toshiba Corp | 半導体装置の製造方法 |
| JPS62243323A (ja) * | 1986-04-15 | 1987-10-23 | Matsushita Electric Ind Co Ltd | ３−５族化合物半導体の活性層形成方法 |
| JPS63102226A (ja) * | 1986-10-17 | 1988-05-07 | Nippon Telegr & Teleph Corp <Ntt> | ３−Ｖ族化合物半導体基板内にｎ型活性半導体層を形成する方法 |
-
1989
- 1989-03-03 JP JP5145389A patent/JPH02230726A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6247121A (ja) * | 1985-08-26 | 1987-02-28 | Toshiba Corp | 半導体装置の製造方法 |
| JPS62243323A (ja) * | 1986-04-15 | 1987-10-23 | Matsushita Electric Ind Co Ltd | ３−５族化合物半導体の活性層形成方法 |
| JPS63102226A (ja) * | 1986-10-17 | 1988-05-07 | Nippon Telegr & Teleph Corp <Ntt> | ３−Ｖ族化合物半導体基板内にｎ型活性半導体層を形成する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3925106A (en) | Ion bombardment method of producing integrated semiconductor circuit resistors of low temperature coefficient of resistance | |
| Hunsperger et al. | Electrical properties of zinc and cadmium ion implanted layers in gallium arsenide | |
| US3490965A (en) | Radiation resistant silicon semiconductor devices | |
| JPH02230726A (ja) | 化合物半導体装置の製造方法 | |
| JPS5856417A (ja) | 半導体装置の製造方法 | |
| JPS6327852B2 (ja) | ||
| JPS6317227B2 (ja) | ||
| JPS6047428A (ja) | 半導体装置の製造方法 | |
| JP2943369B2 (ja) | 半導体基板の製造方法 | |
| CA1077812A (en) | Producing p-type conductivity in self-compensating semiconductor material | |
| JPS6142911A (ja) | イオン注入による導電層形成方法 | |
| JPS634345B2 (ja) | ||
| JPH0697664B2 (ja) | 化合物半導体のアニ−ル法 | |
| JPS61248521A (ja) | 半導体活性層の形成方法 | |
| JPS58151016A (ja) | 化合物半導体構成体に対する熱処理法 | |
| JPS6195515A (ja) | 半導体活性層の形成方法 | |
| JPH0376113A (ja) | 化合物半導体集積回路およびその製造方法 | |
| JPS6216532A (ja) | ＧａＡｓ集積回路の製造方法 | |
| JPS59121833A (ja) | 半導体装置の製造方法 | |
| JPS6194321A (ja) | 半導体装置の製造方法 | |
| JPS58199537A (ja) | 高抵抗半導体層の製造方法 | |
| JPH01735A (ja) | 化合物半導体導電層の形成方法 | |
| JPH0468523A (ja) | 熱処理方法 | |
| JPS6370583A (ja) | ガリウム砒素ホ−ル素子 | |
| JPS63278217A (ja) | 半導体基板の製造方法 |