JPH06103179A - バストレーサ装置 - Google Patents
バストレーサ装置Info
- Publication number
- JPH06103179A JPH06103179A JP4252431A JP25243192A JPH06103179A JP H06103179 A JPH06103179 A JP H06103179A JP 4252431 A JP4252431 A JP 4252431A JP 25243192 A JP25243192 A JP 25243192A JP H06103179 A JPH06103179 A JP H06103179A
- Authority
- JP
- Japan
- Prior art keywords
- unit number
- write
- memory device
- memory
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000700 radioactive tracer Substances 0.000 title claims description 11
- 230000010365 information processing Effects 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【構成】 メモリ装置の記憶領域を情報処理装置に接続
されているユニットの数と同じ数の領域に分割して各ユ
ニットに割付け、それぞれの領域に対して対応するユニ
ットのデータの書込みおよび読出し動作を行うことがで
きるように構成する。 【効果】 特定のユニットの比較的新しいデータが他の
ユニットのデータによって上書きされて消失するのを防
止でき、従ってトレースデータの解析度の向上を図るこ
とができる。
されているユニットの数と同じ数の領域に分割して各ユ
ニットに割付け、それぞれの領域に対して対応するユニ
ットのデータの書込みおよび読出し動作を行うことがで
きるように構成する。 【効果】 特定のユニットの比較的新しいデータが他の
ユニットのデータによって上書きされて消失するのを防
止でき、従ってトレースデータの解析度の向上を図るこ
とができる。
Description
【０００１】
【産業上の利用分野】本発明は、バスを介して複数のユ
ニットに対してデータの転送を行う情報処理装置におい
て、バス上のデータをトレースするために使用するバス
トレーサ装置に関する。
ニットに対してデータの転送を行う情報処理装置におい
て、バス上のデータをトレースするために使用するバス
トレーサ装置に関する。
【０００２】
【従来の技術】バスを介して複数のユニットに対してデ
ータの転送を行う情報処理装置において、バス上のデー
タをトレースするために使用する従来のバストレーサ装
置は、バス上のデータをトレースするためのメモリ装置
の全記憶領域を一つのトレース領域とし、１個のアドレ
スカウンタを順次に更新しながら、メモリ装置に対して
バス上のデータの書込みや読出しを行っている。
ータの転送を行う情報処理装置において、バス上のデー
タをトレースするために使用する従来のバストレーサ装
置は、バス上のデータをトレースするためのメモリ装置
の全記憶領域を一つのトレース領域とし、１個のアドレ
スカウンタを順次に更新しながら、メモリ装置に対して
バス上のデータの書込みや読出しを行っている。
【０００３】
【発明が解決しようとする課題】上述したように、従来
のバストレーサ装置は、メモリ装置の全記憶領域を一つ
のトレース領域としてバス上のデータを順次に書込み、
全記憶領域を一巡すると古いデータの上に新しいデータ
を上書きするため、特定のユニットのトレースデータが
必要になったとき、メモリ装置に書込まれている全ての
データを読出しても、そのユニットのデータの上に他の
ユニットのデータが上書きされてそのユニットのデータ
が消されていることがあり、例えその特定のユニットの
データが比較的新しいデータであっても、他のユニット
のデータが頻繁に書込まれると、特定のユニットのデー
タが得られないことがあるという欠点を有している。
のバストレーサ装置は、メモリ装置の全記憶領域を一つ
のトレース領域としてバス上のデータを順次に書込み、
全記憶領域を一巡すると古いデータの上に新しいデータ
を上書きするため、特定のユニットのトレースデータが
必要になったとき、メモリ装置に書込まれている全ての
データを読出しても、そのユニットのデータの上に他の
ユニットのデータが上書きされてそのユニットのデータ
が消されていることがあり、例えその特定のユニットの
データが比較的新しいデータであっても、他のユニット
のデータが頻繁に書込まれると、特定のユニットのデー
タが得られないことがあるという欠点を有している。
【０００４】
【課題を解決するための手段】本発明の第一のバストレ
ーサ装置は、バスを介して複数のユニットに対してデー
タの転送を行う情報処理装置の前記複数のユニットにあ
らかじめ与えられている固有のユニット番号に対応した
複数の領域に分割された格納領域を有し前記バス上の前
記データをトレースするメモリ装置と、前記メモリ装置
のリード動作とライト動作とを切替えるための動作モー
ド信号を出力するフリップフロップと、前記メモリ装置
の前記複数の格納領域に対応して設けられそれぞれの前
記格納領域内のアドレスを指定する複数のアドレスカウ
ンタと、書込みユニット番号と読出しユニット番号とを
入力してそれらのうちの前記動作モード信号によって指
定された方を選択して実行ユニット番号として出力する
第一の選択器と、前記複数のアドレスカウンタの出力信
号を入力しそれらのうちの前記実行ユニット番号によっ
て指定された出力信号を選択して前記メモリ装置に対し
てメモリアドレスとして出力する第二の選択器と、書込
み指示信号および読出し指示信号および前記動作モード
信号および前記実行ユニット番号を入力して前記メモリ
装置に対するメモリ書込み信号および前記複数のアドレ
スカウンタに対するカウント更新情報を出力する制御回
路とを備えている。
ーサ装置は、バスを介して複数のユニットに対してデー
タの転送を行う情報処理装置の前記複数のユニットにあ
らかじめ与えられている固有のユニット番号に対応した
複数の領域に分割された格納領域を有し前記バス上の前
記データをトレースするメモリ装置と、前記メモリ装置
のリード動作とライト動作とを切替えるための動作モー
ド信号を出力するフリップフロップと、前記メモリ装置
の前記複数の格納領域に対応して設けられそれぞれの前
記格納領域内のアドレスを指定する複数のアドレスカウ
ンタと、書込みユニット番号と読出しユニット番号とを
入力してそれらのうちの前記動作モード信号によって指
定された方を選択して実行ユニット番号として出力する
第一の選択器と、前記複数のアドレスカウンタの出力信
号を入力しそれらのうちの前記実行ユニット番号によっ
て指定された出力信号を選択して前記メモリ装置に対し
てメモリアドレスとして出力する第二の選択器と、書込
み指示信号および読出し指示信号および前記動作モード
信号および前記実行ユニット番号を入力して前記メモリ
装置に対するメモリ書込み信号および前記複数のアドレ
スカウンタに対するカウント更新情報を出力する制御回
路とを備えている。
【０００５】本発明の第二のバストレーサ装置は、バス
を介して複数のユニットに対してデータの転送を行う情
報処理装置の前記複数のユニットにあらかじめ与えられ
ている固有のユニット番号に対応した複数の領域に分割
された格納領域を有し前記バス上の前記データをトレー
スするメモリ装置と、前記メモリ装置の前記複数の格納
領域に対応して設けられ対応する前記格納領域に対して
データをトレースするか否かを指示するための動作モー
ド信号を出力する複数のフリップフロップと、前記メモ
リ装置の前記複数の格納領域に対応して設けられそれぞ
れの前記格納領域内のアドレスを指定する複数のアドレ
スカウンタと、前記複数のアドレスカウンタの出力信号
を入力し読出しユニット番号によってそれらのうちの何
れか一つを選択して読出しメモリアドレスを出力する第
一の選択器と、前記複数のアドレスカウンタの出力信号
を入力し書込みユニット番号によってそれらのうちの何
れか一つを選択して書込みメモリアドレスを出力する第
二の選択器と、書込み指示信号および読出し指示信号お
よび前記動作モード信号および前記読出しユニット番号
および前記書込みユニット番号を入力して前記メモリ装
置に対するメモリ書込み信号および前記複数のアドレス
カウンタに対するカウント更新情報を出力する制御回路
とを備えている。
を介して複数のユニットに対してデータの転送を行う情
報処理装置の前記複数のユニットにあらかじめ与えられ
ている固有のユニット番号に対応した複数の領域に分割
された格納領域を有し前記バス上の前記データをトレー
スするメモリ装置と、前記メモリ装置の前記複数の格納
領域に対応して設けられ対応する前記格納領域に対して
データをトレースするか否かを指示するための動作モー
ド信号を出力する複数のフリップフロップと、前記メモ
リ装置の前記複数の格納領域に対応して設けられそれぞ
れの前記格納領域内のアドレスを指定する複数のアドレ
スカウンタと、前記複数のアドレスカウンタの出力信号
を入力し読出しユニット番号によってそれらのうちの何
れか一つを選択して読出しメモリアドレスを出力する第
一の選択器と、前記複数のアドレスカウンタの出力信号
を入力し書込みユニット番号によってそれらのうちの何
れか一つを選択して書込みメモリアドレスを出力する第
二の選択器と、書込み指示信号および読出し指示信号お
よび前記動作モード信号および前記読出しユニット番号
および前記書込みユニット番号を入力して前記メモリ装
置に対するメモリ書込み信号および前記複数のアドレス
カウンタに対するカウント更新情報を出力する制御回路
とを備えている。
【０００６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００７】図１は本発明の第一の実施例を示すブロッ
ク図である。
ク図である。
【０００８】図１において、メモリ装置１０は、その全
記憶領域（格納領域）を、情報処理装置に接続されてい
る４個のユニットに対応して４個の領域に分割されてお
り、データバス（バス）に対して読出し（リード）を行
う線（データパス）と、書込み（ライト）を行う線（デ
ータパス）とが共通となっている。
記憶領域（格納領域）を、情報処理装置に接続されてい
る４個のユニットに対応して４個の領域に分割されてお
り、データバス（バス）に対して読出し（リード）を行
う線（データパス）と、書込み（ライト）を行う線（デ
ータパス）とが共通となっている。
【０００９】フリップフロップ２０は、値が“０”のと
きは読出しモードであり、値が“１”のときは書込みモ
ードである動作モード信号７ａを出力する。
きは読出しモードであり、値が“１”のときは書込みモ
ードである動作モード信号７ａを出力する。
【００１０】４個のアドレスカウンタ３０は、それぞれ
メモリ装置１０の分割された４個の領域の中の一つ領域
に対応しており、それぞれ対応する領域をアクセスする
ため、±１のカウント更新を行いながらアドレスを出力
する。
メモリ装置１０の分割された４個の領域の中の一つ領域
に対応しており、それぞれ対応する領域をアクセスする
ため、±１のカウント更新を行いながらアドレスを出力
する。
【００１１】第一選択器４０は、メモリ装置１０の４個
の領域のどの領域のデータを読出すかを指定する読出し
ユニット番号３ａと、４個の領域のどの領域にデータを
書込むかを指定する書込みユニット番号４ａとを入力
し、フリップフロップ２０からの動作モード信号７ａに
よってそれらのうちの一方を選択して実行ユニット番号
８として出力する。
の領域のどの領域のデータを読出すかを指定する読出し
ユニット番号３ａと、４個の領域のどの領域にデータを
書込むかを指定する書込みユニット番号４ａとを入力
し、フリップフロップ２０からの動作モード信号７ａに
よってそれらのうちの一方を選択して実行ユニット番号
８として出力する。
【００１２】第二選択器５０は、４個のアドレスカウン
タ３０の出力信号を入力し、第一選択器４０からの実行
ユニット番号８によってその中の一つを選択してメモリ
装置１０に対してそのうちの一つの領域をアクススする
ためのメモリアドレス９を出力する。
タ３０の出力信号を入力し、第一選択器４０からの実行
ユニット番号８によってその中の一つを選択してメモリ
装置１０に対してそのうちの一つの領域をアクススする
ためのメモリアドレス９を出力する。
【００１３】制御回路８０は、書込み指示信号６ａと読
出し指示信号５ａとフリップフロップ２０からの動作モ
ード信号７ａと第一選択器４０からの実行ユニット番号
８とを入力し、メモリ装置１０に対してメモリ書込み信
号１４ａを出力し、４個のアドレスカウンタ３０のうち
の指定された一つのアドレスカウンタに対して、±１の
更新を行うためのカウント更新情報１５ａを出力する。
出し指示信号５ａとフリップフロップ２０からの動作モ
ード信号７ａと第一選択器４０からの実行ユニット番号
８とを入力し、メモリ装置１０に対してメモリ書込み信
号１４ａを出力し、４個のアドレスカウンタ３０のうち
の指定された一つのアドレスカウンタに対して、±１の
更新を行うためのカウント更新情報１５ａを出力する。
【００１４】次に、上述のように構成したバストレーサ
装置の動作について説明する。
装置の動作について説明する。
【００１５】フリップフロップ２０の設定状態が“０”
のときは、メモリ装置１０は、動作モード信号７ａによ
って書込み状態に設定される。一方、第一選択器４０に
よって書込みユニット番号４ａが実行ユニット番号８と
して選択され、第二選択器５０によって、４個のアドレ
スカウンタ３０の出力信号のうちの実行ユニット番号８
に対応する一つのアドレスカウンタの出力信号が選択さ
れてメモリアドレス９として出力される。
のときは、メモリ装置１０は、動作モード信号７ａによ
って書込み状態に設定される。一方、第一選択器４０に
よって書込みユニット番号４ａが実行ユニット番号８と
して選択され、第二選択器５０によって、４個のアドレ
スカウンタ３０の出力信号のうちの実行ユニット番号８
に対応する一つのアドレスカウンタの出力信号が選択さ
れてメモリアドレス９として出力される。
【００１６】この状態において書込み指示信号６ａが有
効になると、制御回路８０からメモリ装置１０に対して
メモリ書込み信号１４ａが出力され、メモリ書込みデー
タ２ａがメモリアドレス９によって指定されたアドレス
に書込まれる。このとき、４個のアドレスカウンタ３０
のうちの実行ユニット番号８に対応するアドレスカウン
タに対して、＋１の更新を行うためのカウント更新情報
１５ａが出力され、該当するアドレスカウンタは、アウ
ントアップした出力信号を出力して次の書込みメモリア
ドレスとする。
効になると、制御回路８０からメモリ装置１０に対して
メモリ書込み信号１４ａが出力され、メモリ書込みデー
タ２ａがメモリアドレス９によって指定されたアドレス
に書込まれる。このとき、４個のアドレスカウンタ３０
のうちの実行ユニット番号８に対応するアドレスカウン
タに対して、＋１の更新を行うためのカウント更新情報
１５ａが出力され、該当するアドレスカウンタは、アウ
ントアップした出力信号を出力して次の書込みメモリア
ドレスとする。
【００１７】フリップフロップ２０の設定状態が“１”
のときは、メモリ装置１０は、動作モード信号７ａによ
って読出し状態に設定される。一方、第一選択器４０に
よって読出しユニット番号３ａが実行ユニット番号８と
して選択され、第二選択器５０によって、４個のアドレ
スカウンタ３０の出力信号のうちの実行ユニット番号８
に対応する一つのアドレスカウンタの出力信号が選択さ
れてメモリアドレス９として出力される。
のときは、メモリ装置１０は、動作モード信号７ａによ
って読出し状態に設定される。一方、第一選択器４０に
よって読出しユニット番号３ａが実行ユニット番号８と
して選択され、第二選択器５０によって、４個のアドレ
スカウンタ３０の出力信号のうちの実行ユニット番号８
に対応する一つのアドレスカウンタの出力信号が選択さ
れてメモリアドレス９として出力される。
【００１８】この状態において読出し指示信号５ａが有
効になると、制御回路８０から、４個のアドレスカウン
タ３０のうちの実行ユニット番号８に対応する一つのア
ドレスカウンタに対して−１の更新を行うためのカウン
ト更新情報１５ａが出力され、該当するアドレスカウン
タは、カウントダウンした出力信号を出力する。読出し
指示信号５ａが有効な間は、メモリ装置１０の読出しユ
ニット番号３ａに対応する領域に書込まれているデータ
が、書込み順序と逆の順序で順次に読出され、メモリ読
出しデータ１ａとして出力される。
効になると、制御回路８０から、４個のアドレスカウン
タ３０のうちの実行ユニット番号８に対応する一つのア
ドレスカウンタに対して−１の更新を行うためのカウン
ト更新情報１５ａが出力され、該当するアドレスカウン
タは、カウントダウンした出力信号を出力する。読出し
指示信号５ａが有効な間は、メモリ装置１０の読出しユ
ニット番号３ａに対応する領域に書込まれているデータ
が、書込み順序と逆の順序で順次に読出され、メモリ読
出しデータ１ａとして出力される。
【００１９】図２は本発明の第二の実施例を示すブロッ
ク図である。
ク図である。
【００２０】図２において、メモリ装置１１は、その全
記憶領域（格納領域）を、情報処理装置に接続されてい
る４個のユニットに対応して４個の領域に分割されてお
り、データバス（バス）に対して読出し（リード）を行
う線（データパス）と書込み（ライト）を行う線（デー
タパス）とが別になっている。
記憶領域（格納領域）を、情報処理装置に接続されてい
る４個のユニットに対応して４個の領域に分割されてお
り、データバス（バス）に対して読出し（リード）を行
う線（データパス）と書込み（ライト）を行う線（デー
タパス）とが別になっている。
【００２１】４個のフリップフロップ２１は、それぞれ
情報処理装置に接続されている４個のユニットと対応し
ており、それぞれ、値が “０”のときはトレース動作
停止モード（読出しモード）であり、“１”のときはト
レース動作実行モード（書込みモード）である動作モー
ド信号７ｂを出力する。
情報処理装置に接続されている４個のユニットと対応し
ており、それぞれ、値が “０”のときはトレース動作
停止モード（読出しモード）であり、“１”のときはト
レース動作実行モード（書込みモード）である動作モー
ド信号７ｂを出力する。
【００２２】４個のアドレスカウンタ３１は、それぞれ
メモリ装置１１の分割された４個の領域の中の一つ領域
に対応しており、それぞれ対応する領域をアクセスする
ため、±１のカウント更新を行いながらアドレスを出力
する。
メモリ装置１１の分割された４個の領域の中の一つ領域
に対応しており、それぞれ対応する領域をアクセスする
ため、±１のカウント更新を行いながらアドレスを出力
する。
【００２３】第一選択器４１は、メモリ装置１１の４個
の領域のどの領域のデータを読出すかを指定する読出し
ユニット番号３ｂによって、４個のアドレスカウンタ３
１からの出力信号のうち一つの信号を選択してメモリ装
置１１の対応する領域からデータを読出すための読出し
メモリアドレス１２を出力する。
の領域のどの領域のデータを読出すかを指定する読出し
ユニット番号３ｂによって、４個のアドレスカウンタ３
１からの出力信号のうち一つの信号を選択してメモリ装
置１１の対応する領域からデータを読出すための読出し
メモリアドレス１２を出力する。
【００２４】第二選択器５１は、メモリ装置１１の４個
の領域のどの領域にデータを書込むかを指定する書込み
ユニット番号４ｂによって、４個のアドレスカウンタ３
１からの出力信号のうち一つの信号を選択してメモリ装
置１１の対応する領域に対してデータを書込むための書
込みメモリアドレス１３を出力する。
の領域のどの領域にデータを書込むかを指定する書込み
ユニット番号４ｂによって、４個のアドレスカウンタ３
１からの出力信号のうち一つの信号を選択してメモリ装
置１１の対応する領域に対してデータを書込むための書
込みメモリアドレス１３を出力する。
【００２５】制御回路８１は、書込み指示信号６ｂと読
出し指示信号５ｂとフリップフロップ２１からの動作モ
ード信号７ｂと読出しユニット番号３ｂと書込みユニッ
ト番号４ｂとを入力し、メモリ装置１１に対してメモリ
書込み信号１４ｂを出力し、４個のアドレスカウンタ３
０のうちの指定された一つのアドレスカウンタに対し
て、±１の更新を行うためのカウント更新情報１５ｂを
出力する。
出し指示信号５ｂとフリップフロップ２１からの動作モ
ード信号７ｂと読出しユニット番号３ｂと書込みユニッ
ト番号４ｂとを入力し、メモリ装置１１に対してメモリ
書込み信号１４ｂを出力し、４個のアドレスカウンタ３
０のうちの指定された一つのアドレスカウンタに対し
て、±１の更新を行うためのカウント更新情報１５ｂを
出力する。
【００２６】次に、上述のように構成したバストレーサ
装置の動作について説明する。
装置の動作について説明する。
【００２７】第二選択器５１は、書込みユニット番号４
ｂによって４個のアドレスカウンタ３１からの出力信号
のうち一つの信号を選択して書込みメモリアドレス１３
を出力する。４個のフリップフロップ２１のうちの書込
みユニット番号４ｂに対応するフリップフロップの設定
状態が“０”のとき、書込み指示信号６ｂが有効になる
と、制御回路８１からメモリ装置１１に対してメモリ書
込み信号１４ｂが出力され、メモリ書込みデータ２ｂが
書込みメモリアドレス１３によって指定されたアドレス
に書込まれる。このとき、４個のアドレスカウンタ３１
のうちの書込みユニット番号４ｂに対応するアドレスカ
ウンタに対して、＋１の更新を行うためのカウント更新
情報１５ｂが出力され、該当するアドレスカウンタは、
アウントアップした出力信号を出力して次の書込みメモ
リアドレスとする。
ｂによって４個のアドレスカウンタ３１からの出力信号
のうち一つの信号を選択して書込みメモリアドレス１３
を出力する。４個のフリップフロップ２１のうちの書込
みユニット番号４ｂに対応するフリップフロップの設定
状態が“０”のとき、書込み指示信号６ｂが有効になる
と、制御回路８１からメモリ装置１１に対してメモリ書
込み信号１４ｂが出力され、メモリ書込みデータ２ｂが
書込みメモリアドレス１３によって指定されたアドレス
に書込まれる。このとき、４個のアドレスカウンタ３１
のうちの書込みユニット番号４ｂに対応するアドレスカ
ウンタに対して、＋１の更新を行うためのカウント更新
情報１５ｂが出力され、該当するアドレスカウンタは、
アウントアップした出力信号を出力して次の書込みメモ
リアドレスとする。
【００２８】第一選択器４１は、読出しユニット番号４
３によって４個のアドレスカウンタ３１からの出力信号
のうち一つの信号を選択して読出しメモリ装置１１に対
してメモリアドレス１２として出力し、メモリ装置１１
は、読出しユニット番号３ｂに対応する領域に書込まれ
ているデータをメモリ読出しデータ１ｂとして出力す
る。
３によって４個のアドレスカウンタ３１からの出力信号
のうち一つの信号を選択して読出しメモリ装置１１に対
してメモリアドレス１２として出力し、メモリ装置１１
は、読出しユニット番号３ｂに対応する領域に書込まれ
ているデータをメモリ読出しデータ１ｂとして出力す
る。
【００２９】４個のフリップフロップ２１のうちの読出
しユニット番号３ｂに対応するフリップフロップの設定
状態が“１”のとき、読出し指示信号５ｂが有効になる
と、制御回路８１から４個のアドレスカウンタ３１のう
ちの読出しユニット番号３ｂに対応するアドレスカウン
タに対して、−１の更新を行うためのカウント更新情報
１５ｂが出力され、該当するアドレスカウンタは、アウ
ントダウンした出力信号を出力して次の読出しメモリア
ドレスとする。読出し指示信号５ｂが有効な間は、メモ
リ装置１１の読出しユニット番号３ｂに対応する領域に
書込まれているデータが、書込み順序と逆の順序で順次
に読出される。
しユニット番号３ｂに対応するフリップフロップの設定
状態が“１”のとき、読出し指示信号５ｂが有効になる
と、制御回路８１から４個のアドレスカウンタ３１のう
ちの読出しユニット番号３ｂに対応するアドレスカウン
タに対して、−１の更新を行うためのカウント更新情報
１５ｂが出力され、該当するアドレスカウンタは、アウ
ントダウンした出力信号を出力して次の読出しメモリア
ドレスとする。読出し指示信号５ｂが有効な間は、メモ
リ装置１１の読出しユニット番号３ｂに対応する領域に
書込まれているデータが、書込み順序と逆の順序で順次
に読出される。
【００３０】
【発明の効果】以上説明したように、本発明のバストレ
ーサ装置は、メモリ装置の記憶領域を情報処理装置に接
続されているユニットの数と同じ数の領域に分割して各
ユニットに割付け、それぞれの領域に対して対応するユ
ニットのデータの書込みおよび読出し動作を行うことが
できるように構成することにより、特定のユニットの比
較的新しいデータが他のユニットのデータによって上書
きされて消失するのを防止できるという効果があり、従
ってトレースデータの解析度の向上を図ることができる
という効果がある。
ーサ装置は、メモリ装置の記憶領域を情報処理装置に接
続されているユニットの数と同じ数の領域に分割して各
ユニットに割付け、それぞれの領域に対して対応するユ
ニットのデータの書込みおよび読出し動作を行うことが
できるように構成することにより、特定のユニットの比
較的新しいデータが他のユニットのデータによって上書
きされて消失するのを防止できるという効果があり、従
ってトレースデータの解析度の向上を図ることができる
という効果がある。
【図１】本発明の第一の実施例を示すブロック図であ
る。
る。
【図２】本発明の第二の実施例を示すブロック図であ
る。
る。
１ａ・１ｂ メモリ読出しデータ ２ａ・２ｂ メモリ書込みデータ ３ａ・３ｂ 読出しユニット番号 ４ａ・４ｂ 書込みユニット番号 ５ａ・５ｂ 読出し指示信号 ６ａ・６ｂ 書込み指示信号 ７ａ・７ｂ 動作モード信号 ８ 実行ユニット番号 ９ メモリアドレス １０・１１ メモリ装置 １２ 読出しメモリアドレス １３ 書込みメモリアドレス １４ａ・１４ｂ メモリ書込み信号 １５ａ・１５ｂ カウント更新情報 ２０・２１ フリップフロップ ３０・３１ アドレスカウンタ ４０・４１ 第一選択器 ５０・５１ 第二選択器 ８０・８１ 制御回路
Claims (2)
- 【請求項１】 バスを介して複数のユニットに対してデ
ータの転送を行う情報処理装置の前記複数のユニットに
あらかじめ与えられている固有のユニット番号に対応し
た複数の領域に分割された格納領域を有し前記バス上の
前記データをトレースするメモリ装置と、前記メモリ装
置のリード動作とライト動作とを切替えるための動作モ
ード信号を出力するフリップフロップと、前記メモリ装
置の前記複数の格納領域に対応して設けられそれぞれの
前記格納領域内のアドレスを指定する複数のアドレスカ
ウンタと、書込みユニット番号と読出しユニット番号と
を入力してそれらのうちの前記動作モード信号によって
指定された方を選択して実行ユニット番号として出力す
る第一の選択器と、前記複数のアドレスカウンタの出力
信号を入力しそれらのうちの前記実行ユニット番号によ
って指定された出力信号を選択して前記メモリ装置に対
してメモリアドレスとして出力する第二の選択器と、書
込み指示信号および読出し指示信号および前記動作モー
ド信号および前記実行ユニット番号を入力して前記メモ
リ装置に対するメモリ書込み信号および前記複数のアド
レスカウンタに対するカウント更新情報を出力する制御
回路とを備えることを特徴とするバストレーサ装置。 - 【請求項２】 バスを介して複数のユニットに対してデ
ータの転送を行う情報処理装置の前記複数のユニットに
あらかじめ与えられている固有のユニット番号に対応し
た複数の領域に分割された格納領域を有し前記バス上の
前記データをトレースするメモリ装置と、前記メモリ装
置の前記複数の格納領域に対応して設けられ対応する前
記格納領域に対してデータをトレースするか否かを指示
するための動作モード信号を出力する複数のフリップフ
ロップと、前記メモリ装置の前記複数の格納領域に対応
して設けられそれぞれの前記格納領域内のアドレスを指
定する複数のアドレスカウンタと、前記複数のアドレス
カウンタの出力信号を入力し読出しユニット番号によっ
てそれらのうちの何れか一つを選択して読出しメモリア
ドレスを出力する第一の選択器と、前記複数のアドレス
カウンタの出力信号を入力し書込みユニット番号によっ
てそれらのうちの何れか一つを選択して書込みメモリア
ドレスを出力する第二の選択器と、書込み指示信号およ
び読出し指示信号および前記動作モード信号および前記
読出しユニット番号および前記書込みユニット番号を入
力して前記メモリ装置に対するメモリ書込み信号および
前記複数のアドレスカウンタに対するカウント更新情報
を出力する制御回路とを備えることを特徴とするバスト
レーサ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4252431A JPH06103179A (ja) | 1992-09-22 | 1992-09-22 | バストレーサ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4252431A JPH06103179A (ja) | 1992-09-22 | 1992-09-22 | バストレーサ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06103179A true JPH06103179A (ja) | 1994-04-15 |
Family
ID=17237277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4252431A Withdrawn JPH06103179A (ja) | 1992-09-22 | 1992-09-22 | バストレーサ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06103179A (ja) |
-
1992
- 1992-09-22 JP JP4252431A patent/JPH06103179A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5844263B2 (ja) | 記憶制御回路 | |
| JPH06103179A (ja) | バストレーサ装置 | |
| US3781811A (en) | Memory protective systems for computers | |
| US5434979A (en) | Disk drive controller | |
| JPS607676A (ja) | メモリ書込み回路 | |
| JPS60134940A (ja) | 情報処理装置のレジスタ選択方式 | |
| JP2769382B2 (ja) | 情報処理装置 | |
| JPH05257831A (ja) | 入出力処理装置 | |
| JPH01263819A (ja) | 集積回路 | |
| KR900003148B1 (ko) | 일시 화상 기억형 모니터 인터페이스 | |
| JP2870285B2 (ja) | レジスタ | |
| JPH0553906A (ja) | レジスタアクセス方式 | |
| JPH03163651A (ja) | デュアルポートメモリの割込み発生回路 | |
| JPH0351016B2 (ja) | ||
| JPH0554665A (ja) | メモリー装置およびそれを内蔵した半導体装置 | |
| JPS63204587A (ja) | バブルメモリカセツト装置 | |
| JPS61276049A (ja) | ダイレクト・メモリ・アクセス制御方式 | |
| JPH0782463B2 (ja) | 通信制御装置 | |
| JPH05303655A (ja) | マイクロコンピュータ | |
| JPH04270430A (ja) | アドレス拡張方式 | |
| JPS62217483A (ja) | メモリ装置 | |
| JPS63298452A (ja) | トレ−サ回路 | |
| JPH03137753A (ja) | アクセス制御装置 | |
| JPH06131519A (ja) | Ｉｃカード | |
| JPH01140325A (ja) | ディスク制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |