JPH06104690A - アナログ信号遅延回路 - Google Patents
アナログ信号遅延回路Info
- Publication number
- JPH06104690A JPH06104690A JP25434392A JP25434392A JPH06104690A JP H06104690 A JPH06104690 A JP H06104690A JP 25434392 A JP25434392 A JP 25434392A JP 25434392 A JP25434392 A JP 25434392A JP H06104690 A JPH06104690 A JP H06104690A
- Authority
- JP
- Japan
- Prior art keywords
- analog signal
- delay
- delay circuit
- section
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Ultra Sonic Daignosis Equipment (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】 遅延回路のＩＣ化を容易に可能にする。
【構成】 アナログ信号遅延回路２ａ〜２ｎは、入力さ
れたアナログ信号を遅延させるものである。この回路
は、エミッタ端子とコレクタ端子とを直列接続した３段
のトランジスタ１０ａ〜１０ｃを含む増幅部２０と、ア
ナログ信号入力端子１２と、アナログ信号出力端子１３
と、エミッタ電流により遅延量を制御する電流制御回路
１１とを備えている。
れたアナログ信号を遅延させるものである。この回路
は、エミッタ端子とコレクタ端子とを直列接続した３段
のトランジスタ１０ａ〜１０ｃを含む増幅部２０と、ア
ナログ信号入力端子１２と、アナログ信号出力端子１３
と、エミッタ電流により遅延量を制御する電流制御回路
１１とを備えている。
Description
【０００１】
【産業上の利用分野】本発明は、信号遅延回路、特に、
入力されたアナログ信号を遅延させるアナログ信号遅延
回路に関する。
入力されたアナログ信号を遅延させるアナログ信号遅延
回路に関する。
【０００２】
【従来の技術】例えば電子フォーカス方式の超音波診断
装置では、超音波ビームを偏向させたり、また任意の位
置にフォーカスを設定するために、プローブを構成する
複数の振動子に対して与えられる駆動パルスをそれぞれ
異なる時間遅延させたり、また各振動子で受信された超
音波エコーをそれぞれに異なる時間遅延させるためにア
ナログ信号遅延回路が用いられる。
装置では、超音波ビームを偏向させたり、また任意の位
置にフォーカスを設定するために、プローブを構成する
複数の振動子に対して与えられる駆動パルスをそれぞれ
異なる時間遅延させたり、また各振動子で受信された超
音波エコーをそれぞれに異なる時間遅延させるためにア
ナログ信号遅延回路が用いられる。
【０００３】この種のアナログ信号遅延回路では、入力
信号を遅延させるために、一般に、多段ＬＣ型のタップ
付遅延線が用いられる。この多段ＬＣ型タップ付遅延線
では、タップを選択することにより不連続な遅延量が与
えられる。また、多段ＣＲ型遅延回路も用いられてい
る。ここでは、容量Ｃや抵抗Ｒを可変にすることにより
連続的な遅延量が与えられる。
信号を遅延させるために、一般に、多段ＬＣ型のタップ
付遅延線が用いられる。この多段ＬＣ型タップ付遅延線
では、タップを選択することにより不連続な遅延量が与
えられる。また、多段ＣＲ型遅延回路も用いられてい
る。ここでは、容量Ｃや抵抗Ｒを可変にすることにより
連続的な遅延量が与えられる。
【０００４】
【発明が解決しようとする課題】前記従来の構成では、
いずれの遅延回路もＣ，Ｒ，Ｌ等の部品が多くなり、ま
たその種類も多くなる。このため、遅延回路をＩＣ化し
小型化することが困難である。本発明の目的は、遅延回
路のＩＣ化を容易に可能にすることにある。
いずれの遅延回路もＣ，Ｒ，Ｌ等の部品が多くなり、ま
たその種類も多くなる。このため、遅延回路をＩＣ化し
小型化することが困難である。本発明の目的は、遅延回
路のＩＣ化を容易に可能にすることにある。
【０００５】
【課題を解決するための手段】本発明に係るアナログ信
号遅延回路は、入力されたアナログ信号を遅延させる回
路であり、互いにカスケード接続された複数のトランジ
スタを含む増幅部と、増幅部の入力部に接続された信号
入力端子と、増幅部の出力部に接続された信号出力端子
と、増幅部の入力部にバイアス電流を供給するバイアス
電流供給部と、遅延量制御手段とを備えている。前記遅
延量制御手段は、バイアス電流供給部によって供給され
るバイアス電流を変化させて複数のトランジスタの電流
増幅率の周波数特性を変化させ、増幅部を通過するアナ
ログ信号の遅延量を制御する手段である。
号遅延回路は、入力されたアナログ信号を遅延させる回
路であり、互いにカスケード接続された複数のトランジ
スタを含む増幅部と、増幅部の入力部に接続された信号
入力端子と、増幅部の出力部に接続された信号出力端子
と、増幅部の入力部にバイアス電流を供給するバイアス
電流供給部と、遅延量制御手段とを備えている。前記遅
延量制御手段は、バイアス電流供給部によって供給され
るバイアス電流を変化させて複数のトランジスタの電流
増幅率の周波数特性を変化させ、増幅部を通過するアナ
ログ信号の遅延量を制御する手段である。
【０００６】
【作用】本発明に係るアナログ信号遅延回路では、バイ
アス電流供給部及び遅延量制御手段により、増幅部の入
力部に可変のバイアス電流が供給される。これにより複
数のトランジスタの電流増幅率の周波数特性が変化す
る。この状態で、増幅部の信号入力端子からアナログ信
号が入力されると、電流増幅率の周波数特性の変化に伴
い遅延量が制御される。そして、増幅部を構成する複数
のトランジスタで順次遅延させられた信号が信号出力端
子から出力される。
アス電流供給部及び遅延量制御手段により、増幅部の入
力部に可変のバイアス電流が供給される。これにより複
数のトランジスタの電流増幅率の周波数特性が変化す
る。この状態で、増幅部の信号入力端子からアナログ信
号が入力されると、電流増幅率の周波数特性の変化に伴
い遅延量が制御される。そして、増幅部を構成する複数
のトランジスタで順次遅延させられた信号が信号出力端
子から出力される。
【０００７】ここでは、トランジスタを用いてアナログ
信号の遅延量を制御しているので、遅延回路のＩＣ化が
容易になる。
信号の遅延量を制御しているので、遅延回路のＩＣ化が
容易になる。
【０００８】
【実施例】図１は、本発明の一実施例が採用された超音
波診断装置の受信系を示している。図において、トラン
スデューサ１は、複数の微小振動子１ａ〜１ｎから構成
されている。トランスデューサ１には、複数のアナログ
信号遅延回路２ａ〜２ｎから構成される遅延回路２が接
続されている。この遅延回路２により、各振動子１ａ〜
１ｎからの受信信号に対してそれぞれ所定の遅延量が与
えられる。
波診断装置の受信系を示している。図において、トラン
スデューサ１は、複数の微小振動子１ａ〜１ｎから構成
されている。トランスデューサ１には、複数のアナログ
信号遅延回路２ａ〜２ｎから構成される遅延回路２が接
続されている。この遅延回路２により、各振動子１ａ〜
１ｎからの受信信号に対してそれぞれ所定の遅延量が与
えられる。
【０００９】遅延回路２には、電流制御回路１１からそ
れぞれの遅延量を制御するための信号が与えられる。電
流制御回路１１には、フォーカス設定部１４からのフォ
ーカス設定信号が与えられる。遅延回路２には、整相加
算回路３が接続されている。整相加算回路３は、所定の
遅延がなされたそれぞれの微小振動子１ａ〜１ｎから出
力された受信信号を整相加算し、１本の音線データから
なる反射エコー信号を得る。整相加算回路２には得られ
た反射エコー信号を増幅するための対数増幅回路４が接
続されている。対数増幅回路４には、検波回路５が接続
されている。検波回路５では、増幅された反射エコー信
号に対して検波が行われる。検波回路５には、Ａ／Ｄ変
換回路６が接続されている。ここで受信処理された反射
エコー信号がディジタル信号に変換される。Ａ／Ｄ変換
回路６にはＤＳＣ７が接続されている。ＤＳＣ７では得
られたディジタル信号を表示本数分蓄え、テレビジョン
信号に同期してＣＲＴ８に出力する。
れぞれの遅延量を制御するための信号が与えられる。電
流制御回路１１には、フォーカス設定部１４からのフォ
ーカス設定信号が与えられる。遅延回路２には、整相加
算回路３が接続されている。整相加算回路３は、所定の
遅延がなされたそれぞれの微小振動子１ａ〜１ｎから出
力された受信信号を整相加算し、１本の音線データから
なる反射エコー信号を得る。整相加算回路２には得られ
た反射エコー信号を増幅するための対数増幅回路４が接
続されている。対数増幅回路４には、検波回路５が接続
されている。検波回路５では、増幅された反射エコー信
号に対して検波が行われる。検波回路５には、Ａ／Ｄ変
換回路６が接続されている。ここで受信処理された反射
エコー信号がディジタル信号に変換される。Ａ／Ｄ変換
回路６にはＤＳＣ７が接続されている。ＤＳＣ７では得
られたディジタル信号を表示本数分蓄え、テレビジョン
信号に同期してＣＲＴ８に出力する。
【００１０】次に、アナログ信号遅延回路２ａの詳細を
図２を用いて説明する。なお、他のアナログ信号遅延回
路２ｂ〜２ｎも同様な構成であり説明を省略する。アナ
ログ信号遅延回路２ａは、エミッタ端子とコレクタ端子
とを直列接続した３つのｎｐｎトランジスタ１０ａ，１
０ｂ，１０ｃからなる増幅部２０を備えている。トラン
ジスタ１０ａ〜１０ｃのベースには、ラダー抵抗Ｒ3 ，
Ｒ4 ，Ｒ5を介して電源が接続されており、分圧された
電圧が印加されている。最下段のトランジスタ１０ｃの
エミッタ端子には、電流制御回路１１が接続されてい
る。またそのエミッタ端子には、抵抗Ｒ1 ，容量Ｃ1 を
介してアナログ信号入力端子１２が接続されている。こ
のアナログ信号入力端子１２には、微小振動子１ａで受
波したアナログ受信信号ｅi1が与えられる。また、電源
は、コイルＬを介して最上段のトランジスタ１０ａのコ
レクタ端子にも接続されている。コレクタ端子には、容
量Ｃ2 を介して信号出力端子１３が接続されている。容
量Ｃ2 とアナログ信号出力端子１３との間のノードは抵
抗Ｒ2 を介して接地されている。
図２を用いて説明する。なお、他のアナログ信号遅延回
路２ｂ〜２ｎも同様な構成であり説明を省略する。アナ
ログ信号遅延回路２ａは、エミッタ端子とコレクタ端子
とを直列接続した３つのｎｐｎトランジスタ１０ａ，１
０ｂ，１０ｃからなる増幅部２０を備えている。トラン
ジスタ１０ａ〜１０ｃのベースには、ラダー抵抗Ｒ3 ，
Ｒ4 ，Ｒ5を介して電源が接続されており、分圧された
電圧が印加されている。最下段のトランジスタ１０ｃの
エミッタ端子には、電流制御回路１１が接続されてい
る。またそのエミッタ端子には、抵抗Ｒ1 ，容量Ｃ1 を
介してアナログ信号入力端子１２が接続されている。こ
のアナログ信号入力端子１２には、微小振動子１ａで受
波したアナログ受信信号ｅi1が与えられる。また、電源
は、コイルＬを介して最上段のトランジスタ１０ａのコ
レクタ端子にも接続されている。コレクタ端子には、容
量Ｃ2 を介して信号出力端子１３が接続されている。容
量Ｃ2 とアナログ信号出力端子１３との間のノードは抵
抗Ｒ2 を介して接地されている。
【００１１】次にアナログ信号遅延回路２ａでの遅延の
原理について説明する。一般に、トランジスタの電流増
幅率ａは周波数依存性を有しており、次のように表され
る。
原理について説明する。一般に、トランジスタの電流増
幅率ａは周波数依存性を有しており、次のように表され
る。
【００１２】
【数１】
【００１３】但しａ0 は低周波における電流増幅率であ
り、ｆa は増幅率ａにおける遮断周波数であり、ｍは余
剰位相係数である。ここで、ｆ＜＜ｆa のとき、（１）
式は次のように近似できる。
り、ｆa は増幅率ａにおける遮断周波数であり、ｍは余
剰位相係数である。ここで、ｆ＜＜ｆa のとき、（１）
式は次のように近似できる。
【００１４】
【数２】
【００１５】ここで、ａ遮断周波数ｆa は、一般に、ト
ランジスタに供給されるエミッタ電流ＩE により図４に
示すように変化する。つまり、ある範囲までは、エミッ
タ電流ＩE が大きくなるとそれにつれてａ遮断周波数ｆ
a も徐々に大きくなり、エミッタ電流ＩE が所定の値を
超えると徐々に小さくなる。また、（２）式の“−ｊ
（１＋ｍ）ｆ／ｆa ”は位相（入力信号に対する出力信
号の遅延量）を示しているので、（２）式により、ａ遮
断周波数ｆa が増加すると遅延量ψが小さくなることが
わかる（図４の破線）。したがって、エミッタ電流ＩE
を変えることにより遅延量ψを変化させることができ
る。
ランジスタに供給されるエミッタ電流ＩE により図４に
示すように変化する。つまり、ある範囲までは、エミッ
タ電流ＩE が大きくなるとそれにつれてａ遮断周波数ｆ
a も徐々に大きくなり、エミッタ電流ＩE が所定の値を
超えると徐々に小さくなる。また、（２）式の“−ｊ
（１＋ｍ）ｆ／ｆa ”は位相（入力信号に対する出力信
号の遅延量）を示しているので、（２）式により、ａ遮
断周波数ｆa が増加すると遅延量ψが小さくなることが
わかる（図４の破線）。したがって、エミッタ電流ＩE
を変えることにより遅延量ψを変化させることができ
る。
【００１６】図２に示す例では、３つのトランジスタ１
０ａ〜１０ｃのエミッタ電流ＩE1を共通に制御し、これ
により、入力電流Ｉe は、図３に示すように、トランジ
スタ１０ｃ，１０ｂ，１０ａで同量遅延し、出力Ｉc3に
なる。したがってここでの遅延量ψは、エミッタ電流Ｉ
E1及びトランジスタの段数を変化させることにより制御
することができる。
０ａ〜１０ｃのエミッタ電流ＩE1を共通に制御し、これ
により、入力電流Ｉe は、図３に示すように、トランジ
スタ１０ｃ，１０ｂ，１０ａで同量遅延し、出力Ｉc3に
なる。したがってここでの遅延量ψは、エミッタ電流Ｉ
E1及びトランジスタの段数を変化させることにより制御
することができる。
【００１７】次に上述の実施例の動作について説明す
る。被検体内で反射された反射エコーは、トランスデュ
ーサ１の各振動子１ａ〜１ｎで受信され、遅延回路２に
与えられる。遅延回路２では、それぞれのアナログ信号
遅延回路２ａ〜２ｎの遅延量がエミッタ電流ＩE1〜ＩEn
により制御され、入力信号ｅi1〜ｅinを所定量遅延させ
る。このときの様子を図３に示す。図３では、遅延量ψ
だけ入力信号ｅi1〜ｅinが出力信号ｅo1〜ｅonに対して
遅延している。ここでは、エミッタ電流ＩE1〜ＩEnをそ
れぞれ変化させることにより、各アナログ信号遅延回路
２ａ〜２ｎでの遅延量ψを連続的に変化させることがで
きる。遅延された出力信号は整相加算回路３で整相加算
され、対数増幅回路４に与えられて増幅され、検波回路
５に与えられて検波される。そしてＡ／Ｄ変換回路６で
ディジタル信号に変換されてＤＳＣ７に蓄えられる。
る。被検体内で反射された反射エコーは、トランスデュ
ーサ１の各振動子１ａ〜１ｎで受信され、遅延回路２に
与えられる。遅延回路２では、それぞれのアナログ信号
遅延回路２ａ〜２ｎの遅延量がエミッタ電流ＩE1〜ＩEn
により制御され、入力信号ｅi1〜ｅinを所定量遅延させ
る。このときの様子を図３に示す。図３では、遅延量ψ
だけ入力信号ｅi1〜ｅinが出力信号ｅo1〜ｅonに対して
遅延している。ここでは、エミッタ電流ＩE1〜ＩEnをそ
れぞれ変化させることにより、各アナログ信号遅延回路
２ａ〜２ｎでの遅延量ψを連続的に変化させることがで
きる。遅延された出力信号は整相加算回路３で整相加算
され、対数増幅回路４に与えられて増幅され、検波回路
５に与えられて検波される。そしてＡ／Ｄ変換回路６で
ディジタル信号に変換されてＤＳＣ７に蓄えられる。
【００１８】ここで、フォーカス設定部１４により新た
なフォーカスが設定されると、電流制御回路１１は、そ
れに応じたエミッタ電流ＩE1〜ＩEnをそれぞれのアナロ
グ信号遅延回路２ａ〜２ｎに与える。そして新たな遅延
量により入力信号ｅi1〜ｅinが遅延される。ここでは、
トランジスタと若干の抵抗及び容量等によりアナログ信
号遅延回路２ａ〜２ｎを構成しているので部品点数や品
種が少なくなり容易にＩＣ化が可能になる。
なフォーカスが設定されると、電流制御回路１１は、そ
れに応じたエミッタ電流ＩE1〜ＩEnをそれぞれのアナロ
グ信号遅延回路２ａ〜２ｎに与える。そして新たな遅延
量により入力信号ｅi1〜ｅinが遅延される。ここでは、
トランジスタと若干の抵抗及び容量等によりアナログ信
号遅延回路２ａ〜２ｎを構成しているので部品点数や品
種が少なくなり容易にＩＣ化が可能になる。
【００１９】〔他の実施例〕 （ａ） 前記実施例におけるトランジスタの段数は例示
であり、このトランジスタの段数は遅延量に応じて定め
ればよい。 （ｂ） 前記実施例では、アナログ信号遅延回路を超音
波診断装置の受信系に用いたが、アナログ信号を遅延す
るためのどのような装置にも用いることができる。
であり、このトランジスタの段数は遅延量に応じて定め
ればよい。 （ｂ） 前記実施例では、アナログ信号遅延回路を超音
波診断装置の受信系に用いたが、アナログ信号を遅延す
るためのどのような装置にも用いることができる。
【００２０】
【発明の効果】本発明に係るアナログ信号遅延回路で
は、複数のトランジスタをカスケード接続してなる増幅
部の入力部に可変のバイアス電流を供給して入力信号に
対する出力信号の遅延量を制御しているので、容易にＩ
Ｃ化が可能になる。
は、複数のトランジスタをカスケード接続してなる増幅
部の入力部に可変のバイアス電流を供給して入力信号に
対する出力信号の遅延量を制御しているので、容易にＩ
Ｃ化が可能になる。
【図１】本発明の一実施例を採用した超音波診断装置の
受信系の構成を示すブロック図。
受信系の構成を示すブロック図。
【図２】アナログ信号遅延回路の回路図。
【図３】遅延の一例を示す信号波形図。
【図４】エミッタ電流と遮断周波数との関係を示す図。
２ 遅延回路 ２ａ〜２ｎ アナログ信号遅延回路 １０ａ〜１０ｃ トランジスタ １１ 電流制御回路 １２ アナログ信号入力端子 １３ アナログ信号出力端子 ２０ 増幅部
Claims (1)
- 【請求項１】入力されたアナログ信号を遅延させるアナ
ログ信号遅延回路であって、 互いにカスケード接続された複数のトランジスタを含む
増幅部と、 前記増幅部の入力部に接続された信号入力端子と、 前記増幅部の出力部に接続された信号出力端子と、 前記増幅部の入力部にバイアス電流を供給するバイアス
電流供給部と、 前記バイアス電流供給部によって供給されるバイアス電
流を変化させて前記複数のトランジスタの電流増幅率の
周波数特性を変化させ、前記増幅部を通過するアナログ
信号の遅延量を制御する遅延量制御手段と、を備えたア
ナログ信号遅延回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25434392A JP3178113B2 (ja) | 1992-09-24 | 1992-09-24 | 超音波診断装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25434392A JP3178113B2 (ja) | 1992-09-24 | 1992-09-24 | 超音波診断装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06104690A true JPH06104690A (ja) | 1994-04-15 |
| JP3178113B2 JP3178113B2 (ja) | 2001-06-18 |
Family
ID=17263685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25434392A Expired - Fee Related JP3178113B2 (ja) | 1992-09-24 | 1992-09-24 | 超音波診断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3178113B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8536290B2 (en) | 2010-12-21 | 2013-09-17 | Dow Global Technologies Llc | Procatalyst composition with alkoxyalkyl 2-propenoate internal electron donor and polymer from same |
| US8604146B2 (en) | 2010-12-21 | 2013-12-10 | Dow Global Technologies Llc | Catalyst composition with alkoxyalkyl ester internal electron donor and polymer from same |
| US9315592B2 (en) | 2010-12-21 | 2016-04-19 | W. R. Grace & Co.-Conn. | Process for producing procatalyst composition with alkoxyalkyl ester internal electron donor and product |
| US9382342B2 (en) | 2010-12-21 | 2016-07-05 | W. R. Grace & Co.-Conn. | Procatalyst composition with alkoxyalkyl 2-propenoate internal electron donor and polymer from same |
| US9382343B2 (en) | 2010-12-21 | 2016-07-05 | W. R. Grace & Co.-Conn. | Procatalyst composition with alkoxypropyl ester internal electron donor and polymer from same |
| US9434796B2 (en) | 2010-12-21 | 2016-09-06 | W. R. Grace & Co.-Conn. | Catalyst composition with alkoxyalkyl ester internal electron donor and polymer from same |
-
1992
- 1992-09-24 JP JP25434392A patent/JP3178113B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8536290B2 (en) | 2010-12-21 | 2013-09-17 | Dow Global Technologies Llc | Procatalyst composition with alkoxyalkyl 2-propenoate internal electron donor and polymer from same |
| US8604146B2 (en) | 2010-12-21 | 2013-12-10 | Dow Global Technologies Llc | Catalyst composition with alkoxyalkyl ester internal electron donor and polymer from same |
| US9315592B2 (en) | 2010-12-21 | 2016-04-19 | W. R. Grace & Co.-Conn. | Process for producing procatalyst composition with alkoxyalkyl ester internal electron donor and product |
| US9382342B2 (en) | 2010-12-21 | 2016-07-05 | W. R. Grace & Co.-Conn. | Procatalyst composition with alkoxyalkyl 2-propenoate internal electron donor and polymer from same |
| US9382343B2 (en) | 2010-12-21 | 2016-07-05 | W. R. Grace & Co.-Conn. | Procatalyst composition with alkoxypropyl ester internal electron donor and polymer from same |
| US9434796B2 (en) | 2010-12-21 | 2016-09-06 | W. R. Grace & Co.-Conn. | Catalyst composition with alkoxyalkyl ester internal electron donor and polymer from same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3178113B2 (ja) | 2001-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7885144B2 (en) | Time-dependant gain control for an amplifier used in receiving echoes | |
| JPH06104690A (ja) | アナログ信号遅延回路 | |
| EP0939484A1 (en) | Operational amplifier | |
| EP0150051A2 (en) | Delay line circuit arrangement and ultrasonic imaging apparatus utilizing the same | |
| US4839725A (en) | Contour compensating circuit | |
| JPH0575386A (ja) | 遅延回路 | |
| US20240204761A1 (en) | Discrete time analog circuit | |
| JP2002261632A (ja) | 送信装置 | |
| KR100436459B1 (ko) | 아날로그 신호 증폭기에서의 아날로그 신호증폭 방법 및이 방법을 이용하여 반도체로 집적화한 증폭소자, 그리고여러 응용 아날로그 증폭기 및 이 증폭기에 사용되는톱니파 발진기 및 전력증폭소자 | |
| US7355475B2 (en) | Output circuit of vacuum-tube amplifier | |
| JP2005229595A (ja) | エンファシス回路 | |
| JP3216372B2 (ja) | 超音波診断装置 | |
| JP2567361B2 (ja) | パルス遅延回路 | |
| JP3075914B2 (ja) | フィルタの調整回路 | |
| JPH0569538B2 (ja) | ||
| JPS63252005A (ja) | 高帯域負帰還増幅器 | |
| JP2751160B2 (ja) | ジャイレータ遅延装置 | |
| JPH08327681A (ja) | 雑音検出回路及びその制御方法及び雑音低減回路 | |
| JPH06311381A (ja) | 増幅回路及び偏向回路の位置補正回路 | |
| JP3263126B2 (ja) | 超音波診断装置 | |
| JPH02107987A (ja) | 超音波診断装置 | |
| JPH0324489A (ja) | ソナー受信装置 | |
| JPH0520927B2 (ja) | ||
| JPH06252695A (ja) | フィルタ自動調整回路および基準電流発生回路 | |
| JPH05335887A (ja) | インピーダンス合成回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20080413 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090413 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20100413 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |