JPH06104708A - ジッタ発生装置 - Google Patents
ジッタ発生装置Info
- Publication number
- JPH06104708A JPH06104708A JP25153492A JP25153492A JPH06104708A JP H06104708 A JPH06104708 A JP H06104708A JP 25153492 A JP25153492 A JP 25153492A JP 25153492 A JP25153492 A JP 25153492A JP H06104708 A JPH06104708 A JP H06104708A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- generator
- frequency
- jitter
- offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【目的】 ジッタ周波数の可変範囲を広くする。
【構成】 クロック信号Ｓａを可変遅延素子７のランプ
電圧発生器１１に入力し、その立上りに同期して立上る
ランプ電圧Ｓｂを得、比較器１２で比較電圧Ｖｃと比較
する。比較電圧Ｖｃとして、直流電圧Ｅｒにオフセット
電圧Ｖｍ（周波数ｆm ）が重畳される。比較器１２の出
力ＳｃはクロックＳａの立上りから遅延時間τだけ遅れ
て立上る。τはオフセット電圧Ｖｍの大きさに応じて変
化される。比較器出力Ｓｃは波形整形回路１３で継続時
間Ｔｋが一定の矩形波Ｓｏに整形される。遅延時間τを
可変する他の方法として、比較電圧ＶｃはＥｒ（一定）
とし、ランプ波発生器１１を、コンデンサに所定電流を
流して、その端子間にランプ電圧を得るように構成し
て、その所定電流にオフセット電流を重畳させ、ランプ
電圧の傾斜を可変するようにしてもよい。いずれの場合
も、オフセットの周波数、従ってジッタの周波数を任意
に設定できる。
電圧発生器１１に入力し、その立上りに同期して立上る
ランプ電圧Ｓｂを得、比較器１２で比較電圧Ｖｃと比較
する。比較電圧Ｖｃとして、直流電圧Ｅｒにオフセット
電圧Ｖｍ（周波数ｆm ）が重畳される。比較器１２の出
力ＳｃはクロックＳａの立上りから遅延時間τだけ遅れ
て立上る。τはオフセット電圧Ｖｍの大きさに応じて変
化される。比較器出力Ｓｃは波形整形回路１３で継続時
間Ｔｋが一定の矩形波Ｓｏに整形される。遅延時間τを
可変する他の方法として、比較電圧ＶｃはＥｒ（一定）
とし、ランプ波発生器１１を、コンデンサに所定電流を
流して、その端子間にランプ電圧を得るように構成し
て、その所定電流にオフセット電流を重畳させ、ランプ
電圧の傾斜を可変するようにしてもよい。いずれの場合
も、オフセットの周波数、従ってジッタの周波数を任意
に設定できる。
Description
【０００１】
【産業上の利用分野】この発明はクロック信号の位相
（立上り及び立下り時間）が正弦波状にゆらぐジッタ発
生装置に関し、特にそのジッタの周波数（ゆらぐ周波
数）を任意に設定できるようにしたものである。
（立上り及び立下り時間）が正弦波状にゆらぐジッタ発
生装置に関し、特にそのジッタの周波数（ゆらぐ周波
数）を任意に設定できるようにしたものである。
【０００２】
【従来の技術】従来の代表的なジッタ発生装置の１つ
は、図４Ａに示すように、周波数ｆi の矩形波の規準入
力信号（クロック信号）ＳｉをＰＬＬ（Phase Locked L
oop)に入力して、出力信号Ｓｏの周波数ｆo を入力信号
周波数ｆi のＮ倍にすると共に、ＰＬＬ内のＶＣＯ４の
入力側に外部より正弦波状のオフセット電圧Ｖｍ（周波
数をｆm とする）を重畳させ、出力信号Ｓｏがオフセッ
ト電圧Ｖｍで周波数変調されるようにしている。そのた
め、出力信号Ｓｏの矩形波の立上り及び立下り時間が変
動し、つまり、ジッタが発生する。
は、図４Ａに示すように、周波数ｆi の矩形波の規準入
力信号（クロック信号）ＳｉをＰＬＬ（Phase Locked L
oop)に入力して、出力信号Ｓｏの周波数ｆo を入力信号
周波数ｆi のＮ倍にすると共に、ＰＬＬ内のＶＣＯ４の
入力側に外部より正弦波状のオフセット電圧Ｖｍ（周波
数をｆm とする）を重畳させ、出力信号Ｓｏがオフセッ
ト電圧Ｖｍで周波数変調されるようにしている。そのた
め、出力信号Ｓｏの矩形波の立上り及び立下り時間が変
動し、つまり、ジッタが発生する。
【０００３】オフセット電圧の周波数ｆm はループ・フ
ィルタ（ローパスフィルタで構成される）２のカットオ
フ周波数ｆc より大きい減衰帯域に選ばれる。何んとな
れば、もしｆm を通過帯域内に選べは、ループ制御がか
かって、出力信号周波数ｆoは一定化されてしまい、ジ
ッタを発生できないからである。そこで、ループ帯域
（ｆc ）を小さくして、オフセット電圧の周波数ｆ
m （ｆ m ＞ｆc ）を下げ、そしてジッタの変動周波数を
下げると、こんどは分周比を１／Ｎ1 から１／Ｎ2 （Ｎ
2 ＞Ｎ1 ）に切替えたとき、出力信号の周波数（ジッタ
分を除く）がＮ1 ｆi からＮ2 ｆi に変化するまでの時
間が、図５Ａに点線で示すように長くなり、つまりセッ
トリング（収束時間）が遅くなり、測定器として使いに
くくなるので、ループ帯域（ｆc ）を下げることは禁止
的であった。
ィルタ（ローパスフィルタで構成される）２のカットオ
フ周波数ｆc より大きい減衰帯域に選ばれる。何んとな
れば、もしｆm を通過帯域内に選べは、ループ制御がか
かって、出力信号周波数ｆoは一定化されてしまい、ジ
ッタを発生できないからである。そこで、ループ帯域
（ｆc ）を小さくして、オフセット電圧の周波数ｆ
m （ｆ m ＞ｆc ）を下げ、そしてジッタの変動周波数を
下げると、こんどは分周比を１／Ｎ1 から１／Ｎ2 （Ｎ
2 ＞Ｎ1 ）に切替えたとき、出力信号の周波数（ジッタ
分を除く）がＮ1 ｆi からＮ2 ｆi に変化するまでの時
間が、図５Ａに点線で示すように長くなり、つまりセッ
トリング（収束時間）が遅くなり、測定器として使いに
くくなるので、ループ帯域（ｆc ）を下げることは禁止
的であった。
【０００４】従来の代表的なジッタ発生装置の他の１つ
は、図４Ｂに示すように、オフセット電圧Ｖｍをループ
・フィルタ２の入力側に重畳されている。この場合には
オフセット電圧の周波数ｆm はループ・フィルタ２のカ
ットオフ周波数ｆc より小さい通過帯域内に選ばれる。
何んとなれば、もしｆm をｆc より大きい減衰帯域に選
べは、オフセット電圧Ｖｍはループ・フィルタ２を通ら
ないので、ＶＣＯ４の入力にオフセットを与えることが
できず、出力信号Ｓｏの周波数（位相）にジッタを発生
できないからである。オフセット電圧Ｖｍ（ｆm ＜
ｆc ）はループ・フィルタ２で積分されてＶＣＯ４に入
力され、出力信号Ｓｏはオフセット電圧Ｖｍで位相変調
された信号となる。従って出力信号Ｓｏの立上り及び立
下り時間にゆらぎ（ジッタ）が発生する。
は、図４Ｂに示すように、オフセット電圧Ｖｍをループ
・フィルタ２の入力側に重畳されている。この場合には
オフセット電圧の周波数ｆm はループ・フィルタ２のカ
ットオフ周波数ｆc より小さい通過帯域内に選ばれる。
何んとなれば、もしｆm をｆc より大きい減衰帯域に選
べは、オフセット電圧Ｖｍはループ・フィルタ２を通ら
ないので、ＶＣＯ４の入力にオフセットを与えることが
できず、出力信号Ｓｏの周波数（位相）にジッタを発生
できないからである。オフセット電圧Ｖｍ（ｆm ＜
ｆc ）はループ・フィルタ２で積分されてＶＣＯ４に入
力され、出力信号Ｓｏはオフセット電圧Ｖｍで位相変調
された信号となる。従って出力信号Ｓｏの立上り及び立
下り時間にゆらぎ（ジッタ）が発生する。
【０００５】ループ帯域（ｆc ）を大きくして、オフセ
ット電圧の周波数ｆm （ｆm ＜ｆc）を上げ、これによ
りジッタの変動周波数を上げようとすると、こんどは図
５Ｂに示すように出力信号Ｓｏの出力周波数（ジッタ分
を除く）ｆ0 ＝Ｎｆi 近傍のノイズ（位相ノイズと呼ば
れる）が大きくなるので、ループ帯域を広くすることは
禁止的であった。
ット電圧の周波数ｆm （ｆm ＜ｆc）を上げ、これによ
りジッタの変動周波数を上げようとすると、こんどは図
５Ｂに示すように出力信号Ｓｏの出力周波数（ジッタ分
を除く）ｆ0 ＝Ｎｆi 近傍のノイズ（位相ノイズと呼ば
れる）が大きくなるので、ループ帯域を広くすることは
禁止的であった。
【０００６】なお、ジッタ発生装置では、一般に装置の
仕様からジッタ周波数ｆm は出力信号Ｓｏの周波数（ジ
ッタ分を除く）ｆ0 よりかなり小さく設定される。
仕様からジッタ周波数ｆm は出力信号Ｓｏの周波数（ジ
ッタ分を除く）ｆ0 よりかなり小さく設定される。
【０００７】
【発明が解決しようとする課題】従来の図４Ａの装置で
は、オフセット電圧Ｖｍの周波数ｆm をＰＬＬのループ
帯域（ｆc ）より低くできないので、ループ帯域
（ｆc ）より低い変動周波数をもつジッタを発生できな
い不都合があった。一方、従来の図４Ｂの装置では、ル
ープ帯域（ｆc ）より高い周波数ｆm をもつオフセット
電圧Ｖｍの周波数ｆm をループ帯域（ｆc ）より高くで
きないので、ループ帯域（ｆc ）より高い変動周波数を
もつジッタを発生できない不都合があった。
は、オフセット電圧Ｖｍの周波数ｆm をＰＬＬのループ
帯域（ｆc ）より低くできないので、ループ帯域
（ｆc ）より低い変動周波数をもつジッタを発生できな
い不都合があった。一方、従来の図４Ｂの装置では、ル
ープ帯域（ｆc ）より高い周波数ｆm をもつオフセット
電圧Ｖｍの周波数ｆm をループ帯域（ｆc ）より高くで
きないので、ループ帯域（ｆc ）より高い変動周波数を
もつジッタを発生できない不都合があった。
【０００８】このように従来の装置ではジッタの変動周
波数がＰＬＬのループ帯域（ｆc ）で制限され、可変範
囲が狭い欠点があった。この発明の目的は、ジッタの変
動周波数の可変範囲を従来より広げようとするものであ
る。
波数がＰＬＬのループ帯域（ｆc ）で制限され、可変範
囲が狭い欠点があった。この発明の目的は、ジッタの変
動周波数の可変範囲を従来より広げようとするものであ
る。
【０００９】
（１）請求項１のジッタ発生装置は、クロック発生器
と、オフセット信号発生器と、前記オフセット信号発生
器から入力されるオフセット信号の大きさに応じて、前
記クロック発生器より入力されるクロック信号を遅延さ
せる可変遅延素子とで構成される。
と、オフセット信号発生器と、前記オフセット信号発生
器から入力されるオフセット信号の大きさに応じて、前
記クロック発生器より入力されるクロック信号を遅延さ
せる可変遅延素子とで構成される。
【００１０】（２）請求項２の発明では、前記（１）項
に記載のジッタ発生装置において、前記可変遅延素子
が、前記クロック信号に同期して、所定の傾斜で立上る
ランプ電圧を発生するランプ波発生器と、そのランプ電
圧を比較電圧と比較する比較器と、その比較器の出力を
波形整形して、一定継続時間の矩形波を出力する波形整
形回路とで構成される。
に記載のジッタ発生装置において、前記可変遅延素子
が、前記クロック信号に同期して、所定の傾斜で立上る
ランプ電圧を発生するランプ波発生器と、そのランプ電
圧を比較電圧と比較する比較器と、その比較器の出力を
波形整形して、一定継続時間の矩形波を出力する波形整
形回路とで構成される。
【００１１】（３）請求項３の発明では、前記（２）項
に記載のジッタ発生装置において、前記比較器に与える
比較電圧に前記オフセット信号が重畳される。 （４）請求項４の発明では、前記（２）項に記載のジッ
タ発生装置において、前記ランプ波発生器が、所定電流
でコンデンサを充電させて、そのコンデンサの端子間に
ランプ電圧を発生させるように構成され、前記所定電流
に前記オフセット信号が重畳される。
に記載のジッタ発生装置において、前記比較器に与える
比較電圧に前記オフセット信号が重畳される。 （４）請求項４の発明では、前記（２）項に記載のジッ
タ発生装置において、前記ランプ波発生器が、所定電流
でコンデンサを充電させて、そのコンデンサの端子間に
ランプ電圧を発生させるように構成され、前記所定電流
に前記オフセット信号が重畳される。
【００１２】
【実施例】一般にジッタ発生装置の出力信号Ｓｏは、 Ｓｏ（ｔ）＝Ａ sin｛２πｆ0ｔ＋Ｊ（ｔ）｝ …… （１） と表される。こゝでＪ（ｔ）はジッタ成分で、ジッタの
ない出力信号に対する位相を表し、 Ｊ（ｔ）＝θ sin（２πｆjｔ） …… （２） で与えられる。ｆ0 は出力信号Ｓｏの周波数（ジッタ成
分を除く）、θはジッタのピーク値、ｆj はジッタ周波
数である。ジッタをもつ出力信号Ｓｏが矩形波の場合の
波形図を図３に示す。図３Ａには横軸に位相角ω0 ｔを
とっている。横軸に時間ｔをとって示したのが図３Ｂで
ある。図３Ｂのｔj はジッタの時間変動のピーク値で、 ｔj ＝θ／ω0 ＝θ／２πｆ0 …… （３） で与えられる。
ない出力信号に対する位相を表し、 Ｊ（ｔ）＝θ sin（２πｆjｔ） …… （２） で与えられる。ｆ0 は出力信号Ｓｏの周波数（ジッタ成
分を除く）、θはジッタのピーク値、ｆj はジッタ周波
数である。ジッタをもつ出力信号Ｓｏが矩形波の場合の
波形図を図３に示す。図３Ａには横軸に位相角ω0 ｔを
とっている。横軸に時間ｔをとって示したのが図３Ｂで
ある。図３Ｂのｔj はジッタの時間変動のピーク値で、 ｔj ＝θ／ω0 ＝θ／２πｆ0 …… （３） で与えられる。
【００１３】図３Ｂによれば、周波数ｆ0 ，デューティ
比１／２の矩形波信号Ｓｏの立上り及び立下り時間を共
に最大でｔj 時間だけ正弦波状に増減させればよいこと
が分かる。そこでこの発明では、周波数ｆ0 のクロック
信号発生器（従来のようにＰＬＬを用いて入力信号ｆi
をＮ逓倍してｆ0 ＝Ｎｆi とするものでもよい）６のク
ロック信号Ｓａを可変遅延素子７に入力させて、オフセ
ット信号発生器の出力オフセット信号（周波数ｆm の電
圧または電流）の大きさに応じて、クロック信号を遅延
させる。
比１／２の矩形波信号Ｓｏの立上り及び立下り時間を共
に最大でｔj 時間だけ正弦波状に増減させればよいこと
が分かる。そこでこの発明では、周波数ｆ0 のクロック
信号発生器（従来のようにＰＬＬを用いて入力信号ｆi
をＮ逓倍してｆ0 ＝Ｎｆi とするものでもよい）６のク
ロック信号Ｓａを可変遅延素子７に入力させて、オフセ
ット信号発生器の出力オフセット信号（周波数ｆm の電
圧または電流）の大きさに応じて、クロック信号を遅延
させる。
【００１４】可変遅延素子としては、図１及び図２に示
すように、クロック信号に同期して所定の傾斜で立上る
ランプ電圧を発生するランプ波発生器１１と、そのラン
プ電圧Ｓｂを比較電圧Ｖｃと比較する比較器１２と、そ
の比較器の出力Ｓｃを波形整形して、一定継続時間Ｔｋ
の矩形波を出力する波形整形回路１３とで構成される。
すように、クロック信号に同期して所定の傾斜で立上る
ランプ電圧を発生するランプ波発生器１１と、そのラン
プ電圧Ｓｂを比較電圧Ｖｃと比較する比較器１２と、そ
の比較器の出力Ｓｃを波形整形して、一定継続時間Ｔｋ
の矩形波を出力する波形整形回路１３とで構成される。
【００１５】図１の実施例では、直流電源８の電圧Ｅｒ
にオフセット電圧発生器９の正弦波状に変化するオフセ
ット電圧Ｖｍ（周波数ｆm ) を重畳させた比較電圧Ｖｃ
を比較器１２に印加する（図１Ｂｂ）。可変遅延素子７
では、クロック信号発生器６のクロック信号Ｓａが入力
されると、その立上りに同期して、ランプ波発生器１１
より一定傾斜のランプ波Ｓｂが発生され、比較器１２の
一方の入力端子に与えられる。比較器１２ではランプ波
Ｓｂが比較電圧Ｖｃ＝Ｖｍ＋Ｅｒと比較され、Ｓｂ＞Ｖ
ｃの期間に高レベル（Ｈレベル）となる矩形波出力Ｓｃ
が波形整形回路１３に入力される（図１Ｂｃ）。
にオフセット電圧発生器９の正弦波状に変化するオフセ
ット電圧Ｖｍ（周波数ｆm ) を重畳させた比較電圧Ｖｃ
を比較器１２に印加する（図１Ｂｂ）。可変遅延素子７
では、クロック信号発生器６のクロック信号Ｓａが入力
されると、その立上りに同期して、ランプ波発生器１１
より一定傾斜のランプ波Ｓｂが発生され、比較器１２の
一方の入力端子に与えられる。比較器１２ではランプ波
Ｓｂが比較電圧Ｖｃ＝Ｖｍ＋Ｅｒと比較され、Ｓｂ＞Ｖ
ｃの期間に高レベル（Ｈレベル）となる矩形波出力Ｓｃ
が波形整形回路１３に入力される（図１Ｂｃ）。
【００１６】この矩形波出力Ｓｃの継続時間は比較電圧
Ｖｃが最大または最小のとき、それぞれ逆に最小または
最大となる。波形整形回路１３ではこの信号Ｓｃが入力
されると、継続時間Ｔｋが一定の矩形波となるように波
形を整形して出力信号Ｓｏ（周波数ｆ0 ）を外部に供給
する（図１Ｂｄ）。可変遅延素子７では、その入力Ｓａ
の立上り時点ｔa からの遅延時間τが時間の経過と共に
正弦波状に変化する矩形波、つまり矩形波の立上り及び
立下り時間が時間と共に正弦波状に変動するジッタをも
つ出力Ｓｏが外部に供給される。
Ｖｃが最大または最小のとき、それぞれ逆に最小または
最大となる。波形整形回路１３ではこの信号Ｓｃが入力
されると、継続時間Ｔｋが一定の矩形波となるように波
形を整形して出力信号Ｓｏ（周波数ｆ0 ）を外部に供給
する（図１Ｂｄ）。可変遅延素子７では、その入力Ｓａ
の立上り時点ｔa からの遅延時間τが時間の経過と共に
正弦波状に変化する矩形波、つまり矩形波の立上り及び
立下り時間が時間と共に正弦波状に変動するジッタをも
つ出力Ｓｏが外部に供給される。
【００１７】図２の実施例では、比較器１２に与える比
較電圧はＶｃ＝Ｅｒ（一定）とされ、その代わり、ラン
プ波発生器１１の内部のコンデンサに流し込む電流とし
て、オフセット電流発生器１５のオフセット電流Ｉｍを
定電流源１６の定電流Ｉｋに重畳させている。ランプ波
発生器１１は、この例では電流Ｉｍ＋Ｉｋをスイッチ回
路１７を通じてコンデンサ１８に供給して所定傾斜のラ
ンプ波を得ている。
較電圧はＶｃ＝Ｅｒ（一定）とされ、その代わり、ラン
プ波発生器１１の内部のコンデンサに流し込む電流とし
て、オフセット電流発生器１５のオフセット電流Ｉｍを
定電流源１６の定電流Ｉｋに重畳させている。ランプ波
発生器１１は、この例では電流Ｉｍ＋Ｉｋをスイッチ回
路１７を通じてコンデンサ１８に供給して所定傾斜のラ
ンプ波を得ている。
【００１８】即ち、クロック信号Ｓａがランプ波発生器
１１のスイッチ制御回路１９に入力されると、同回路１
９ではＳａの立上りに同期して、スイッチ回路１７のス
イッチＷ1 の可動接片をａ側からｂ側に切替制御すると
共にスイッチＷ2 をオフに制御する。その結果、コンデ
ンサ１８に電流Ｉｍ＋Ｉｋが充電され、コンデンサの端
子電圧、つまりランプ電圧Ｓｂは、コンデンサの容量を
Ｃ，時間をｔで表せば、 （Ｉｍ＋Ｉｋ）ｔ＝ＣＳｂ ∴ Ｓｂ＝（Ｉｍ＋Ｉｋ）ｔ／Ｃ …… （４） オフセット電流Ｉｍが最大または最小のとき、ランプ電
圧Ｓｂの傾斜はそれぞれ最大または最初となる。スイッ
チ制御回路１９はランプ電圧Ｓｂのピーク値が所定値Ｅ
max に等しくなったことを検出すると、直ちにスイッチ
Ｗ1 の可動接片をａ側に、スイッチＷ2 をオンに制御す
る。このようにして図２Ｂｂに示すようなランプ電圧が
得られ、比較器１２に入力され、比較電圧Ｖｃ＝Ｅｒと
比較される。比較器１２の出力電圧Ｓｃ（図２Ｂｃ）は
波形整形回路１３で整形されて、継続時間がＴｋで、矩
形波の立上り及び立下り時間にジッタをもつ出力Ｓｏが
外部に供給される（図２Ｂｄ）。
１１のスイッチ制御回路１９に入力されると、同回路１
９ではＳａの立上りに同期して、スイッチ回路１７のス
イッチＷ1 の可動接片をａ側からｂ側に切替制御すると
共にスイッチＷ2 をオフに制御する。その結果、コンデ
ンサ１８に電流Ｉｍ＋Ｉｋが充電され、コンデンサの端
子電圧、つまりランプ電圧Ｓｂは、コンデンサの容量を
Ｃ，時間をｔで表せば、 （Ｉｍ＋Ｉｋ）ｔ＝ＣＳｂ ∴ Ｓｂ＝（Ｉｍ＋Ｉｋ）ｔ／Ｃ …… （４） オフセット電流Ｉｍが最大または最小のとき、ランプ電
圧Ｓｂの傾斜はそれぞれ最大または最初となる。スイッ
チ制御回路１９はランプ電圧Ｓｂのピーク値が所定値Ｅ
max に等しくなったことを検出すると、直ちにスイッチ
Ｗ1 の可動接片をａ側に、スイッチＷ2 をオンに制御す
る。このようにして図２Ｂｂに示すようなランプ電圧が
得られ、比較器１２に入力され、比較電圧Ｖｃ＝Ｅｒと
比較される。比較器１２の出力電圧Ｓｃ（図２Ｂｃ）は
波形整形回路１３で整形されて、継続時間がＴｋで、矩
形波の立上り及び立下り時間にジッタをもつ出力Ｓｏが
外部に供給される（図２Ｂｄ）。
【００１９】なお、ランプ波発生器１１のスイッチ回路
１７は電子的に構成することが容易である。
１７は電子的に構成することが容易である。
【００２０】
【発明の効果】この発明ではクロック信号を可変遅延素
子で遅延させ、その遅延時間をオフセット信号発生器の
オフセット信号（周波数ｆm ）の大きさに応じて可変さ
せている。可変遅延素子には従来のようにＰＬＬは含ま
れないので、オフセット信号の周波数ｆm は従来のよう
にＰＬＬのループ帯域（ｆc ）により制限されず、任意
に設定することができる。従って、ジッタ周波数
（ｆm ）の可変範囲を従来より広くすることができる。
子で遅延させ、その遅延時間をオフセット信号発生器の
オフセット信号（周波数ｆm ）の大きさに応じて可変さ
せている。可変遅延素子には従来のようにＰＬＬは含ま
れないので、オフセット信号の周波数ｆm は従来のよう
にＰＬＬのループ帯域（ｆc ）により制限されず、任意
に設定することができる。従って、ジッタ周波数
（ｆm ）の可変範囲を従来より広くすることができる。
【図１】Ａはこの発明の実施例を示すブロック図、Ｂは
図Ａの要部の動作波形図。
図Ａの要部の動作波形図。
【図２】Ａはこの発明の他の実施例を示すブロック図、
Ｂは図Ａの要部の動作波形図。
Ｂは図Ａの要部の動作波形図。
【図３】信号の立上り時間及び立下り時間にジッタをも
つクロック信号の波形図。
つクロック信号の波形図。
【図４】従来のジッタ発生装置のブロック図。
【図５】Ａは図４Ａの装置で分周比を１／Ｎ1 より１／
Ｎ2 （Ｎ2 ＞Ｎ1 ）に切替えた場合の出力周波数ｆo の
時間に対する変化特性を示す図、Ｂは図４Ｂの装置の出
力信号Ｓｏの周波数の近傍に発生する位相ノイズを説明
するための図。
Ｎ2 （Ｎ2 ＞Ｎ1 ）に切替えた場合の出力周波数ｆo の
時間に対する変化特性を示す図、Ｂは図４Ｂの装置の出
力信号Ｓｏの周波数の近傍に発生する位相ノイズを説明
するための図。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年９月２９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正内容】
【００１８】即ち、クロック信号Ｓａがランプ波発生器
１１のスイッチ制御回路１９に入力されると、同回路１
９ではＳａの立上りに同期して、スイッチ回路１７のス
イッチＷ1 の可動接片をａ側からｂ側に切替制御すると
共にスイッチＷ2 をオフに制御する。その結果、コンデ
ンサ１８に電流Ｉｍ＋Ｉｋが充電され、コンデンサの端
子電圧、つまりランプ電圧Ｓｂは、コンデンサの容量を
Ｃ，時間をｔで表せば、 （Ｉｍ＋Ｉｋ）ｔ＝ＣＳｂ ∴ Ｓｂ＝（Ｉｍ＋Ｉｋ）ｔ／Ｃ …… （４） オフセット電流Ｉｍが最大または最小のとき、ランプ電
圧Ｓｂの傾斜はそれぞれ最大または最小となる。スイッ
チ制御回路１９はランプ電圧Ｓｂのピーク値が所定値Ｅ
max に等しくなったことを検出すると、直ちにスイッチ
Ｗ1 の可動接片をａ側に、スイッチＷ2 をオンに制御す
る。このようにして図２Ｂｂに示すようなランプ電圧が
得られ、比較器１２に入力され、比較電圧Ｖｃ＝Ｅｒと
比較される。比較器１２の出力電圧Ｓｃ（図２Ｂｃ）は
波形整形回路１３で整形されて、継続時間がＴｋで、矩
形波の立上り及び立下り時間にジッタをもつ出力Ｓｏが
外部に供給される（図２Ｂｄ）。
１１のスイッチ制御回路１９に入力されると、同回路１
９ではＳａの立上りに同期して、スイッチ回路１７のス
イッチＷ1 の可動接片をａ側からｂ側に切替制御すると
共にスイッチＷ2 をオフに制御する。その結果、コンデ
ンサ１８に電流Ｉｍ＋Ｉｋが充電され、コンデンサの端
子電圧、つまりランプ電圧Ｓｂは、コンデンサの容量を
Ｃ，時間をｔで表せば、 （Ｉｍ＋Ｉｋ）ｔ＝ＣＳｂ ∴ Ｓｂ＝（Ｉｍ＋Ｉｋ）ｔ／Ｃ …… （４） オフセット電流Ｉｍが最大または最小のとき、ランプ電
圧Ｓｂの傾斜はそれぞれ最大または最小となる。スイッ
チ制御回路１９はランプ電圧Ｓｂのピーク値が所定値Ｅ
max に等しくなったことを検出すると、直ちにスイッチ
Ｗ1 の可動接片をａ側に、スイッチＷ2 をオンに制御す
る。このようにして図２Ｂｂに示すようなランプ電圧が
得られ、比較器１２に入力され、比較電圧Ｖｃ＝Ｅｒと
比較される。比較器１２の出力電圧Ｓｃ（図２Ｂｃ）は
波形整形回路１３で整形されて、継続時間がＴｋで、矩
形波の立上り及び立下り時間にジッタをもつ出力Ｓｏが
外部に供給される（図２Ｂｄ）。
Claims (4)
- 【請求項１】 クロック発生器と、 オフセット信号発生器と、 前記オフセット信号発生器から入力されるオフセット信
号の大きさに応じて、前記クロック発生器より入力され
るクロック信号を遅延させる可変遅延素子とを具備する
ことを特徴とする、 ジッタ発生装置。 - 【請求項２】 請求項１に記載のジッタ発生装置におい
て、前記可変遅延素子が、 前記クロック信号に同期して、所定の傾斜で立上るラン
プ電圧を発生するランプ波発生器と、 そのランプ電圧を比較電圧と比較する比較器と、 その比較器の出力を波形整形して、一定継続時間の矩形
波を出力する波形整形回路とを具備することを特徴とす
る。 - 【請求項３】 請求項２に記載のジッタ発生装置におい
て、前記比較器に与える比較電圧に前記オフセット信号
が重畳されていることを特徴とする。 - 【請求項４】 請求項２に記載のジッタ発生装置におい
て、前記ランプ波発生器が、所定電流でコンデンサを充
電させて、そのコンデンサの端子間にランプ電圧を発生
させるように構成され、前記所定電流に前記オフセット
信号が重畳されていることを特徴とする。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25153492A JPH06104708A (ja) | 1992-09-21 | 1992-09-21 | ジッタ発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25153492A JPH06104708A (ja) | 1992-09-21 | 1992-09-21 | ジッタ発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06104708A true JPH06104708A (ja) | 1994-04-15 |
Family
ID=17224248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25153492A Withdrawn JPH06104708A (ja) | 1992-09-21 | 1992-09-21 | ジッタ発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06104708A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003514317A (ja) * | 1999-11-19 | 2003-04-15 | アトメル・コーポレイション | デジタル周波数モニタリング |
| WO2006008908A1 (ja) * | 2004-07-22 | 2006-01-26 | Advantest Corporation | ジッタ印加回路、及び試験装置 |
| CN1741427B (zh) | 2005-09-13 | 2011-06-22 | 威盛电子股份有限公司 | 可注入时域抖动的测试电路及相关测试方法 |
| JP2016225910A (ja) * | 2015-06-02 | 2016-12-28 | エスアイアイ・セミコンダクタ株式会社 | 遅延回路及び半導体装置 |
-
1992
- 1992-09-21 JP JP25153492A patent/JPH06104708A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003514317A (ja) * | 1999-11-19 | 2003-04-15 | アトメル・コーポレイション | デジタル周波数モニタリング |
| WO2006008908A1 (ja) * | 2004-07-22 | 2006-01-26 | Advantest Corporation | ジッタ印加回路、及び試験装置 |
| US7287200B2 (en) | 2004-07-22 | 2007-10-23 | Advantest Corporation | Jitter applying circuit and test apparatus |
| CN1741427B (zh) | 2005-09-13 | 2011-06-22 | 威盛电子股份有限公司 | 可注入时域抖动的测试电路及相关测试方法 |
| JP2016225910A (ja) * | 2015-06-02 | 2016-12-28 | エスアイアイ・セミコンダクタ株式会社 | 遅延回路及び半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100629285B1 (ko) | 고정밀도의 주파수 변조가 가능한 스펙트럼 확산 방식을이용한 클럭 발생 회로 | |
| CN103001608B (zh) | 精确三角波形发生器 | |
| US20040232955A1 (en) | Clock multiplier | |
| US6606005B2 (en) | Phase-locked loop circuit capable of adjusting the frequency range of spread spectrum clock | |
| KR102605646B1 (ko) | 비대칭 펄스 폭 비교 회로 및 이를 포함하는 클럭 위상 보정 회로 | |
| US7188131B2 (en) | Random number generator | |
| US20100289548A1 (en) | Frequency Generator for Generating Signals with Variable Frequencies | |
| US7417477B2 (en) | PLL circuit | |
| JPH07170176A (ja) | Ｐｌｌ回路の同調周波数をセットアップする装置およびその方法 | |
| US20020171457A1 (en) | Method of generating a clock, a clock generation device, and electronic apparatuses having a clock generation device | |
| US7276944B2 (en) | Clock generation circuit and clock generation method | |
| KR100417752B1 (ko) | 고주파신호의주파수변조방법및장치 | |
| TWI902176B (zh) | 開關頻率同步電路、方法及開關電源 | |
| RU2133076C1 (ru) | Управляемый генератор импульсов | |
| JPH06112785A (ja) | ジッタ発生装置 | |
| JP2008028831A (ja) | 電圧制御発振器 | |
| JP3284501B2 (ja) | 高圧安定化回路 | |
| JPH06164379A (ja) | デューティ比固定ｐｌｌ発振回路 | |
| US3662286A (en) | Gated oscillator | |
| SU819975A1 (ru) | Устройство дл синхронизации фаздВуХ гЕНЕРАТОРОВ | |
| KR100213260B1 (ko) | 주파수 체배기 | |
| KR950007459B1 (ko) | 듀티 사이클 제어형 클럭 발생 장치 | |
| KR0138318B1 (ko) | 듀티 사이클 조정장치 | |
| JPH03250814A (ja) | 周波数シンセサイザ | |
| JPH04288708A (ja) | 周波数シンセサイザー |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |