JPH06105675B2 - 平坦なレジスト膜の形成方法 - Google Patents
平坦なレジスト膜の形成方法Info
- Publication number
- JPH06105675B2 JPH06105675B2 JP62232822A JP23282287A JPH06105675B2 JP H06105675 B2 JPH06105675 B2 JP H06105675B2 JP 62232822 A JP62232822 A JP 62232822A JP 23282287 A JP23282287 A JP 23282287A JP H06105675 B2 JPH06105675 B2 JP H06105675B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- film
- thin film
- forming
- flat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、凹凸段差を有する基板上に平坦なレジスト薄
膜を形成する方法に関する。
膜を形成する方法に関する。
従来の技術 従来、半導体素子の高集積化に伴い、パターン形成の微
細化や、微細パターン形成のための平坦化の技術的改善
が図られている。
細化や、微細パターン形成のための平坦化の技術的改善
が図られている。
従来のレジスト膜形成方法では、第３図Ａのような凹凸
段差を有する基板31において、第３図Ｂおように幅の広
い凹部にレジストパターン32を形成し凹部の幅を所望の
幅以下にする。次にレジスト薄膜33を形成し表面を平坦
にし、平坦なレジスト膜を形成するというものである。
段差を有する基板31において、第３図Ｂおように幅の広
い凹部にレジストパターン32を形成し凹部の幅を所望の
幅以下にする。次にレジスト薄膜33を形成し表面を平坦
にし、平坦なレジスト膜を形成するというものである。
発明が解決しようとする問題点 しかし、第３図に示した従来の形成方法では、レジスト
パターン32の形成後にも深い溝がそのまま残っているた
め、次の薄いレジスト薄膜33を形成しても溝上部でレジ
ストの窪みができ平坦化されない。また、凹部の疎密に
よっても、レジスト薄膜33が変化する。つまり、レジス
トパターン32を形成した後に残る溝部の密度が高くなる
ほどレジスト薄膜33が薄くなり全体を均一にできない。
レジスト薄膜33の窪みや、膜厚の不均一によりマスク露
光による微細パターン形成の際には、パターン線幅が異
なるという問題を生じ、レジスト薄膜を用いたエッチバ
ックによる下地素子の平坦化では、レジスト薄膜33の表
面形状がそのまま転写されるため一様に平坦化すること
ができないうえ、膜厚が不均一のため、エッチバックの
エッチング量が異なるという問題を生じる。
パターン32の形成後にも深い溝がそのまま残っているた
め、次の薄いレジスト薄膜33を形成しても溝上部でレジ
ストの窪みができ平坦化されない。また、凹部の疎密に
よっても、レジスト薄膜33が変化する。つまり、レジス
トパターン32を形成した後に残る溝部の密度が高くなる
ほどレジスト薄膜33が薄くなり全体を均一にできない。
レジスト薄膜33の窪みや、膜厚の不均一によりマスク露
光による微細パターン形成の際には、パターン線幅が異
なるという問題を生じ、レジスト薄膜を用いたエッチバ
ックによる下地素子の平坦化では、レジスト薄膜33の表
面形状がそのまま転写されるため一様に平坦化すること
ができないうえ、膜厚が不均一のため、エッチバックの
エッチング量が異なるという問題を生じる。
またレジスト薄膜33により、平坦でかつ均一な膜厚にし
ようとすると非常に厚く形成せねばならず、微細パター
ン形成には適応できず、素子の平坦化に用いる際もエッ
チバックの面内均一性が著しく要求されるので困難とな
る。
ようとすると非常に厚く形成せねばならず、微細パター
ン形成には適応できず、素子の平坦化に用いる際もエッ
チバックの面内均一性が著しく要求されるので困難とな
る。
問題点を解決するための手段 本発明の平坦なレジスト膜の形成方法は、一主面上に凹
凸パターンを有する基板に第１のレジスト薄膜を形成す
る工程と、前記第１のレジスト薄膜を所望の量エッチバ
ックして除去する工程と、この第１のレジスト薄膜上に
第２のレジスト薄膜を形成する工程を含み、凹凸パター
ン面に平坦かつ均一な膜厚のレジスト薄膜を形成するよ
うにしたものである。
凸パターンを有する基板に第１のレジスト薄膜を形成す
る工程と、前記第１のレジスト薄膜を所望の量エッチバ
ックして除去する工程と、この第１のレジスト薄膜上に
第２のレジスト薄膜を形成する工程を含み、凹凸パター
ン面に平坦かつ均一な膜厚のレジスト薄膜を形成するよ
うにしたものである。
作用 本発明は、上記構成により、以下のように作用する。
第１のレジスト薄膜を形成し、凹部を埋めて表面を
ほぼ平坦にした後に、エッチバックにより第１のレジス
ト薄膜を適量除去することにより、凹部段差を軽減でき
る。その上に第２のレジスト薄膜を形成するので、第２
のレジスト薄膜を薄くしても、表面を平坦にすることが
できるうえ、基板凹部密度による第２のレジスト薄膜の
膜厚変化を小さくできる。
ほぼ平坦にした後に、エッチバックにより第１のレジス
ト薄膜を適量除去することにより、凹部段差を軽減でき
る。その上に第２のレジスト薄膜を形成するので、第２
のレジスト薄膜を薄くしても、表面を平坦にすることが
できるうえ、基板凹部密度による第２のレジスト薄膜の
膜厚変化を小さくできる。
第２のレジスト薄膜を薄くかつ平坦で均一な膜厚に
できるので、以後の工程でマスク露光による微細パター
ン形成が精度良く行なうことができる。また、エッチン
グによる素子の平坦化に用いる場合もバラツキがなく平
坦にすることができる。
できるので、以後の工程でマスク露光による微細パター
ン形成が精度良く行なうことができる。また、エッチン
グによる素子の平坦化に用いる場合もバラツキがなく平
坦にすることができる。
実施例 以下、本発明の平坦なレジスト膜形成方法を実施例にも
とづいて説明する。
とづいて説明する。
（第１実施例） 第１図は本発明の第１の実施例を説明するための工程断
面図であり、まずＡに示すような凹凸パターン（例えば
深さ１μｍ程度）の形成された基板11上に、マスク露光
などを用いて幅の広い凹部（例えば幅２μｍ以上となる
凹部）にレジストパターン12（例えば膜厚１μｍ）を形
成して、凹部の溝幅をすべて所定の幅（例えば１μｍ）
以下としてＢを得る。次にＣのように第１のレジスト薄
膜としてレジスト膜13（例えば膜厚１μｍ程度）を形成
する。この段階では、前の従来の技術での問題点で述べ
たように、溝部ではレジスト膜13上に窪みができるほ
か、溝部の密度の疎密により、レジスト膜13の膜厚が異
なっている（上記の寸法で行なった際、段差が0.3μｍ
程度、膜厚の差が0.3μｍ程度）。次に、エッチバック
によりＤのように凸部上のレジスト膜13をすべて除去す
る。これにより凹部のレジスト膜13は低くなる（0.3μ
ｍ程度）。さらに、第２のレジスト薄膜としてのレジス
ト膜１所望（例えば膜厚１μｍ程度）を形成して第１図
Ｅを得る。レジスト膜13をエッチバックしてＤを得た段
階で表面上の段差は軽減されているため溝部でのレジス
ト膜14の窪む量を著しく減少（0.1μｍ以下）するとと
もに、溝部密度による膜厚の変化もほとんど生じない
（0.1μｍ以下）。よって、非常に平坦で、膜厚の均一
なレジスト膜の形成ができる。
面図であり、まずＡに示すような凹凸パターン（例えば
深さ１μｍ程度）の形成された基板11上に、マスク露光
などを用いて幅の広い凹部（例えば幅２μｍ以上となる
凹部）にレジストパターン12（例えば膜厚１μｍ）を形
成して、凹部の溝幅をすべて所定の幅（例えば１μｍ）
以下としてＢを得る。次にＣのように第１のレジスト薄
膜としてレジスト膜13（例えば膜厚１μｍ程度）を形成
する。この段階では、前の従来の技術での問題点で述べ
たように、溝部ではレジスト膜13上に窪みができるほ
か、溝部の密度の疎密により、レジスト膜13の膜厚が異
なっている（上記の寸法で行なった際、段差が0.3μｍ
程度、膜厚の差が0.3μｍ程度）。次に、エッチバック
によりＤのように凸部上のレジスト膜13をすべて除去す
る。これにより凹部のレジスト膜13は低くなる（0.3μ
ｍ程度）。さらに、第２のレジスト薄膜としてのレジス
ト膜１所望（例えば膜厚１μｍ程度）を形成して第１図
Ｅを得る。レジスト膜13をエッチバックしてＤを得た段
階で表面上の段差は軽減されているため溝部でのレジス
ト膜14の窪む量を著しく減少（0.1μｍ以下）するとと
もに、溝部密度による膜厚の変化もほとんど生じない
（0.1μｍ以下）。よって、非常に平坦で、膜厚の均一
なレジスト膜の形成ができる。
（第２実施例） 第２図は本発明の第２の実施例を説明するための工程断
面図であり、第２図Ａに示すように、基板11上全面に薄
膜としてのCVD−SiO2膜25を形成した後、以下、第２図
Ｂ〜Ｄの如く、第１の実施例と同様にして平坦で、均一
な膜厚のレジスト膜を形成できる。
面図であり、第２図Ａに示すように、基板11上全面に薄
膜としてのCVD−SiO2膜25を形成した後、以下、第２図
Ｂ〜Ｄの如く、第１の実施例と同様にして平坦で、均一
な膜厚のレジスト膜を形成できる。
第１実施例および第２実施例において凹凸パターンを基
板11の凹凸として説明したが、この基板11の凹凸は配線
パターンや素子分離後に残る段差、その他の何の段差で
あっても良い。
板11の凹凸として説明したが、この基板11の凹凸は配線
パターンや素子分離後に残る段差、その他の何の段差で
あっても良い。
発明の効果 以上述べてきたように本発明の平坦もレジスト膜形成方
法によれば以下のような効果が得られる。
法によれば以下のような効果が得られる。
第１のレジスト薄膜の形成およびエッチバックによ
る除去により、凹凸段差を軽減した後に第２のレジスト
薄膜を形成するので、非常に平坦性が良く均一な膜厚の
レジスト膜形成ができる。
る除去により、凹凸段差を軽減した後に第２のレジスト
薄膜を形成するので、非常に平坦性が良く均一な膜厚の
レジスト膜形成ができる。
第２のレジスト薄膜を薄くかつ平坦・均一にできる
ので、以後の工程でのマスク露光あるいはエッチバック
による素子の平坦化が精度良く行なえる。
ので、以後の工程でのマスク露光あるいはエッチバック
による素子の平坦化が精度良く行なえる。
第１図は本発明の第１実施例方法を説明するための工程
断面図、第２図は本発明の第２の実施例方法を説明する
ための工程断面図、第３図は従来の方法を説明するため
の工程断面図である。 11……基板、12……レジストパターン、 13……レジスト膜（第１のレジスト薄膜）、 14……レジスト膜（第２のレジスト薄膜）、 25……CVD−SiO2膜（薄膜）。
断面図、第２図は本発明の第２の実施例方法を説明する
ための工程断面図、第３図は従来の方法を説明するため
の工程断面図である。 11……基板、12……レジストパターン、 13……レジスト膜（第１のレジスト薄膜）、 14……レジスト膜（第２のレジスト薄膜）、 25……CVD−SiO2膜（薄膜）。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 真一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (56)参考文献 特開 昭62−111447（ＪＰ，Ａ) 特開 昭62−45032（ＪＰ，Ａ) 特開 昭62−33445（ＪＰ，Ａ) 特開 昭62−1232（ＪＰ，Ａ) 特開 昭61−8946（ＪＰ，Ａ)
Claims (4)
- 【請求項１】一主面上に凹凸パターンを有する基板に第
１のレジスト薄膜を形成する工程と、前記第１のレジス
ト薄膜を所望の量、エッチバックして除去する工程と、
この第１のレジスト膜上に第２のレジスト薄膜を形成す
る工程を含み、凹凸パターン面に平坦でかつ均一な膜厚
のレジスト薄膜を形成するようにした平坦なレジスト膜
の形成方法。 - 【請求項２】基板凹部の所望するところにレジストパタ
ーンを形成した基板を使用する特許請求の範囲第１項記
載の平坦なレジスト膜の形成方法。 - 【請求項３】第１のレジスト薄膜および第２のレジスト
薄膜を２μｍ以下の膜厚とする特許請求の範囲第１項記
載の平坦なレジスト膜の形成方法。 - 【請求項４】凹凸部全面に薄膜を形成したものを基板と
して使用する特許請求の範囲第１項記載の平坦なレジス
ト膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62232822A JPH06105675B2 (ja) | 1987-09-17 | 1987-09-17 | 平坦なレジスト膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62232822A JPH06105675B2 (ja) | 1987-09-17 | 1987-09-17 | 平坦なレジスト膜の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6474723A JPS6474723A (en) | 1989-03-20 |
| JPH06105675B2 true JPH06105675B2 (ja) | 1994-12-21 |
Family
ID=16945321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62232822A Expired - Fee Related JPH06105675B2 (ja) | 1987-09-17 | 1987-09-17 | 平坦なレジスト膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06105675B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2701991B2 (ja) * | 1990-12-21 | 1998-01-21 | ローム株式会社 | ワイヤボンダ |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS618946A (ja) * | 1984-06-25 | 1986-01-16 | Toshiba Corp | 半導体装置の製造方法 |
| JPS621232A (ja) * | 1985-06-26 | 1987-01-07 | Matsushita Electronics Corp | 絶縁膜の平坦化方法 |
| JPS62111447A (ja) * | 1985-07-18 | 1987-05-22 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS6233445A (ja) * | 1985-08-07 | 1987-02-13 | Nec Corp | 多層配線とその製造方法 |
| JPS6245032A (ja) * | 1985-08-22 | 1987-02-27 | Nec Corp | 半導体装置の製造方法 |
-
1987
- 1987-09-17 JP JP62232822A patent/JPH06105675B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6474723A (en) | 1989-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5733801A (en) | Method of making a semiconductor device with alignment marks | |
| JPH05121379A (ja) | 半導体装置の製造方法 | |
| JPS63304644A (ja) | ヴアイア・ホール形成方法 | |
| US5294296A (en) | Method for manufacturing a contact hole of a semiconductor device | |
| JP2665568B2 (ja) | 半導体装置の製造方法 | |
| JPH06105675B2 (ja) | 平坦なレジスト膜の形成方法 | |
| US4988404A (en) | Method of producing a primary diffraction grating | |
| JPH06326091A (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| JP2808969B2 (ja) | 半導体式加速度センサの製造方法 | |
| JPH0216752A (ja) | 半導体装置 | |
| JP2595949B2 (ja) | 半導体装置の製造方法 | |
| JP2748465B2 (ja) | 半導体装置の製造方法 | |
| JP2550601B2 (ja) | 半導体装置の製造方法 | |
| JPS6211491B2 (ja) | ||
| JP2872298B2 (ja) | 半導体装置の製造方法 | |
| JPH0191435A (ja) | 半導体装置の製造方法 | |
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| JP2597424B2 (ja) | 半導体装置の製造方法 | |
| JPH0422021B2 (ja) | ||
| JPS63161645A (ja) | 半導体装置の製造方法 | |
| JPS6245032A (ja) | 半導体装置の製造方法 | |
| JP2994644B2 (ja) | 電極の形成方法 | |
| JPS6189633A (ja) | 半導体装置の製造方法 | |
| JPH01157555A (ja) | 層間絶縁膜の形成方法 | |
| JPH0621050A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |