JPS621232A - 絶縁膜の平坦化方法 - Google Patents
絶縁膜の平坦化方法Info
- Publication number
- JPS621232A JPS621232A JP13945985A JP13945985A JPS621232A JP S621232 A JPS621232 A JP S621232A JP 13945985 A JP13945985 A JP 13945985A JP 13945985 A JP13945985 A JP 13945985A JP S621232 A JPS621232 A JP S621232A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- flow
- bpsg
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 8
- 239000005380 borophosphosilicate glass Substances 0.000 abstract description 10
- 239000000758 substrate Substances 0.000 abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 2
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 2
- 239000011574 phosphorus Substances 0.000 abstract description 2
- 238000001020 plasma etching Methods 0.000 abstract description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract 1
- 229910052796 boron Inorganic materials 0.000 abstract 1
- 238000005229 chemical vapour deposition Methods 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- KGBXLFKZBHKPEV-UHFFFAOYSA-N boric acid Chemical compound OB(O)O KGBXLFKZBHKPEV-UHFFFAOYSA-N 0.000 description 1
- 239000004327 boric acid Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、超ＬＳＩや３次元素子等の半導体素子の製造
に利用することができる絶縁膜の平坦化方法に関するも
のである。
に利用することができる絶縁膜の平坦化方法に関するも
のである。
従来の技術
半導体素子の高密度、高集積化にともなって、絶縁膜の
平坦化方法は、ますます重要になってきた０ 以下、図面を参照にしながら、従来の絶縁膜の平坦化方
法について説明する。
平坦化方法は、ますます重要になってきた０ 以下、図面を参照にしながら、従来の絶縁膜の平坦化方
法について説明する。
第２図は、従来の絶縁膜の平坦化方法の工程断面図を示
すものである。第２図において、１は８１基板、２はポ
リ８ｉ膜、３はＳｉＯ□膜、４はホトレジスト膜である
。以下、工程を簡単に説明する。まず、同図ａのように
厚さ１μｍのポリＳｉ膜２のステップの付いたＳｌ基板
１に、常圧ＣＶＤ法でＳｉｏ２膜３を堆積し、同図すの
ようにホトレジスト膜４を１μｍの厚さに回転塗布し、
熱処理する。その後、レジストとＳｉＯ２のエッチレー
トが同一の条件（等速エッチ条件）で、レジスト膜４と
５ｌｏ２膜３を同時にエツチングし、同図Ｃのような形
状を得る。
すものである。第２図において、１は８１基板、２はポ
リ８ｉ膜、３はＳｉＯ□膜、４はホトレジスト膜である
。以下、工程を簡単に説明する。まず、同図ａのように
厚さ１μｍのポリＳｉ膜２のステップの付いたＳｌ基板
１に、常圧ＣＶＤ法でＳｉｏ２膜３を堆積し、同図すの
ようにホトレジスト膜４を１μｍの厚さに回転塗布し、
熱処理する。その後、レジストとＳｉＯ２のエッチレー
トが同一の条件（等速エッチ条件）で、レジスト膜４と
５ｌｏ２膜３を同時にエツチングし、同図Ｃのような形
状を得る。
発明が解決しようとする問題点
しかしながら、上記のような構成では、５１０２膜３堆
積時のオーバハングや段差の影響で、ホトレジスト膜４
が平坦性よく形成されないので、エッチバックしてもそ
のレジストの形状が保存されて、結局、平坦度の高い膜
は得られないという欠点を有していた。
積時のオーバハングや段差の影響で、ホトレジスト膜４
が平坦性よく形成されないので、エッチバックしてもそ
のレジストの形状が保存されて、結局、平坦度の高い膜
は得られないという欠点を有していた。
本発明は、上記欠点に鑑み、非常に平坦度の高い絶縁膜
の形成方法を提供するものである。
の形成方法を提供するものである。
問題点を解決するための手段
上記問題点を解決するために、本発明の絶縁膜の平坦化
方法は、絶縁膜をフローする工程と、エッチバックする
工程とから構成されている。
方法は、絶縁膜をフローする工程と、エッチバックする
工程とから構成されている。
作 用
この構成によれば、ホト・レジストを塗布する前に、絶
縁膜はかなり平坦になっているので、非常に平坦度の高
いレジスト膜が形成でき、それをエッチバックすれば、
絶縁膜は完全に平坦化されることとなる。
縁膜はかなり平坦になっているので、非常に平坦度の高
いレジスト膜が形成でき、それをエッチバックすれば、
絶縁膜は完全に平坦化されることとなる。
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図は本発明の一実施例における絶縁膜の平坦化方法
の工程断面図を示すものである。第１図において、１は
Ｓｔ基板、２はポリＳｉ膜、４はホトレジスト膜、６は
ホウリン酸シリケートガラス（、ＢＰＳＧ）膜である。
の工程断面図を示すものである。第１図において、１は
Ｓｔ基板、２はポリＳｉ膜、４はホトレジスト膜、６は
ホウリン酸シリケートガラス（、ＢＰＳＧ）膜である。
以下、本実施例の工程を説明する。１μｍの厚さのポリ
Ｓｉ膜２のステップの付いたＳ五基板に、常圧ＣＶＤ法
で、ポロン濃度４ｗｔ％とリン濃度４ｗｔチとを含有す
るＢＰＳＧ膜を温度４３０℃で約２ｐｒｎ成長させる。
Ｓｉ膜２のステップの付いたＳ五基板に、常圧ＣＶＤ法
で、ポロン濃度４ｗｔ％とリン濃度４ｗｔチとを含有す
るＢＰＳＧ膜を温度４３０℃で約２ｐｒｎ成長させる。
次に第１図ａのように、９００℃の水蒸気気流中で３０
分間の熱処理をし、フローさせる。次に同図すのように
、ホト・レジストを厚さ１ ｐｒｎになるように回転塗
布し、１５０℃Ｎ２中で２０分間熱処理する。その後、
ＣＦ４と０□ガスをエッチャントとする反応性イオンエ
ツチングで、等速エッチ条件を用いて、ＢＰＳＧ膜とレ
ジスト膜を同時にエツチングする。同図Ｃはその結果得
られた形状である。
分間の熱処理をし、フローさせる。次に同図すのように
、ホト・レジストを厚さ１ ｐｒｎになるように回転塗
布し、１５０℃Ｎ２中で２０分間熱処理する。その後、
ＣＦ４と０□ガスをエッチャントとする反応性イオンエ
ツチングで、等速エッチ条件を用いて、ＢＰＳＧ膜とレ
ジスト膜を同時にエツチングする。同図Ｃはその結果得
られた形状である。
以上のようＫ、本実施例によれば、絶縁膜をフローする
工程と、絶縁膜をエッチバックする工程とを、設けるこ
とにより、非常に平坦度の高い絶縁膜を得ることができ
る。
工程と、絶縁膜をエッチバックする工程とを、設けるこ
とにより、非常に平坦度の高い絶縁膜を得ることができ
る。
なお、〜本実施例では、絶縁膜をフローしたあとのエッ
チバックは一度しか行なっていないが、レジストを再塗
布して２度以上してもよく、エッチバックの回数が増す
ほど平坦度はさらによくなってくる。また、フローして
エッチバックした後、再びＢＰＳＧ膜を堆積し、再度フ
ローしても、平坦度を向上させることができる。また実
施例では絶縁膜はＢＰＳＧ膜としたが、絶縁膜はリン酸
ガラス（ＰＳＧ）やホウ酸ガラス（ＢＳＧ）としてもよ
いことは言うまでもない。
チバックは一度しか行なっていないが、レジストを再塗
布して２度以上してもよく、エッチバックの回数が増す
ほど平坦度はさらによくなってくる。また、フローして
エッチバックした後、再びＢＰＳＧ膜を堆積し、再度フ
ローしても、平坦度を向上させることができる。また実
施例では絶縁膜はＢＰＳＧ膜としたが、絶縁膜はリン酸
ガラス（ＰＳＧ）やホウ酸ガラス（ＢＳＧ）としてもよ
いことは言うまでもない。
発明の効果
以上のように本発明は、絶縁膜をフローする工程と、絶
縁膜をエッチバックする工程とを設けることにより、絶
縁膜の平坦度を著しく向上させることができ、その実用
的効果は大なるものがある。
縁膜をエッチバックする工程とを設けることにより、絶
縁膜の平坦度を著しく向上させることができ、その実用
的効果は大なるものがある。
第１図は、本発明の一実施例における絶縁膜の平坦化方
法の工程断面図、第２図は、従来の絶縁膜の平坦化方法
の工程断面図である。 １・・・・・・ＳＬ基板、２・・・・・・ボ１Ｊｓｉ膜
、３・・・・・・Ｓｉｏ２膜、４・・・・・・ホトレジ
スト膜、６・・・・・・ＢＰＳＧ膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第２
図
法の工程断面図、第２図は、従来の絶縁膜の平坦化方法
の工程断面図である。 １・・・・・・ＳＬ基板、２・・・・・・ボ１Ｊｓｉ膜
、３・・・・・・Ｓｉｏ２膜、４・・・・・・ホトレジ
スト膜、６・・・・・・ＢＰＳＧ膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第２
図
Claims (1)
- 絶縁膜をフローする工程と、前記絶縁膜をエッチバック
する工程とを備えていることを特徴とする絶縁膜の平坦
化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13945985A JPS621232A (ja) | 1985-06-26 | 1985-06-26 | 絶縁膜の平坦化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13945985A JPS621232A (ja) | 1985-06-26 | 1985-06-26 | 絶縁膜の平坦化方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS621232A true JPS621232A (ja) | 1987-01-07 |
Family
ID=15245710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13945985A Pending JPS621232A (ja) | 1985-06-26 | 1985-06-26 | 絶縁膜の平坦化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS621232A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6474723A (en) * | 1987-09-17 | 1989-03-20 | Matsushita Electric Industrial Co Ltd | Formation of flat resist film |
| US5077238A (en) * | 1988-05-18 | 1991-12-31 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a semiconductor device with a planar interlayer insulating film |
| EP0583678A3 (en) * | 1992-08-14 | 1994-09-21 | Siemens Ag | Process to create surface pattern and applications thereof |
| US5399532A (en) * | 1991-05-30 | 1995-03-21 | At&T Corp. | Integrated circuit window etch and planarization |
| JPH09297238A (ja) * | 1996-05-09 | 1997-11-18 | Sumitomo Electric Ind Ltd | 光導波路の製造方法 |
| US6569782B2 (en) * | 2000-06-15 | 2003-05-27 | Samsung Electronics Co., Ltd. | Insulating layer, semiconductor device and methods for fabricating the same |
| US6730619B2 (en) | 2000-06-15 | 2004-05-04 | Samsung Electronics Co., Ltd. | Method of manufacturing insulating layer and semiconductor device including insulating layer |
-
1985
- 1985-06-26 JP JP13945985A patent/JPS621232A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6474723A (en) * | 1987-09-17 | 1989-03-20 | Matsushita Electric Industrial Co Ltd | Formation of flat resist film |
| US5077238A (en) * | 1988-05-18 | 1991-12-31 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a semiconductor device with a planar interlayer insulating film |
| US5399532A (en) * | 1991-05-30 | 1995-03-21 | At&T Corp. | Integrated circuit window etch and planarization |
| EP0583678A3 (en) * | 1992-08-14 | 1994-09-21 | Siemens Ag | Process to create surface pattern and applications thereof |
| JPH09297238A (ja) * | 1996-05-09 | 1997-11-18 | Sumitomo Electric Ind Ltd | 光導波路の製造方法 |
| US6569782B2 (en) * | 2000-06-15 | 2003-05-27 | Samsung Electronics Co., Ltd. | Insulating layer, semiconductor device and methods for fabricating the same |
| US6730619B2 (en) | 2000-06-15 | 2004-05-04 | Samsung Electronics Co., Ltd. | Method of manufacturing insulating layer and semiconductor device including insulating layer |
| US7180129B2 (en) | 2000-06-15 | 2007-02-20 | Samsung Electronics Co., Ltd. | Semiconductor device including insulating layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5747381A (en) | Technique for the removal of residual spin-on-glass (SOG) after full SOG etchback | |
| JPS618945A (ja) | 半導体集積回路装置 | |
| JPS59139643A (ja) | 半導体装置およびその製造方法 | |
| JPH1012716A (ja) | 半導体装置の製造方法 | |
| JPS621232A (ja) | 絶縁膜の平坦化方法 | |
| JPS63142A (ja) | 半導体装置の製造方法 | |
| JPH04186657A (ja) | コンタクト配線の作製方法 | |
| JPS58204540A (ja) | 半導体装置の製法 | |
| JPS586306B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| JPH01244635A (ja) | 半導体装置の製造方法 | |
| JP2522389B2 (ja) | 半導体装置の製造方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JP2795875B2 (ja) | 半導体装置の製造方法 | |
| JPH0226783B2 (ja) | ||
| JP2637726B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0194623A (ja) | 多層配線半導体装置の製造方法 | |
| JPH01222448A (ja) | 半導体装置の製造方法 | |
| JPS61260639A (ja) | 半導体装置の製造方法 | |
| JPH0148652B2 (ja) | ||
| JPS61260638A (ja) | 半導体装置の製造方法 | |
| JPS62281345A (ja) | 半導体装置の製造方法 | |
| JPH0797583B2 (ja) | 層間絶縁膜の形成方法 | |
| JPS5965447A (ja) | 半導体装置の製造方法 | |
| JPS63260038A (ja) | 平坦化方法 | |
| JPS61176133A (ja) | 半導体装置の製造方法 |