JPH06105751B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06105751B2 JPH06105751B2 JP60006801A JP680185A JPH06105751B2 JP H06105751 B2 JPH06105751 B2 JP H06105751B2 JP 60006801 A JP60006801 A JP 60006801A JP 680185 A JP680185 A JP 680185A JP H06105751 B2 JPH06105751 B2 JP H06105751B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- scribe line
- mark
- photomask
- scribe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/101—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
- H10W46/603—Formed on wafers or substrates before dicing and remaining on chips after dicing
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Dicing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置、特に半導体装置の製造工程にお
いて半導体ウエーハ上に設ける見合わせパターンなどの
各種マークの構造に関する。
いて半導体ウエーハ上に設ける見合わせパターンなどの
各種マークの構造に関する。
半導体装置の製造においては、ホトマスクを用いて、パ
ターン焼付け・エツチング・拡散等の工程を繰返して行
なう。
ターン焼付け・エツチング・拡散等の工程を繰返して行
なう。
ホトマスクには、製造上必要な各種マークを設ける。通
常、ホトマスクのマークとしては、第２図に示すように
ホトマスク１自身の検査に必要な内部寸法測定パターン
2,外形寸法測定パターン3,半導体装置の製造上必要な目
合わせパターン４および工程順識別番号５などがある。
常、ホトマスクのマークとしては、第２図に示すように
ホトマスク１自身の検査に必要な内部寸法測定パターン
2,外形寸法測定パターン3,半導体装置の製造上必要な目
合わせパターン４および工程順識別番号５などがある。
これらのマークのうち、外形寸法測定パターン3,目合わ
せパターン４は、その用途からすべての工程のホトマス
クにつき同一位置に設ける。内部寸法測定パターン2,工
程順識別番号５は各工程のホトマスクの非配線領域に置
かれるかぎり必ずしもすべてのホトマスクにつき同一位
置にある必要はない。しかし内部寸法測定パターン2,工
程順識別番号５も、ことさら各工程ごとに位置を変えて
設け、半導体装置の専有面積を増大させることは不経済
であるから、各工程パターンとも同じ位置に設けること
が普通である。
せパターン４は、その用途からすべての工程のホトマス
クにつき同一位置に設ける。内部寸法測定パターン2,工
程順識別番号５は各工程のホトマスクの非配線領域に置
かれるかぎり必ずしもすべてのホトマスクにつき同一位
置にある必要はない。しかし内部寸法測定パターン2,工
程順識別番号５も、ことさら各工程ごとに位置を変えて
設け、半導体装置の専有面積を増大させることは不経済
であるから、各工程パターンとも同じ位置に設けること
が普通である。
上記のように、半導体装置の各ホトマスクについて同一
位置にマークを設けると、半導体装置のマークの部分
は、第３図に示すような構造になる。シリコン基板11上
に下地層12,中間絶縁層13,カバー層14が形成され、マー
ク部分には貫通孔６が形成される。下地層12,中間絶縁
層13にはリンケイ酸ガラス（以下PSGという）が用いら
れるので、貫通孔６の側壁で、このPSGが露出状態にな
る。PSGの露出部分は水分と反応してリン酸を生じ、こ
のリン酸によつて配線材のアルミニユームを腐蝕する欠
点があつた。
位置にマークを設けると、半導体装置のマークの部分
は、第３図に示すような構造になる。シリコン基板11上
に下地層12,中間絶縁層13,カバー層14が形成され、マー
ク部分には貫通孔６が形成される。下地層12,中間絶縁
層13にはリンケイ酸ガラス（以下PSGという）が用いら
れるので、貫通孔６の側壁で、このPSGが露出状態にな
る。PSGの露出部分は水分と反応してリン酸を生じ、こ
のリン酸によつて配線材のアルミニユームを腐蝕する欠
点があつた。
上記欠点を除く対策として、半導体装置の製造の最終工
程であるカバー層14の形成において、そのホトマスクか
らマークを除く方法がある。この方法で形成されたカバ
ー層14は第４図に示すようにマーク部分の貫通孔６を完
全におおい、PSGの露出部分がなくなる。しかしこの方
法では、目合わせパターン４がなくなるため、目合わせ
ズレが大きくなる可能性もあり、またマスクの寸法比較
検査が行なえないからあらかじめマージンを多くとらね
ばならない。そのため半導体装置の面積の極小化に反し
あるいは目合わせズレの確認のために省力化がすゝまな
いことになる。
程であるカバー層14の形成において、そのホトマスクか
らマークを除く方法がある。この方法で形成されたカバ
ー層14は第４図に示すようにマーク部分の貫通孔６を完
全におおい、PSGの露出部分がなくなる。しかしこの方
法では、目合わせパターン４がなくなるため、目合わせ
ズレが大きくなる可能性もあり、またマスクの寸法比較
検査が行なえないからあらかじめマージンを多くとらね
ばならない。そのため半導体装置の面積の極小化に反し
あるいは目合わせズレの確認のために省力化がすゝまな
いことになる。
別の対策として、中間工程で、例えば配線工程でマーク
部分の貫通孔６を塞ぐ方法がある。第５図（ａ）（ｂ）
にこの場合を示す。同図（ａ）は完成した半導体装置の
平面図、同図（ｂ）は矢印の方向から見た断面図であ
る。図にみるようにした貫通孔６は配線材15によりおお
われてこの部分のPSGの露出がなくなる。しかしマーク
が次の工程以後に必要になるから、例えば図示のような
新規に外形寸法測定パターン７を配線工程以前に用いた
外形寸法測定パターン３と別個の位置に設ける必要が生
ずる。そのため半導体装置の面積がその分大きくなる欠
点があつた。
部分の貫通孔６を塞ぐ方法がある。第５図（ａ）（ｂ）
にこの場合を示す。同図（ａ）は完成した半導体装置の
平面図、同図（ｂ）は矢印の方向から見た断面図であ
る。図にみるようにした貫通孔６は配線材15によりおお
われてこの部分のPSGの露出がなくなる。しかしマーク
が次の工程以後に必要になるから、例えば図示のような
新規に外形寸法測定パターン７を配線工程以前に用いた
外形寸法測定パターン３と別個の位置に設ける必要が生
ずる。そのため半導体装置の面積がその分大きくなる欠
点があつた。
本発明の目的は、上記の欠点を除去し、半導体装置の面
積縮少のため各種マークは同一位置に配設されている
が、マーク部分の貫通孔の側壁にあるPSGが腐蝕して
も、その腐蝕の進行をとどめ、半導体装置の配線材に障
害を与えないようにした半篤体装置を提供することにあ
る。
積縮少のため各種マークは同一位置に配設されている
が、マーク部分の貫通孔の側壁にあるPSGが腐蝕して
も、その腐蝕の進行をとどめ、半導体装置の配線材に障
害を与えないようにした半篤体装置を提供することにあ
る。
本発明の半導体装置は、製造工程の各工程において同一
位置に重ねて設けた半導体ウエーハ上の各種マークの周
辺をスクライブ線構造で囲み、該スクライブ線構造がそ
の外表面を耐湿性皮膜によりおおわれるようにしたもの
である。
位置に重ねて設けた半導体ウエーハ上の各種マークの周
辺をスクライブ線構造で囲み、該スクライブ線構造がそ
の外表面を耐湿性皮膜によりおおわれるようにしたもの
である。
スクライブ線構造の部分は、通常スクライブしやすいよ
うに半導体装置基板まで露出しているが、本発明によれ
ばそのスクライブ線の周壁の外表面はカバー層14でおゝ
われている。したがつてスクライブ線構造で囲まれたマ
ークの貫通孔６のPSG部分は、貫通孔６の側壁側から腐
蝕していつても、後述の実施例で詳しく説明するよう
に、スクライブ線の周壁をおおうカバー層14で腐蝕はと
まりマーク部分より外に進行することがない。配線材は
通常スクライブ線より内側におくので、アルミニユム配
線に断線などの事故が生じない。
うに半導体装置基板まで露出しているが、本発明によれ
ばそのスクライブ線の周壁の外表面はカバー層14でおゝ
われている。したがつてスクライブ線構造で囲まれたマ
ークの貫通孔６のPSG部分は、貫通孔６の側壁側から腐
蝕していつても、後述の実施例で詳しく説明するよう
に、スクライブ線の周壁をおおうカバー層14で腐蝕はと
まりマーク部分より外に進行することがない。配線材は
通常スクライブ線より内側におくので、アルミニユム配
線に断線などの事故が生じない。
以下、第1A図，第1B図を参照して本発明の一実施例につ
き説明する。第1A図は半導体装置製造の第１工程（酸
化）のホトマスク平面図、第1B図は半導体撚置の１つの
マーク部分について拡大平面図、およびその断面図を示
したものである。
き説明する。第1A図は半導体装置製造の第１工程（酸
化）のホトマスク平面図、第1B図は半導体撚置の１つの
マーク部分について拡大平面図、およびその断面図を示
したものである。
第1A図に示すように、各マーク、すなわち内部寸法測定
パターン2,外形寸法測定パターン3,目合わせパターン4,
工程順識別番号５をすべてそれぞれホトマスクのスクラ
イブ線7,8で囲むようにする。スクライブ線８は通常の
スクライブ用に用いられるものであるが、スクライブ線
７はスクライブ用でなく、本発明のスクライブ線構造を
形成するために特に設けたものである。前者に対して線
の幅をはるかに狭くとる。
パターン2,外形寸法測定パターン3,目合わせパターン4,
工程順識別番号５をすべてそれぞれホトマスクのスクラ
イブ線7,8で囲むようにする。スクライブ線８は通常の
スクライブ用に用いられるものであるが、スクライブ線
７はスクライブ用でなく、本発明のスクライブ線構造を
形成するために特に設けたものである。前者に対して線
の幅をはるかに狭くとる。
第1B図は半導体装置のマーク部分を拡大した平面図
（ａ）およびｌ−ｍ線の断面図（ｂ）を示したものであ
る。スクライブ線7,8の部分はスクライブ線構造9,10に
なるが、この部分は半導体基板が線状に露出し，その側
壁がカバー装置14でおおわれている。カバー層14は例え
ばSiN層であつて、外界から完全に半導体装置を保護し
ている。
（ａ）およびｌ−ｍ線の断面図（ｂ）を示したものであ
る。スクライブ線7,8の部分はスクライブ線構造9,10に
なるが、この部分は半導体基板が線状に露出し，その側
壁がカバー装置14でおおわれている。カバー層14は例え
ばSiN層であつて、外界から完全に半導体装置を保護し
ている。
マーク部分の貫通孔６の側壁に露出した中間絶縁層13の
PSGは貫通孔６より侵入した水分により腐蝕されるが、
腐蝕の先端16がスクライブ線構造9,10に到達すると、こ
れ以上進行しない。半導体装置の配線は、一般にスクラ
イブ線構造９より内側に形成するから、PSGの腐蝕は何
ら配線に障害を生じない。
PSGは貫通孔６より侵入した水分により腐蝕されるが、
腐蝕の先端16がスクライブ線構造9,10に到達すると、こ
れ以上進行しない。半導体装置の配線は、一般にスクラ
イブ線構造９より内側に形成するから、PSGの腐蝕は何
ら配線に障害を生じない。
以上、詳しく説明したように、本発明においては半導体
装置の各種マーク部分が、スクライブ線構造で囲まれる
構造になつているため、マーク部分の貫通孔に水分が侵
入し、その側壁に露出した下地層，中間絶縁層などのリ
ンケイ酸ガラス層が腐蝕したとしても，電極配線に障害
を与えない。
装置の各種マーク部分が、スクライブ線構造で囲まれる
構造になつているため、マーク部分の貫通孔に水分が侵
入し、その側壁に露出した下地層，中間絶縁層などのリ
ンケイ酸ガラス層が腐蝕したとしても，電極配線に障害
を与えない。
ホトマスク１上に特に設けたスクライブ線７は腐蝕進行
防止の目的のみに設けたものであるから従来のスクライ
ブ線８に対して線幅1/5程度でよい。したがつて半導体
装置の有効面積の減少は第５図に示した従来の対策であ
る２つのマークを設ける方法よりはるかに少ない。
防止の目的のみに設けたものであるから従来のスクライ
ブ線８に対して線幅1/5程度でよい。したがつて半導体
装置の有効面積の減少は第５図に示した従来の対策であ
る２つのマークを設ける方法よりはるかに少ない。
上記のように、本発明によつて耐湿性の高い高信頼性の
製品を得ることができる。また半導体装置の有効面積の
減少がほとんどないから製品コストの上昇がない。
製品を得ることができる。また半導体装置の有効面積の
減少がほとんどないから製品コストの上昇がない。
【図面の簡単な説明】 第1A図は本発明で、半導体装置の製造における第１工程
に使用するホトマスクの拡大図、第1B図は本発明による
半導体装置のマーク部分の平面図，断面図、第２図は従
来例のホトマスク、第３図はマーク部分の断面図、第４
図，第５図は従来の対策によるマーク部分を示す図であ
る。 １…ホトマスク、２…内部寸法測定パターン、３…外形
寸法測定パターン、４…目合わせパターン、５…工程順
識別番号、６…マーク部分の貫通孔、7,8…ホトマスク
のスクライブ線、9,10…スクライブ線構造、11…シリコ
ン基板、12…下地層、13…中間絶縁層、14…カバー層、
15…配線材、16…腐蝕先端。
に使用するホトマスクの拡大図、第1B図は本発明による
半導体装置のマーク部分の平面図，断面図、第２図は従
来例のホトマスク、第３図はマーク部分の断面図、第４
図，第５図は従来の対策によるマーク部分を示す図であ
る。 １…ホトマスク、２…内部寸法測定パターン、３…外形
寸法測定パターン、４…目合わせパターン、５…工程順
識別番号、６…マーク部分の貫通孔、7,8…ホトマスク
のスクライブ線、9,10…スクライブ線構造、11…シリコ
ン基板、12…下地層、13…中間絶縁層、14…カバー層、
15…配線材、16…腐蝕先端。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/68
Claims (1)
- 【請求項１】スクライブ線領域で取り囲まれた半導体基
板上にマーク形成領域を有し、このマーク形成領域は前
記スクライブ線領域の一部と前記スクライブ線領域と同
一構造の線領域とによって取り囲まれており、前記マー
ク形成領域の前記線領域に面する側面は耐湿性被膜によ
り覆われていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60006801A JPH06105751B2 (ja) | 1985-01-18 | 1985-01-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60006801A JPH06105751B2 (ja) | 1985-01-18 | 1985-01-18 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61166129A JPS61166129A (ja) | 1986-07-26 |
| JPH06105751B2 true JPH06105751B2 (ja) | 1994-12-21 |
Family
ID=11648286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60006801A Expired - Lifetime JPH06105751B2 (ja) | 1985-01-18 | 1985-01-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06105751B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2595962B2 (ja) * | 1987-04-21 | 1997-04-02 | セイコーエプソン株式会社 | 半導体装置 |
| JPH0599822A (ja) * | 1991-04-10 | 1993-04-23 | Matsuzawa Seiki Kk | 押込型硬さ試験機 |
| JPH0544927U (ja) * | 1991-11-25 | 1993-06-15 | 株式会社四国製作所 | パレツト荷積み装置 |
| JP2790416B2 (ja) * | 1993-08-26 | 1998-08-27 | 沖電気工業株式会社 | アライメントマーク配置方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50150259U (ja) * | 1974-05-30 | 1975-12-13 | ||
| JPS56140626A (en) * | 1980-04-02 | 1981-11-04 | Toshiba Corp | Manufacture of semiconductor device |
-
1985
- 1985-01-18 JP JP60006801A patent/JPH06105751B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61166129A (ja) | 1986-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5308682A (en) | Alignment check pattern for multi-level interconnection | |
| US8274166B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6589385B2 (en) | Resist mask for measuring the accuracy of overlaid layers | |
| US5879838A (en) | Contact mask having guard ring patterns for manufacturing a semiconductor device | |
| KR100246149B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR970018320A (ko) | 반도체 소자의 제조방법 | |
| JPH06105751B2 (ja) | 半導体装置 | |
| US6342426B1 (en) | Method for protecting stepper alignment marks | |
| KR100410812B1 (ko) | 반도체장치의제조방법 | |
| US20010022405A1 (en) | Stepper alignment mark formation with dual field oxide process | |
| JP3004313B2 (ja) | 半導体装置の製造方法 | |
| JP2666393B2 (ja) | 半導体装置 | |
| JP2975871B2 (ja) | 合わせマークの位置ずれ検査方法 | |
| JP2005166900A (ja) | 半導体装置及びその製造方法 | |
| US6403978B1 (en) | Test pattern for measuring variations of critical dimensions of wiring patterns formed in the fabrication of semiconductor devices | |
| KR0158903B1 (ko) | 반도체소자의 게이트전극 콘택 및 그 제조방법 | |
| JPH0619120A (ja) | レチクルとそのレチクルを用いた半導体装置およびその製造方法 | |
| KR0185478B1 (ko) | 보호층 형성을 위한 레티클 및 그를 이용한 보호층형성방법 | |
| KR930007752B1 (ko) | 반도체 소자의 접속장치 및 그 제조방법 | |
| KR100373365B1 (ko) | 반도체 장치 제조 방법 및 그를 위한 레티클 | |
| JPH0845931A (ja) | 半導体装置の製造方法 | |
| KR100307222B1 (ko) | 마스크 프레임 | |
| JP3093674B2 (ja) | 半導体装置 | |
| KR100299516B1 (ko) | 반도체 소자의 오버레이 측정 패턴 형성방법 | |
| JPH0372653A (ja) | 半導体装置 |