JPH06105943B2 - 原稿処理装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、原稿上のマークペン等によりマークされた領
域を判別し、この判別結果を利用して原稿の処理を行う
原稿処理装置に関する。

〔従来の技術〕

従来から、CCDイメージセンサ等の受光素子等を用い
て、原稿からの反射光等に対応した濃度信号を検出し、
この濃度信号に基づいて原稿上のマークペン等によりマ
ークされた領域を判別し、さらに、この判別結果に基づ
いて原稿の処理を行う原稿処理装置が提案されている
（特開昭55−72041号公報、特開昭57−119380号公報、
特開昭59−139486号公報、特開昭62−239662号公報、特
開昭62−239663号公報）。

〔発明が解決しようとする課題〕

上記従来装置の内、受光素子面に色フィルタを用いて感
度レベルを変化させるもの、あるいは受光素子にカラー
センサを用いてマーク領域を判別するものにあっては、
受光部の構造が複雑になり、コストがかかることにな
る。

また、特開昭62−239662号公報や特開昭62−239663号公
報にあっては、原稿上のマーク検出確認位置のマークを
検出し、その位置に対応する原稿上の領域を画像処理す
るが、原稿上の任意と位置にある文字、図形等を抽出し
て画像処理することはできない。

さらに、特開昭59−139486号公報にあっては、読み取り
走査と同時に、原稿上のマーク領域を判別するため、切
り出し処理等の限られた画像処理しか行えない。

また、原稿から得られたマーク信号を全原稿面に沿って
記憶する大容量のメモリがいるといった問題がある。

本発明は、上記問題を解消するもので、原稿からマーク
を判別するとともに、少ないメモリでマーク領域が記憶
でき、この記憶されたマーク領域に基づいて多種の画像
処理が行える原稿処理装置を提供することを目的とす
る。

〔課題を解決するための手段〕

上記目的を達成するために、本発明は、受光素子を用い
て所定の中間調レベルでマーキングされたマーク領域を
有する原稿の読み取り走査を２回行わせる走査制御手段
と、１回目の読み取り走査に基づいて得られた濃度信号
が予め設定された第１閾値と第２閾値との間にあるか否
かにより上記濃度信号を２値化し、上記第１閾値と第２
閾値間にある２値化信号をマーカ信号として出力する２
値化手段と、上記１回目の読み取り走査に基づいて得ら
れた２値化信号を所定の副走査ライン毎に間引く間引き
手段と、この間引き手段からの出力信号を記憶する記憶
手段と、この記憶手段に記憶された上記マーカ信号間に
ある２値化信号をマーカ信号に修正して上記記憶手段に
再度記憶させる修正手段と、２回目の読み取り走査に同
期して上記２値化信号が間引かれた副走査ラインに対す
る信号を上記記憶手段に記憶された２値化信号で補間す
る補間手段と、２回目の読み取り走査に同期して上記記
憶手段から読み出された２値化信号及び上記補間手段か
らの補間信号を用いて上記受光素子からの信号をゲート
するゲート手段とを備えたものである。

〔作用〕

上記構成の原稿処理装置によれば、１回目の読み取り走
査のときに、受光素子からの濃度信号がローレベルの第
１閾値とハイレベルの第２閾値との間にあるかどうかで
２値化され、上記第１閾値と第２閾値間にある２値化信
号が原稿のマーク領域を示すマーカ信号として出力され
る。上記２値化信号は、所定の副走査ライン毎に間引か
れた一旦、記憶手段に記憶され、更に各副走査ライン毎
にマーカ信号間の２値化信号がマーカ信号に修正されて
上記記憶手段に再記憶させる。そして、２回目の読み取
り走査のときに、間引かれた副走査ラインに対する信号
が上記記憶手段に記憶されている２値化信号で補間され
るととも、上記記憶手段から読み出された２値化信号及
び上記補間信号を用いて受光素子からの信号がゲート処
理されて出力される。

〔実施例〕

第１図は本発明に係る原稿処理装置の一実施例を示すブ
ロック図である。

原稿処理装置はCCDイメージンセンサ等からなる受光素
子１、変換部２、ラインメモリ３、判定部４、記憶部
５、データバファ6,7,8、ゲート部９、走査部10及び中
央制御部11から構成されている。

受光素子１は図示しない原稿上を走査し、この原稿から
の反射光を受光して原稿濃度に対応した濃度信号を出力
するものである。変換部２は受光素子１からの出力信号
を上記走査と同期して、例えば、16MHzでサンプリング
し、１画素当たり８ビットのデジタル信号に変換して出
力するものである。ラインメモリ３は上記デジタル信号
を１走査毎に一時的に記憶し、判定部４に出力するもの
である。

スイッチSW1は１回目の原稿の読み取り走査のときに判
定部４側に接続され、２回目の読み取り走査のときにデ
ータバッファ７側に接続されるようになされている。

判定部４は第１閾値記憶部41、第２閾値記憶部42、第１
データ比較部43、第２データ比較部44及びアンド回路45
からなる。第１閾値記憶部41は予め設定された第１閾値
を記憶するもので、第２閾値記憶部42は予め設定された
第２閾値を記憶するものである。上記第１閾値は原稿に
書き込まれた文字等の黒色部に対応するデジタル信号よ
りも若干大きい値に設定され、一方、第２閾値は原稿の
白地部に対応するデジタル信号よりも若干小さい値に設
定され、これにより中間濃度信号が抽出し得るようにな
されている。

第１データ比較部43は第１閾値記憶部41の第１閾値とス
イッチSW1を介してラインメモリ３から入力されたデジ
タル信号とを比較し、上記デジタル信号が第１閾値より
も大きいときにハイレベル信号を出力するものである。
第２データ比較部44は第２閾値記憶部42の第２閾値と上
記ラインメモリ３からのデジタル信号とを比較し、上記
デジタル信号が第２閾値よりも小さいときにハイレベル
信号を出力するものである。アンド回路45は比較部43,4
4から共にハイレベル信号が入力されたときのみ記憶部
５にハイレベル信号を出力する。

記憶部５はシフトレジスタ51,54、RAM等で構成されたマ
ーカメモリ52、副走査メモリ53、同期信号分周回路56、
分周回路55及びスイッチSW2,SW3,SW4,SW5からなる。

シフトレジスタ51はアンド回路45からのハイレベルある
いはローレベルの２値マーカ信号（シリアル信号）を、
例えば、８画素分ずつパラレル信号に変換して出力する
ものである。

マーカメモリ52は上記パラレル信号を後述の分周回路55
からの2MHzのクロック信号に同期して記憶するものであ
る。

スイッチSW2は少なくとも１回目の原稿の読み取り走査
中はシフトレジスタ51側に接続され、その他の期間では
必要に応じて中央制御部11からの信号を受けて中央制御
部11の修正手段112側に接続されるように切り換えられ
る。スイッチSW3は少なくとも２回目の原稿の読み取り
走査中は副走査メモリ53側に接続され、その他の期間は
上記スイッチSW2と連動して、上記修正手段112側に接続
されるように切り換えられる。

スイッチSW4は同期信号分周回路56からのハイレベル信
号が入力されたときだけ分周回路55の2MHzのクロック信
号をマーカメモリ52に導くように切換接続される。スイ
ッチSW5はスイッチSW4を介して入力された上記2MHzのク
ロック信号を１回目の原稿の読み取り走査中はデータ書
き込み端子521に導き、２回目の原稿の読み取り走査中
はデータ読み出し端子522に導くように切換接続され
る。また、このスイッチSW5は１回目の原稿の読み取り
走査と２回目の原稿の読み取り走査の間の期間中は後述
するように修正手段112のために必要に応じてデータ書
き込み端子521とデータ読み出し端子522とを切り換え
る。

副走査メモリ53はマーカメモリ52から読み出された副走
査の一走査分のパラレル信号を記憶するものである。シ
フトレジスタ54は副走査メモリ53から読み出されたパラ
レル信号の元のシリアル信号に戻して出力するものであ
る。分周回路55は入力された16MHzのクロック信号を、
例えば、1/8に分周（2MHz）して出力するものである。
同期信号分周回路56は入力された副走査同期信号を、例
えば、1/8にカウントダウンして８走査毎にハイレベル
信号を出力するものである。スイッチSW4はこのハイレ
ベル信号を受けてオンする。これにより、分周回路55か
らの2MHzのクロック信号が８走査毎にマーカメモリ52に
入力される。

ゲート部９はデータバッファ６を介してシフトレジスタ
54から入力されたシリアル信号がハイレベルのときだ
け、データバッファ７を介して入力されたラインメモリ
３からのデジタル信号を出力するものである。

なお、データバッファ６からローレベル信号が出力され
たときだけ、データバッファ７からのデジタル信号を出
力するように構成することもできる。

走査部10は原稿からの反射光が受光素子１により走査さ
れるように光学系等を駆動するものである。

中央制御部11は記憶部５の各スイッチ群及び走査部10を
制御するとともに、走査制御手段111及び修正手段112を
備えたものである。走査制御手段111は１回目の原稿の
読み取り走査終了直後に再度同一原稿の読み取り走査が
行われるように走査部10を制御するものである。修正手
段112はマーカメモリ52に記憶されたマーカ信号を修正
するものである。すなわち、例えば、この修正手段112
によりマーカ信号間の補間や、原稿に枠で囲むようにマ
ークされたときに、この枠内に対応するマーカメモリ52
に記憶データを全てマーカ信号に修正し、この枠内の文
字等のみを選択して出力させるトリミング処理や、枠外
の文字等を選択して出力させるマスキング処理等の各種
の処理が実行される。

なお、データバッファ６はシフトレジスタ54からのシリ
アル信号を一時的に記憶し、データバッファ７はライン
メモリ３からのデジタル信号を一時的に記憶するように
なっている。そして、これらのシリアル信号とデジタル
信号は同期から取られてデータバッファ6,7からゲート
部９へ出力される。データバッファ８はゲート部９から
のデジタル信号を一時的に記憶するものである。

次に、本発明に係る原稿処理装置の動作について第２図
を用いて説明する。

まず、第２図（ａ）に示すように、例えば、“123456"
と記載された原稿にマークペン等により領域Ａにマーク
したのちに１回目の読み取り走査が行なわれるとする。

すると、走査部10により原稿の読み取り走査開始位置か
ら主走査及び副走査が始められ、受光素子１からの濃度
信号が変換部２に入力される。この信号は変換部２によ
り16MHzでサンプリングされ、１画素当たり８ビットの
デジタル信号に変換される。

なお、主走査は光学系等が駆動される方向への走査をい
い、副走査は上記光学系等が駆動される方向に対して直
角方向の走査をいう。

また、マークペン等によるマークの濃度は黒色部と白地
との中間レベルであり、かつ、ほぼ一定の値になるの
で、第２図（ｂ）に示すように、中間レベルを含んだデ
ジタル信号が変換部２から判定部４に出力され、判定部
４は第２閾値と第１閾値との間にある中間レベルのデジ
タル信号に対し、ハイレベル信号である“1"を、それ以
外のデジタル信号に対してはローレベル信号である“0"
を第２図（ｃ）に示すようなマーカ信号として出力す
る。このように、マーカ信号は１画素が１ビットで表さ
れるため、変換部２から入力される１画素当たり８ビッ
トの情報量を1/8に圧縮することができる。

次いで、上記マーカ信号がシフトレジスタ51に入力さ
れ、クロック信号に基づいて８ビット毎のパラレル信号
に変換される。すなわち、マーカ信号が、例えば、
“0",“1",“1",“1",“0",“0",“1",“1",“0",“0",
“0",“1",“1",“1",“0",“0",…、と順次シフトレジ
スタ51に入力されると、“01110011",“00011100“，
…、に変換される。

また、このとき、スイッチSW2によりシフトレジスタ51
の出力がマーカメモリ52に導かれ、スイッチSW4,SW5に
より分周回路55の2MHzのクロック信号がマーカメモリ52
の書き込み端子521に導かれる。さらに、マーカメモリ5
2は中央制御部11の制御により書込状態にされている。
そして、上記パラレル信号は、副走査同期信号を1/8に
カウントダウンすることにより得られたスイッチSW4の
オン期間に、分周回路55から供給される2MHzのクロック
信号に同期してマーカメモリ52に記憶される。

すなわち、副走査の１走査により得られたマーカ信号は
８ビット毎にひとまとめにされたパラレル信号として記
憶される。そして、１走査の副走査分のパラレル信号の
書込が終了すると、次の副走査から７走査目の副走査ま
でのパラレル信号はスイッチSW4がオフされることによ
り取り込まれることなく間引かれ、８走査目の副走査の
ときのパラレル信号が再び記憶される。

これゆえ、マーカメモリ52は各マーカ信号の副走査分の
全てを記憶する場合に比べ、1/8のメモリ容量でよい。
また、マーカ信号は、変換部２からの１画素当たり８ビ
ットのデジタル信号を１ビットに圧縮したものなので、
変換部２からのデジタル信号を全て記憶する場合に比
べ、1/64のメモリ容量で構成することができる。なお、
マーカ信号の記憶を８走査毎としたのは、マークペン等
によるマークの幅は副走査間の幅に比べ、はるかに広い
ので、８走査毎でもマーク領域を抽出し損うことがない
からである。

そして、１回目の読み取り走査が終了すると、再び読み
取り走査開始位置に戻るように、走査制御手段111によ
り走査部10が駆動制御される。また、上記走査終了位置
から上記走査開始位置に戻るまでの期間内にスイッチSW
2,SW3により修正手段112とマーカメモリ52が接続され
る。修正手段112はマーカメモリ52に記憶されたパラレ
ル信号（記憶データ）を読み出し、修正を行う。

すなわち、例えば、読み取り走査が第２図（ａ）の破線
Ｃのように行われ、同図（ｃ）に示すように、期間T1で
判定部４からのハイレベル信号中にローレベル信号が狭
い幅で散在しているとき、この期間T1に対応するマーカ
メモリ52の記憶データを、同図（ｆ）に示すように、全
てハイレベル信号とみなして修正する。

また、読み取り走査が同図（ａ）の破線D,C,Eの順に行
なわれ、判定部４から同図（ｄ），（ｃ），（ｅ）に示
す出力が得られたときに、修正手段112はマーカメモリ5
2から同図（ｄ），（ｃ），（ｅ）に示す判定部４の出
力に対応する記憶データをそれぞれ読み出し、これらの
記憶データを比較して、同図（ｆ）に示すように、期間
T1の全域でハイレベル信号になるようにマーカメモリ52
の記憶データを修正する。

なお、例えば、原稿に枠で囲むようにマークされたとき
は、この枠内に対応するマーカメモリ52の記憶データを
全てマーカ信号とみなしてハイレベル信号に修正しても
よい。

その後、２回目の読み取り走査が開始すると、スイッチ
SW3によりマーカメモリ52は副走査メモリ53側に切換接
続され、スイッチSW4,SW5により分周回路55の2MHzのク
ロック信号がマーカメモリ52のデータ読み出し端子522
に導かれる。そして、２回目の読み取り走査による変換
部２からのデジタル信号がスイッチSW1を介してゲート
部９に入力される。

また、これと同時に、マーカメモリ52は中央制御部11の
制御により読み出し状態にされ、マーカメモリ52から１
走査の副走査分に対応する記憶データが一旦副走査メモ
リ53に読み出されるとともに、2MHzのクロック信号に同
期して副走査メモリ53から読み出される。この記憶デー
タがシフトレジスタ54に入力され、順次、元のシリアル
信号に変換されてシフトレジスタ54から出力され、デー
タバッファ６を介してゲート部９に入力される。そし
て、ゲート部９は、例えば、シリアル信号がハイレベル
信号のときのみ変換部２からのデジタル信号を出力す
る。

また、１走査目の副走査分の出力が終了すると、副走査
メモリ53から再び上記１走査目の副走査と同じ記憶デー
タが2MHzのクロック信号に同期して副走査メモリ53から
読み出され、シフトレジスタ54に入力される。さらに、
上述と同様にシフトレジスタ54からのシリアル信号に基
づいてゲート部９からデジタル信号が出力される。この
副走査メモリ53からの同一記憶データの出力処理は８回
繰り返される。すなわち、１回目の読み取り走査のとき
に２走査目の副走査から７走査目の副走査までのマーカ
信号は記憶されてないので、それらの副走査分を１走査
目の副走査の記憶データで補間する。なお、副走査間の
幅はマーク領域から比べはるかに狭いので、１走査目の
副走査の記憶データで２走査目の副走査から７走査目の
副走査までのマーカ信号を補間しても、マーク領域が文
字等からずれることはない。

一方、副走査メモリ53からの同一記憶データの出力処理
が８回繰り返されのち、マーカメモリ52から次の副走査
分に対応する記憶データが副走査メモリ53に読み出さ
れ、そののち、副走査メモリ53からの読み出し処理が８
回繰り返される。そして、この繰り返し処理は全ての副
走査について終了するまで続けられる。

このように、上記動作では、例えば、原稿にマークした
領域内の文字等のみを選択して出力することができ、こ
の出力に基づいて印字処理等を行うことができる。ま
た、記憶データを１回目の読み取り走査終了から２回目
の読み取り走査開始までの期間内に修正し、この修正デ
ータに基づいて２回目の読み取り走査のときに得られた
デジタル信号をゲート部から出力するかどうかの処理を
行うので、記憶データの修正のために時間を特別に設け
る必要がなく、時間を有効に使うことができる。

〔発明の効果〕 本発明は、１回目の読み取り走査で得られたデジタル信
号が閾値に対して設定された範囲内にあるかどうかで原
稿のマーク領域を判別し、２値化信号にするとともに所
定の副走査ライン毎に間引いて記憶し、２回目の読み取
り走査に同期して上記間引かれた副走査ラインに対する
信号を記憶手段に記憶された２値化信号で補間するよう
にしたので、メモリの記憶容量を少なくしてマーク領域
に対応するデータを適正に記憶再生できる。

また、２回目の読み取り走査のときに得られたデジタル
信号をゲート手段により１回目の読み取り走査で得られ
たマーク領域を示す２値化信号に基づいて選択的に出力
するようにしたので、ゲート手段から出力されたデジタ
ル信号を用いて濃淡のある印字処理等を行なうことがで
きる。

【図面の簡単な説明】

第１図は本発明に係る原稿処理装置の一実施例を示すブ
ロック図、第２図は本発明に係る原稿処理装置の動作を
説明する図である。 １……受光素子、２……変換部、４……判定部、５……
記憶部、９……ゲート部、10……走査部、11……中央制
御部、111……走査制御手段、112……修正手段。

Claims (1)

【特許請求の範囲】
1. 【請求項１】受光素子を用いて所定の中間調レベルでマ
   ーキングされたマーク領域を有する原稿の読み取り走査
   を２回行わせる走査制御手段と、１回目の読み取り走査
   に基づいて得られた濃度信号が予め設定された第１閾値
   と第２閾値との間にあるか否かにより上記濃度信号を２
   値化し、上記第１閾値と第２閾値間にある２値化信号を
   マーカ信号として出力する２値化手段と、上記１回目の
   読み取り走査に基づいて得られた２値化信号を所定の副
   走査ライン毎に間引く間引き手段と、この間引き手段か
   らの出力信号を記憶する記憶手段と、この記憶手段に記
   憶された上記マーカ信号間にある２値化信号をマーカ信
   号に修正して上記記憶手段に再度記憶させる修正手段
   と、２回目の読み取り走査に同期して上記２値化信号が
   間引かれた副走査ラインに対する信号を上記記憶手段に
   記憶された２値化信号で補間する補間手段と、２回目の
   読み取り走査に同期して上記記憶手段から読み出された
   ２値化信号及び上記補間手段からの補間信号を用いて上
   記受光素子からの信号をゲートするゲート手段とを備え
   たことを特徴とする原稿処理装置。