JPH06110705A - プログラム制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 割り込み処理および割り込みからの復帰処理
を高速化できるプログラム制御装置を提供する。 【構成】 第１のコードバンクレジスタ１および第２の
コードバンクレジスタ２は、プログラムアドレスの上位
側ビットを保持する。プログラムカウンタ４は、プログ
ラムアドレスの下位側ビットを保持する。セレクタ３
は、第１のコードバンクレジスタ１および第２のコード
バンクレジスタ２のうちの１つを選択する。そして、割
り込み時および割り込みからの復帰時にプログラムアド
レスの上位側ビットをセレクタ３により切り換える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、割り込みおよび割り込
み復帰を処理するプログラム制御装置に関するものであ
る。

【０００２】

【従来の技術】従来のプログラム処理装置は、内部構造
の小型化や処理の高速化を図るため、プログラムアドレ
スを２分割して上位側ビットと下位側ビットとに分けて
管理する、いわゆるバンク方式を採用したものが多かっ
た。例えばプログラムアドレスが２４ビットの場合、プ
ログラムアドレスの上位側８ビットをコードバンクレジ
スタに、下位側１６ビットをプログラムカウンタにそれ
ぞれ格納する。このようにすることで、同一バンク内の
サブルーチンコールでは下位側のプログラムアドレスを
退避するだけでよいので、実行の高速化や退避領域の縮
小化を図ることができる。

【０００３】図４は従来のプログラム制御装置における
割り込み時のスタックの状態の説明図で、（ａ）は割り
込み発生前のスタックの状態、（ｂ）は割り込み発生後
のスタックの状態をそれぞれ示している。割り込み発生
時には、戻り先アドレスの全ビット２４ビット（retCBR
, retPC）と戻り先でのプログラム状態語１６ビット
（retPSW）とがスタックに退避される。従って、従来の
プログラム制御装置では、割り込みが発生すると３ワー
ドの情報をスタックに退避することになる。

【０００４】また従来のプログラム処理装置は、割込み
時の分岐先を決める方式として、割り込みの種類に応じ
て割り込みプログラムの開始アドレスを切り換える、い
わゆる割り込みテーブル方式を採用したものが一般的で
あった。この割り込みテーブル方式では、割り込みの種
類に応じて割り込みプログラムを用意し、その開始アド
レスをテーブルに登録するだけで、割り込みの種類判定
をプログラムで行なう必要がないという利点がある。

【０００５】図５は従来のプログラム制御装置における
割り込みテーブルの内容の説明図で、割り込みテーブル
は、割り込みの種類毎に、８ビットのコードバンク番号
と１６ビットのバンク内アドレスとからなる２４ビット
の割り込みプログラムの開始アドレスを格納している。
このような従来のプログラム制御装置では、割り込みプ
ログラムはどのバンクに配置してもよいし、バンク内の
どこに配置してもよいという自由度がある反面、割り込
みテーブルには割り込み毎に割り込み開始アドレスを用
意しておかなければならないため、割り込みの種類が増
えるとテーブルの規模が大きくなってしまう。

【０００６】

【発明が解決しようとする課題】しかしながら上記従来
のプログラム処理装置では、割り込みはプログラムがど
のバンクで実行されているかにかかわらず発生する可能
性があるため、元のプログラムに戻るためにはプログラ
ムアドレスの全ビットを退避させる必要があり、割り込
み時に退避させるデータ量が増加することから、バンク
方式によりプログラムアドレスを分割しているにもかか
わらず割り込み応答速度を高速化できないという問題点
があった。

【０００７】また上記従来のプログラム処理装置では、
割り込みプログラムをどのバンクにも配置可能にするた
めには、割り込みテーブルにプログラムアドレスの全ビ
ットを用意する必要があるため、割り込みの種類が増え
ると割り込みテーブルの規模が大きくなるという問題点
があった。また、実行中のプログラムと割り込みプログ
ラムとが同一バンクにあっても、バンクを指定し直すと
いう無駄があり、そのため実行速度が低下するという問
題点があった。

【０００８】すなわち上記従来のプログラム処理装置で
は、同一バンク内でのサブルーチンコールなどの処理に
関してはバンクがない場合と同様に処理できるが、割り
込み時にはプログラムアドレスの全ビットを退避および
復帰させる必要があるため、処理速度が低下したりプロ
グラムアドレスの退避領域が増大する。本発明はかかる
事情に鑑みて成されたものであり、割り込み処理および
割り込みからの復帰処理を高速化できるプログラム制御
装置を提供することを目的とする。

【０００９】

【課題を解決するための手段】請求項１の発明は、プロ
グラムアドレスの上位側ビットを保持する複数の第１の
レジスタと、前記プログラムアドレスの下位側ビットを
保持する第２のレジスタと、前記第１のレジスタのうち
の１つを選択するセレクタとを備え、割り込み時および
割り込みからの復帰時にプログラムアドレスの上位側ビ
ットを前記セレクタにより切り換える構成とする。

【００１０】請求項２の発明は、割り込み時に、セレク
タにより第１のレジスタを切り換え、かつ第２のレジス
タに予め決められた値を設定することによって、割り込
みを処理する割り込み処理プログラムに分岐する構成と
する。

【００１１】

【作用】請求項１の発明において、複数の第１のレジス
タは、プログラムアドレスの上位側ビットを保持する。
第２のレジスタは、プログラムアドレスの下位側ビット
を保持する。セレクタは、第１のレジスタのうちの１つ
を選択する。そして、割り込み時および割り込みからの
復帰時にプログラムアドレスの上位側ビットをセレクタ
により切り換える。

【００１２】請求項２の発明においては、割り込み時
に、セレクタにより第１のレジスタを切り換え、かつ第
２のレジスタに予め決められた値を設定することによっ
て、割り込みを処理する割り込み処理プログラムに分岐
する。

【００１３】

【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。図１は本発明の一実施例におけるプログラム
処理装置の構成図で、このプログラム処理装置は、第１
のコードバンクレジスタ１と、第２のコードバンクレジ
スタ２と、セレクタ３と、プログラムカウンタ４と、Ｒ
ＯＭ５と、汎用レジスタ６と、プログラム状態語７と、
演算器８と、オペランドアドレスレジスタ９と、ＲＡＭ
１０と、割り込み受理制御部１１と、割り込み状態レジ
スタ１２と、全体制御部１３と、内部データバス１４と
を備えている。第１のコードバンクレジスタ１は、プロ
グラムアドレス２４ビットの上位８ビットを保持し、そ
の内容をセレクタ３の一方の入力端に常に供給すると共
に、全体制御部１３からの制御信号に基づいて内部デー
タバス１４を介してデータの読み出しおよび書き込みを
行なう。第２のコードバンクレジスタ２は、プログラム
アドレス２４ビットの上位８ビットを保持し、その内容
をセレクタ３の他方の入力端に常に供給すると共に、全
体制御部１３からの制御信号に基づいて内部データバス
１４を介してデータの読み出しおよび書き込みを行な
う。セレクタ３は、全体制御部１３からの制御信号に基
づいて、第１のコードバンクレジスタ１からのデータと
第２のコードバンクレジスタ２からのデータとのうちの
いずれか一方を選択してＲＯＭ５に供給する。プログラ
ムカウンタ４は、プログラムアドレス２４ビットの下位
１６ビットを保持し、その内容をＲＯＭ５に常に供給す
る。ＲＯＭ５は、命令が格納されており、セレクタ３お
よびプログラムカウンタ４からの２４ビットのプログラ
ムアドレスにより命令が読み出される。汎用レジスタ６
は、プログラムの実行に必要なデータおよびアドレスが
格納される。プログラム状態語７は、演算器８による演
算結果のフラグや割り込み許可フラグなどが格納され
る。オペランドアドレスレジスタ９は、アクセスするデ
ータのアドレスが格納される。ＲＡＭ１０は、データが
格納されており、オペランドアドレスレジスタ９の内容
に基づいてデータの読み出しおよび書き込みが行われ
る。割り込み受理制御部１１は、発生した割り込みの受
付を行ない、割り込み状態レジスタ１２に登録する。全
体制御部１３は、プログラム制御装置全体を制御する。

【００１４】図２は割り込み時のスタックの状態の説明
図で、（ａ）は割り込み発生前のスタックの状態、
（ｂ）は割り込み発生後のスタックの状態をそれぞれ示
している。割り込み発生時には、戻り先のプログラムア
ドレスの下位１６ビット（retPC）と戻り先でのプログ
ラム状態語１６ビット（retPSW）とがスタックに退避さ
れる。

【００１５】図３は割り込み処理プログラムの配置の説
明図で、割り込み処理プログラムは、バンク内の固定番
地に配置される。割り込みが発生すると固定番地にある
割り込み処理プログラムに分岐するので、割り込みテー
ブルは不要である。この割り込み処理プログラムでは、
割り込み状態レジスタ１２の内容を読み出してどの割り
込みが要求されているかを判断し、判断結果に応じて割
り込みプログラムA,B,C のいずれかに分岐する。

【００１６】次に動作を説明する。いま、割り込みが発
生する前の状態であり、第１のコードバンクレジスタ１
がセレクタ３によって選ばれており、第２のコードバン
クレジスタ２がクリアされているとする。従って、２４
ビットのプログラムアドレスは第１のコードバンクレジ
スタ１の上位側８ビットとプログラムカウンタ４の下位
側１６ビットとによって作られる。また、スタックの状
態は図２（ａ）のようであり、プログラム状態語７の割
り込み許可フラグがセットされている。

【００１７】この状態で割り込みが発生すると、プログ
ラムカウンタ４の内容とプログラム状態語７の内容とが
それぞれスタックに退避される。そして、セレクタ３が
全体制御部１３からの制御信号に基づいて第２のコード
バンクレジスタ２を選択すると共に、プログラムカウン
タ４にハードウェアで決まった固定アドレスが格納され
る。固定アドレスは特に制限はなく、ハードウェアが作
りやすい値を選ぶことが可能である。割り込みが発生す
ると、プログラムアドレスは、第２のコードバンクレジ
スタ２とプログラムカウンタ４とによって作られるよう
になる。割り込み前の第２のコードバンクレジスタ２の
内容はゼロなので、割り込みが発生するとバンク０の固
定アドレスに分岐することになる。分岐先には割り込み
処理プログラムがあり、割り込み処理プログラムでは割
り込み状態レジスタ１２の内容を読み出して割り込みの
種類を判定し、割り込みの種類に応じたプログラムに分
岐する。また、割り込みが発生すると、プログラム状態
語７の割り込み許可フラグがクリアされ、プログラムに
よって許可フラグをセットするまでは、次の割り込みを
受け付けない状態になる。割り込みのプログラムを実行
中に他の割り込みを受け付ける多重割り込みは、割り込
み処理プログラムにおいてプログラム状態語７中の割り
込み許可フラグをセットすることにより可能となる。た
だし、再び割り込みが発生すると、セレクタ３が全体制
御部１３からの制御信号により１回目の割り込みが発生
する前の状態に戻り、第１のコードバンクレジスタ１を
選択する。従って、多重割り込みを行なう前には、現在
使用中のコードバンクレジスタと反対側のコードバンク
レジスタの内容をプログラムにより退避させた後、割り
込み許可フラグをセットする。

【００１８】割り込みからの復帰は、割り込み時と逆の
動作である。スタックに退避されたプログラム状態語７
の内容とプログラムカウンタ４の内容とをそれぞれのレ
ジスタに復帰させ、セレクタ３が全体制御部１３からの
制御信号により元の第１のコードバンクレジスタ１を選
択する。なお上記実施例では、第２のコードバンクレジ
スタ２の初期値をゼロとしたが、この値は何でもよく、
割り込み処理プログラムを配置するバンクは任意に設定
可能である。

【００１９】また上記実施例では、コードバンクレジス
タを２本としたが、本数は制限されるものではない。

【００２０】

【発明の効果】以上説明したように本発明によれば、プ
ログラムアドレスの上位側ビットを保持する複数の第１
のレジスタと、プログラムアドレスの下位側ビットを保
持する第２のレジスタと、第１のレジスタのうちの１つ
を選択するセレクタとを備え、割り込み時および割り込
みからの復帰時にプログラムアドレスの上位側ビットを
前記セレクタにより切り換える構成としたので、割り込
みが発生した場合に退避させるデータがプログラムカウ
ンタの内容とプログラム状態語との２ワードだけであ
り、しかも割り込み時の分岐先が固定されていることか
ら、退避資源が少なく、割り込み処理および割り込みか
らの復帰処理を良好に高速化できる。

【００２１】また、割り込み時に、セレクタにより第１
のレジスタを切り換え、かつ第２のレジスタに予め決め
られた値を設定することによって、割り込みを処理する
割り込み処理プログラムに分岐するようにすれば、割り
込み発生前にセットする値によって割り込み処理プログ
ラムを配置する位置を設定できるので、割り込みテーブ
ル方式と同等の効果を簡単なハードウェアにより得るこ
とができる。

【図面の簡単な説明】

【図１】本発明の一実施例におけるプログラム処理装置
の構成図である。

【図２】割り込み時のスタックの状態の説明図である。

【図３】割り込み処理プログラムの配置の説明図であ
る。

【図４】従来のプログラム制御装置における割り込み時
のスタックの状態の説明図である。

【図５】従来のプログラム制御装置における割り込みテ
ーブルの内容の説明図である。

【符号の説明】

１ 第１のコードバンクレジスタ ２ 第２のコードバンクレジスタ ３ セレクタ ４ プログラムカウンタ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 プログラムアドレスの上位側ビットを保
   持する複数の第１のレジスタと、 前記プログラムアドレスの下位側ビットを保持する第２
   のレジスタと、 前記第１のレジスタのうちの１つを選択するセレクタと
   を備え、 割り込み時および割り込みからの復帰時にプログラムア
   ドレスの上位側ビットを前記セレクタにより切り換える
   構成としたことを特徴とするプログラム制御装置。
2. 【請求項２】 割り込み時に、セレクタにより第１のレ
   ジスタを切り換え、かつ第２のレジスタに予め決められ
   た値を設定することによって、割り込みを処理する割り
   込み処理プログラムに分岐する構成としたことを特徴と
   する請求項１に記載のプログラム制御装置。