JPH06111421A - 入力信号検出装置 - Google Patents
入力信号検出装置Info
- Publication number
- JPH06111421A JPH06111421A JP4256303A JP25630392A JPH06111421A JP H06111421 A JPH06111421 A JP H06111421A JP 4256303 A JP4256303 A JP 4256303A JP 25630392 A JP25630392 A JP 25630392A JP H06111421 A JPH06111421 A JP H06111421A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- power supply
- voltage
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 昇圧回路の待機時及び昇圧時において入力信
号を正確に検出する。 【構成】 トランジスタ１０２のオン時、コンパレータ
２１は第１の基準電圧ＶROと入力電圧Ｖinを比較する。
ラッチ回路２３は、この比較結果を示すデータをラッチ
し、このデータに応答する制御信号を昇圧回路２５に供
給する。これより、昇圧回路２５は電圧ＶＣＣの昇圧を
開始する。第１の電圧ＶＣＣが第２の電圧ＶＤＤに達す
ると、ＭＯＳコントロール部２７はラッチリセット信号
ＬＲをラッチ回路２３に供給し、ラッチされたデータを
解除する。また、第１の電圧ＶＣＣが第２の電圧ＶＤＤ
に昇圧された後、制御回路２６からの制御信号ＡCLによ
ってトランジスタ１０１，１０３をオンする。これによ
り、各コンパレータ２２ａ〜２２ｎは第２の電圧ＶＤＤ
と入力電圧Ｖinを比較し、対応する各出力信号１〜ｎを
出力する。
号を正確に検出する。 【構成】 トランジスタ１０２のオン時、コンパレータ
２１は第１の基準電圧ＶROと入力電圧Ｖinを比較する。
ラッチ回路２３は、この比較結果を示すデータをラッチ
し、このデータに応答する制御信号を昇圧回路２５に供
給する。これより、昇圧回路２５は電圧ＶＣＣの昇圧を
開始する。第１の電圧ＶＣＣが第２の電圧ＶＤＤに達す
ると、ＭＯＳコントロール部２７はラッチリセット信号
ＬＲをラッチ回路２３に供給し、ラッチされたデータを
解除する。また、第１の電圧ＶＣＣが第２の電圧ＶＤＤ
に昇圧された後、制御回路２６からの制御信号ＡCLによ
ってトランジスタ１０１，１０３をオンする。これによ
り、各コンパレータ２２ａ〜２２ｎは第２の電圧ＶＤＤ
と入力電圧Ｖinを比較し、対応する各出力信号１〜ｎを
出力する。
Description
【０００１】
【産業上の利用分野】この発明は、入力信号検出システ
ムに関し、例えばヘッドホンステレオセットに供給され
る入力信号を正確に検出する入力信号検出装置に使用さ
れる。
ムに関し、例えばヘッドホンステレオセットに供給され
る入力信号を正確に検出する入力信号検出装置に使用さ
れる。
【０００２】
【従来の技術】以下、図３を参照して従来のリモートコ
ントロール部（以下、リモコン部）付ヘッドホンステレ
オセットの入力信号の検出装置について説明する。図３
の検出装置は、昇圧回路４１、トランジスタＱ１〜Ｑ
ｎ、Ｔ１〜Ｔｎ、抵抗Ｒ１〜Ｒｎ、インバータＩＶ１〜
ＩＶｎ、ＭＯＳコントロール部４２から構成されてい
る。
ントロール部（以下、リモコン部）付ヘッドホンステレ
オセットの入力信号の検出装置について説明する。図３
の検出装置は、昇圧回路４１、トランジスタＱ１〜Ｑ
ｎ、Ｔ１〜Ｔｎ、抵抗Ｒ１〜Ｒｎ、インバータＩＶ１〜
ＩＶｎ、ＭＯＳコントロール部４２から構成されてい
る。
【０００３】また、この検出装置は図示せぬリモートコ
ントロール部から入力端子１〜ｎに供給される入力信号
を検出するものであり、検出後、操作されたリモートコ
ントロール部のスイッチ操作を検出し、スイッチの指示
内容（処理、例えば再生、早送り、巻き戻し等）を検出
するものである。
ントロール部から入力端子１〜ｎに供給される入力信号
を検出するものであり、検出後、操作されたリモートコ
ントロール部のスイッチ操作を検出し、スイッチの指示
内容（処理、例えば再生、早送り、巻き戻し等）を検出
するものである。
【０００４】昇圧回路４１には電源１からの電源電圧Ｖ
ＣＣが供給されており、その出力端はトランジスタＱ１
〜Ｑｎの各コレクタに接続されている。また、昇圧回路
４１の出力端は、抵抗Ｒ１〜Ｒｎの各一端に接続されて
いる。昇圧回路４１は、電源電圧ＶＣＣを昇圧し、電圧
ＶＤＤにする。
ＣＣが供給されており、その出力端はトランジスタＱ１
〜Ｑｎの各コレクタに接続されている。また、昇圧回路
４１の出力端は、抵抗Ｒ１〜Ｒｎの各一端に接続されて
いる。昇圧回路４１は、電源電圧ＶＣＣを昇圧し、電圧
ＶＤＤにする。
【０００５】トランジスタＱ１〜Ｑｎの各ベースには対
応する入力端子１〜ｎが接続されており、また各エミッ
タは接地されている。トランジスタＱ１〜Ｑｎはスイッ
チであり、昇圧回路４１の昇圧動作を開始させる。
応する入力端子１〜ｎが接続されており、また各エミッ
タは接地されている。トランジスタＱ１〜Ｑｎはスイッ
チであり、昇圧回路４１の昇圧動作を開始させる。
【０００６】トランジスタＴ１乃至Ｔｎの各コレクタは
対応する抵抗Ｒ１〜Ｒｎの各他端とインバータＩＶ１〜
ＩＶｎの各入力端に接続されている。トランジスタＴ１
乃至Ｔｎの各ベースは対応する入力端子１〜ｎに接続さ
れており、各エミッタは接地されている。
対応する抵抗Ｒ１〜Ｒｎの各他端とインバータＩＶ１〜
ＩＶｎの各入力端に接続されている。トランジスタＴ１
乃至Ｔｎの各ベースは対応する入力端子１〜ｎに接続さ
れており、各エミッタは接地されている。
【０００７】ＭＯＳコントロール部４２は昇圧回路４１
と、複数のインバータＩＶ１〜ｎの出力端に接続されて
いる。ＭＯＳコントロール部４２は昇圧回路４１からの
所定の電源電圧を受けている。ＭＯＳコントロール部４
２は、昇圧回路４１の昇圧動作を継続させる。
と、複数のインバータＩＶ１〜ｎの出力端に接続されて
いる。ＭＯＳコントロール部４２は昇圧回路４１からの
所定の電源電圧を受けている。ＭＯＳコントロール部４
２は、昇圧回路４１の昇圧動作を継続させる。
【０００８】上記構成の入力信号検出装置において、図
示せぬリモートコントロール部の複数のスイッチのいず
れかを操作して、入力端子１にハイレベルの信号を供給
すると、トランジスタＱ１がオンする。
示せぬリモートコントロール部の複数のスイッチのいず
れかを操作して、入力端子１にハイレベルの信号を供給
すると、トランジスタＱ１がオンする。
【０００９】トランジスタＱ１がオンすることにより、
昇圧回路４１からの電流がトランジスタＱ１を貫通す
る。これより、昇圧回路４１は、入力端子１〜ｎに供給
される複数の入力信号を検出するのに必要な電源電圧を
得る為、昇圧動作を開始する。
昇圧回路４１からの電流がトランジスタＱ１を貫通す
る。これより、昇圧回路４１は、入力端子１〜ｎに供給
される複数の入力信号を検出するのに必要な電源電圧を
得る為、昇圧動作を開始する。
【００１０】また、入力端子１からのハイレベルの信号
を受けてトランジスタＴ１がオンし、抵抗Ｒ１を介する
電流はトランジスタＴ１を貫通する。また、抵抗Ｒ１を
介する電流はインバータＩＶ１の入力端に供給される。
を受けてトランジスタＴ１がオンし、抵抗Ｒ１を介する
電流はトランジスタＴ１を貫通する。また、抵抗Ｒ１を
介する電流はインバータＩＶ１の入力端に供給される。
【００１１】尚、インバータＩＶ１からの出力信号１を
受けて、ＭＯＳコントロール部４２が電圧ＶＤＤが所定
の電圧値に達していないことを検出すると、昇圧動作を
継続する旨の昇圧命令が昇圧回路４１に供給される。
受けて、ＭＯＳコントロール部４２が電圧ＶＤＤが所定
の電圧値に達していないことを検出すると、昇圧動作を
継続する旨の昇圧命令が昇圧回路４１に供給される。
【００１２】
【発明が解決しようとする課題】上記のように昇圧回路
４１によって電圧ＶＣＣを昇圧する際、図３の入力信号
検出装置は昇圧回路４１の昇圧開始を示すデータをラッ
チしない。
４１によって電圧ＶＣＣを昇圧する際、図３の入力信号
検出装置は昇圧回路４１の昇圧開始を示すデータをラッ
チしない。
【００１３】即ち、従来の入力信号検出装置では、昇圧
回路４１の昇圧が開始されたか否か不明のまま、インバ
ータＩＶ１〜ＩＶｎの入力端の電位が変化し、入力信号
の検出（入力信号がハイレベルかロウレベルかの検出）
が行なわれるので、入力信号の正確な検出ができないと
いう問題がある。
回路４１の昇圧が開始されたか否か不明のまま、インバ
ータＩＶ１〜ＩＶｎの入力端の電位が変化し、入力信号
の検出（入力信号がハイレベルかロウレベルかの検出）
が行なわれるので、入力信号の正確な検出ができないと
いう問題がある。
【００１４】この発明は上記点を考慮してなされたもの
で、第１の電源電圧を第２の電源電圧に昇圧するまで、
保持回路が検出回路からの検出信号を保持することによ
り、入力信号の検出を正確に行なう入力信号検出装置を
提供することを目的とする。
で、第１の電源電圧を第２の電源電圧に昇圧するまで、
保持回路が検出回路からの検出信号を保持することによ
り、入力信号の検出を正確に行なう入力信号検出装置を
提供することを目的とする。
【００１５】
【課題を解決するための手段】この発明に係る入力信号
検出装置は、第１の電源電圧で動作し、入力端に供給さ
れる入力信号を検出し、その検出結果を示す検出信号を
出力する第１の検出回路と、前記第１の検出回路からの
前記検出信号を保持し、この検出信号に応答して制御信
号を出力する保持回路と、前記第１の電源電圧で動作
し、前記保持回路からの前記制御信号に応答して前記第
１の電源電圧を第２の電源電圧まで昇圧し、この第２の
電源電圧の信号を出力する昇圧回路と、前記第２の電源
電圧を使用して、入力端に供給される入力信号を検出す
る第２の検出回路を具備して、前記第１の電源電圧を前
記第２の電源電圧に昇圧するまで、前記検出回路からの
前記検出信号を前記保持回路によって保持することを特
徴とする。
検出装置は、第１の電源電圧で動作し、入力端に供給さ
れる入力信号を検出し、その検出結果を示す検出信号を
出力する第１の検出回路と、前記第１の検出回路からの
前記検出信号を保持し、この検出信号に応答して制御信
号を出力する保持回路と、前記第１の電源電圧で動作
し、前記保持回路からの前記制御信号に応答して前記第
１の電源電圧を第２の電源電圧まで昇圧し、この第２の
電源電圧の信号を出力する昇圧回路と、前記第２の電源
電圧を使用して、入力端に供給される入力信号を検出す
る第２の検出回路を具備して、前記第１の電源電圧を前
記第２の電源電圧に昇圧するまで、前記検出回路からの
前記検出信号を前記保持回路によって保持することを特
徴とする。
【００１６】
【作用】第１の検出回路は、入力端に供給される入力信
号を検出し、その結果を示す検出信号を保持回路に供給
する。保持回路は、この検出信号を保持し、この検出信
号に応答して制御信号を昇圧回路に供給する。昇圧回路
はこの制御信号に従って、第１の電源電圧を昇圧し、昇
圧の結果得られた第２の電源電圧を第２の検出回路に供
給する。これより、第２の検出回路は第２の電源電圧を
使用して入力信号を検出する。
号を検出し、その結果を示す検出信号を保持回路に供給
する。保持回路は、この検出信号を保持し、この検出信
号に応答して制御信号を昇圧回路に供給する。昇圧回路
はこの制御信号に従って、第１の電源電圧を昇圧し、昇
圧の結果得られた第２の電源電圧を第２の検出回路に供
給する。これより、第２の検出回路は第２の電源電圧を
使用して入力信号を検出する。
【００１７】これより、第１の電源電圧を第２の電源電
圧に昇圧するまで、前記検出回路からの検出信号を前記
保持回路によって保持できるので、入力信号検出装置は
入力信号を正確に検出できる。
圧に昇圧するまで、前記検出回路からの検出信号を前記
保持回路によって保持できるので、入力信号検出装置は
入力信号を正確に検出できる。
【００１８】
【実施例】以下、図面を参照してこの発明の一実施例に
ついて説明する。図１は、この発明の一実施例に係る入
力信号検出装置の構成を示している。図１の入力信号検
出装置は、コンパレータ２１、コンパレータ２２ａ〜２
２ｎ、ラッチ回路２３、昇圧回路２５、抵抗Ｒ０〜Ｒ
ｎ、抵抗ｒ１〜ｒｎ、スイッチｓｗ１〜ｓｗｎとトラン
ジスタ１０１〜１０３、制御回路２６、ＭＯＳコントロ
ール部２７から構成されている。
ついて説明する。図１は、この発明の一実施例に係る入
力信号検出装置の構成を示している。図１の入力信号検
出装置は、コンパレータ２１、コンパレータ２２ａ〜２
２ｎ、ラッチ回路２３、昇圧回路２５、抵抗Ｒ０〜Ｒ
ｎ、抵抗ｒ１〜ｒｎ、スイッチｓｗ１〜ｓｗｎとトラン
ジスタ１０１〜１０３、制御回路２６、ＭＯＳコントロ
ール部２７から構成されている。
【００１９】トランジスタ１０１のベースには制御回路
２６からの後述する制御信号ＡCLが、トランジスタ１０
２、１０３のベースには制御信号ＡCL￣（制御信号ＡCL
の反転信号）がそれぞれ供給されている。
２６からの後述する制御信号ＡCLが、トランジスタ１０
２、１０３のベースには制御信号ＡCL￣（制御信号ＡCL
の反転信号）がそれぞれ供給されている。
【００２０】コンパレータ２１は第１電源電圧ＶＣＣに
よって動作するものである。コンパレータ２１は、第１
の入力端に基準電圧ＶR0、第２の入力端には入力電圧Ｖ
inを受けて、基準電圧ＶR0と入力電圧Ｖinを比較する。
よって動作するものである。コンパレータ２１は、第１
の入力端に基準電圧ＶR0、第２の入力端には入力電圧Ｖ
inを受けて、基準電圧ＶR0と入力電圧Ｖinを比較する。
【００２１】コンパレータ２２ａは、第１の入力端に基
準電圧ＶR1、第２の入力端に入力電圧Ｖinを受けて、こ
の基準電圧ＶR1と入力電圧Ｖinを比較し、その比較の結
果を示す出力信号１をＭＯＳコントロール部２７に供給
する。他のコンパレータ２２ｂ〜２２ｎもコンパレータ
２２ａと同様に、第１の入力端には対応する基準電圧Ｖ
Ｒ２〜ＶＲｎ、第２の入力端には入力電圧Ｖinの信号を
受けて、各基準電圧ＶＲ２〜ＶＲｎと入力電圧Ｖinを比
較し、その比較の結果を示す出力信号２〜ｎをＭＯＳコ
ントロール部２７に供給する。ラッチ回路２３は、第１
の電源電圧ＶＣＣによって動作するものであり、コンパ
レータ２１から供給されるデータをラッチする。
準電圧ＶR1、第２の入力端に入力電圧Ｖinを受けて、こ
の基準電圧ＶR1と入力電圧Ｖinを比較し、その比較の結
果を示す出力信号１をＭＯＳコントロール部２７に供給
する。他のコンパレータ２２ｂ〜２２ｎもコンパレータ
２２ａと同様に、第１の入力端には対応する基準電圧Ｖ
Ｒ２〜ＶＲｎ、第２の入力端には入力電圧Ｖinの信号を
受けて、各基準電圧ＶＲ２〜ＶＲｎと入力電圧Ｖinを比
較し、その比較の結果を示す出力信号２〜ｎをＭＯＳコ
ントロール部２７に供給する。ラッチ回路２３は、第１
の電源電圧ＶＣＣによって動作するものであり、コンパ
レータ２１から供給されるデータをラッチする。
【００２２】昇圧回路２５は、第１の電源電圧ＶＣＣに
よって動作し、ラッチ回路２３からのデータ（制御信
号）を受けてオンし、第１の基準電圧ＶＣＣを昇圧し、
第２の電源電圧ＶＤＤを得る。
よって動作し、ラッチ回路２３からのデータ（制御信
号）を受けてオンし、第１の基準電圧ＶＣＣを昇圧し、
第２の電源電圧ＶＤＤを得る。
【００２３】制御回路２６は、コンパレータ２１，２２
ａ〜２２ｎに供給される基準電圧を変更する為に制御信
号ＡCLをハイレベルまたはロウレベルに切換えて、トラ
ンジスタ１０１〜１０３のオン／オフを切り換える。Ｍ
ＯＳコントロール部２７は第２の電源電圧ＶＤＤの値が
一定値に達すると、ラッチ回路２３にラッチリセット信
号ＬＲを供給する。
ａ〜２２ｎに供給される基準電圧を変更する為に制御信
号ＡCLをハイレベルまたはロウレベルに切換えて、トラ
ンジスタ１０１〜１０３のオン／オフを切り換える。Ｍ
ＯＳコントロール部２７は第２の電源電圧ＶＤＤの値が
一定値に達すると、ラッチ回路２３にラッチリセット信
号ＬＲを供給する。
【００２４】次に、図２の入力信号検出装置の動作につ
いて説明する。制御回路２６は、当初はハイレベルの制
御信号ＡCLをトランジスタ１０１〜１０３の各ベースに
供給する。
いて説明する。制御回路２６は、当初はハイレベルの制
御信号ＡCLをトランジスタ１０１〜１０３の各ベースに
供給する。
【００２５】これより、トランジスタ１０２がオンし、
トランジスタ１０１、１０３がオフする。トランジスタ
１０２がオンすることにより、コンパレータ２１の第１
の入力端に供給される電圧値ＶROは、ＶRO＝Ｖｃｃ−Ｖ
CE（トランジスタ１０１のコレクタエミッタ電圧）−Ｖ
ｘ（ＶｘはＲ×Ｉ）となる。
トランジスタ１０１、１０３がオフする。トランジスタ
１０２がオンすることにより、コンパレータ２１の第１
の入力端に供給される電圧値ＶROは、ＶRO＝Ｖｃｃ−Ｖ
CE（トランジスタ１０１のコレクタエミッタ電圧）−Ｖ
ｘ（ＶｘはＲ×Ｉ）となる。
【００２６】一方、コンパレータ２１の第２の入力端に
供給される入力電圧Ｖｉｎは、スイッチｓｗ１〜ｓｗｎ
のいずれかをオンすることにより、Ｖin＝Ｖｃｃ−ＶCE
（トランジスタ１０２のコレクタエミッタ電圧）とな
り、接地電圧ＧＮＤ付近まで降下する。
供給される入力電圧Ｖｉｎは、スイッチｓｗ１〜ｓｗｎ
のいずれかをオンすることにより、Ｖin＝Ｖｃｃ−ＶCE
（トランジスタ１０２のコレクタエミッタ電圧）とな
り、接地電圧ＧＮＤ付近まで降下する。
【００２７】そして、コンパレータ２１は、第１及び第
２の入力端に供給されたこの基準電圧ＶROと入力電圧Ｖ
inの信号を比較し、その結果を示す信号を出力する。ラ
ッチ回路２３はコンパレータ２１からのデータを受け
て、このデータをラッチし、それに対応する制御信号を
昇圧回路２５に供給する。昇圧回路２５は、ラッチ回路
２３からの制御信号を受けて、電源電圧ＶＣＣの昇圧を
開始する。
２の入力端に供給されたこの基準電圧ＶROと入力電圧Ｖ
inの信号を比較し、その結果を示す信号を出力する。ラ
ッチ回路２３はコンパレータ２１からのデータを受け
て、このデータをラッチし、それに対応する制御信号を
昇圧回路２５に供給する。昇圧回路２５は、ラッチ回路
２３からの制御信号を受けて、電源電圧ＶＣＣの昇圧を
開始する。
【００２８】昇圧回路２５によって昇圧された第２の電
源電圧ＶＤＤはＭＯＳコントロール部２７に供給され
る。ＭＯＳコントロール部２７は、第２の電源電圧ＶＤ
Ｄが所定の電圧値に達しているか否かを判別する。この
第２の電源電圧ＶＤＤが所定の電圧値に達していない場
合には、昇圧回路２５は昇圧を継続する。
源電圧ＶＤＤはＭＯＳコントロール部２７に供給され
る。ＭＯＳコントロール部２７は、第２の電源電圧ＶＤ
Ｄが所定の電圧値に達しているか否かを判別する。この
第２の電源電圧ＶＤＤが所定の電圧値に達していない場
合には、昇圧回路２５は昇圧を継続する。
【００２９】一方、第２の電源電圧ＶＤＤが所定の電圧
値に達すると、ＭＯＳコントロール部２７はラッチリセ
ット信号ＬＲをラッチ回路２３に供給する。ラッチ回路
２３はラッチリセット信号ＬＲを受けて、コンパレータ
２１によって得たデータを解除する。これにより、昇圧
回路２５は昇圧動作を終了する。
値に達すると、ＭＯＳコントロール部２７はラッチリセ
ット信号ＬＲをラッチ回路２３に供給する。ラッチ回路
２３はラッチリセット信号ＬＲを受けて、コンパレータ
２１によって得たデータを解除する。これにより、昇圧
回路２５は昇圧動作を終了する。
【００３０】また、第２の電源電圧ＶＤＤが所定の電圧
値に達したことにより、制御回路２６はトランジスタ１
０１，１０３をオンする。この時、コンパレータ２２ａ
〜２２ｎは動作開始状態になる。
値に達したことにより、制御回路２６はトランジスタ１
０１，１０３をオンする。この時、コンパレータ２２ａ
〜２２ｎは動作開始状態になる。
【００３１】コンパレータ２２ａは第１の入力端に基準
電圧ＶR1の信号、第２の入力端に電圧Ｖinの信号を受け
て、基準電圧ＶR1と電圧Ｖinを比較し、その結果を示す
出力信号１を出力する。
電圧ＶR1の信号、第２の入力端に電圧Ｖinの信号を受け
て、基準電圧ＶR1と電圧Ｖinを比較し、その結果を示す
出力信号１を出力する。
【００３２】同様に、コンパレータ２２ｂ〜２２ｎも各
基準電圧ＶR2〜ＶRnの電圧値と電圧Ｖinの電圧値を比較
し、対応する出力信号２〜ｎをＭＯＳコントロール部２
７に供給する。この出力信号２〜ｎを受けることによ
り、ＭＯＳコントロール部２７はヘッドホンステレオセ
ット本体に巻き戻し、再生、早送り等の動作を行なわせ
る。
基準電圧ＶR2〜ＶRnの電圧値と電圧Ｖinの電圧値を比較
し、対応する出力信号２〜ｎをＭＯＳコントロール部２
７に供給する。この出力信号２〜ｎを受けることによ
り、ＭＯＳコントロール部２７はヘッドホンステレオセ
ット本体に巻き戻し、再生、早送り等の動作を行なわせ
る。
【００３３】図２は、図１に示す入力信号検出装置の具
体的な回路構成を示す図である。図２は、図１に示すコ
ンパレータ２１、コンパレータ２２ａ〜２２ｎと、ラッ
チ回路２３の具体的な回路構成を示している。尚、図１
の昇圧回路２５、制御回路２６、ＭＯＳコントロール部
２７の具体的な回路構成は図２に示されていない。
体的な回路構成を示す図である。図２は、図１に示すコ
ンパレータ２１、コンパレータ２２ａ〜２２ｎと、ラッ
チ回路２３の具体的な回路構成を示している。尚、図１
の昇圧回路２５、制御回路２６、ＭＯＳコントロール部
２７の具体的な回路構成は図２に示されていない。
【００３４】抵抗Ａ１〜Ａ４とトランジスタＢ１〜Ｂ５
は、図１のコンパレータ２１に対応するものである。抵
抗Ａ５，Ａ６とトランジスタＢ６，Ｂ７は、図１のラッ
チ回路２３に対応するものである。
は、図１のコンパレータ２１に対応するものである。抵
抗Ａ５，Ａ６とトランジスタＢ６，Ｂ７は、図１のラッ
チ回路２３に対応するものである。
【００３５】トランジスタＢ１０〜Ｂ１８、抵抗Ａ７と
定電流源３１は、コンパレータ２２ａに対応するもので
ある。また、図示していないが、コンパレータ２２ｂ〜
２２ｎもコンパレータ２２ａと同様の構成である。
定電流源３１は、コンパレータ２２ａに対応するもので
ある。また、図示していないが、コンパレータ２２ｂ〜
２２ｎもコンパレータ２２ａと同様の構成である。
【００３６】上記の抵抗Ａ１，Ａ３〜Ａ６の一端には第
１の電源電圧ＶＣＣが供給されている。尚、符号Ｂ８は
トランジスタであり、そのベースにはＭＯＳコントロー
ル部２７からのラッチリセット信号ＬＲが供給されてい
る。符号Ｂ９はトランジスタであり、このコレクタには
昇圧回路２５からの昇圧スタート信号が供給されてい
る。
１の電源電圧ＶＣＣが供給されている。尚、符号Ｂ８は
トランジスタであり、そのベースにはＭＯＳコントロー
ル部２７からのラッチリセット信号ＬＲが供給されてい
る。符号Ｂ９はトランジスタであり、このコレクタには
昇圧回路２５からの昇圧スタート信号が供給されてい
る。
【００３７】符号４０はスイッチであり、昇圧時にオン
する。符号４１はスイッチであり、昇圧しない時は端子
ａに接続し、昇圧時には端子ｂに接続する。符号４２は
入力端子であり、入力信号が供給される。符号３０はダ
イオードであり、このアノード電極はスイッチ４０の一
端に接続されている。
する。符号４１はスイッチであり、昇圧しない時は端子
ａに接続し、昇圧時には端子ｂに接続する。符号４２は
入力端子であり、入力信号が供給される。符号３０はダ
イオードであり、このアノード電極はスイッチ４０の一
端に接続されている。
【００３８】上記実施例の入力信号検出装置によれば、
コンパレータ２１の比較によって得られたデータがラッ
チ回路２３によってラッチされるので、昇圧回路２５の
待機時及び昇圧時において入力信号を正確に検出でき
る。
コンパレータ２１の比較によって得られたデータがラッ
チ回路２３によってラッチされるので、昇圧回路２５の
待機時及び昇圧時において入力信号を正確に検出でき
る。
【００３９】
【発明の効果】この発明は、第１の電源電圧を第２の電
源電圧に昇圧するまで、保持回路が検出回路からの検出
信号を保持するので、入力信号を正確に検出できる。
源電圧に昇圧するまで、保持回路が検出回路からの検出
信号を保持するので、入力信号を正確に検出できる。
【図１】この発明の実施例に係る入力信号検出装置の構
成を示す図。
成を示す図。
【図２】同実施例に係る入力信号検出装置の具体的構成
を示す回路図。
を示す回路図。
【図３】従来の入力信号検出装置の構成を示す図。
２１、２２ａ〜２２ｎ…コンパレータ、２３，２５，２
６…制御回路、２７…ＭＯＳコントロール部、ｓｗ１〜
ｓｗｎ…スイッチ、ｒ１〜ｒｎ、Ｒ０〜Ｒｎ、Ａ１〜Ａ
７…抵抗、１０１〜１０３，Ｂ１〜Ｂ１８…トランジス
タ、３０…ダイオード。
６…制御回路、２７…ＭＯＳコントロール部、ｓｗ１〜
ｓｗｎ…スイッチ、ｒ１〜ｒｎ、Ｒ０〜Ｒｎ、Ａ１〜Ａ
７…抵抗、１０１〜１０３，Ｂ１〜Ｂ１８…トランジス
タ、３０…ダイオード。
Claims (1)
- 【請求項１】 第１の電源電圧で動作し、入力端に供給
される入力信号を検出し、その検出結果を示す検出信号
を出力する第１の検出回路と、 前記第１の検出回路からの前記検出信号を保持し、この
検出信号に応答して制御信号を出力する保持回路と、 前記第１の電源電圧で動作し、前記保持回路からの前記
制御信号に応答して前記第１の電源電圧を第２の電源電
圧まで昇圧し、この第２の電源電圧の信号を出力する昇
圧回路と、 前記第２の電源電圧を使用して、入力端に供給される入
力信号を検出する第２の検出回路を具備して、 前記第１の電源電圧を前記第２の電源電圧に昇圧するま
で、前記検出回路からの前記検出信号を前記保持回路に
よって保持することを特徴とする入力信号検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4256303A JPH06111421A (ja) | 1992-09-25 | 1992-09-25 | 入力信号検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4256303A JPH06111421A (ja) | 1992-09-25 | 1992-09-25 | 入力信号検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06111421A true JPH06111421A (ja) | 1994-04-22 |
Family
ID=17290792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4256303A Pending JPH06111421A (ja) | 1992-09-25 | 1992-09-25 | 入力信号検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06111421A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5506404A (en) * | 1993-09-08 | 1996-04-09 | Milan-Kamski; W. J. | Retrofitting device providing automatic reading capability for metering systems |
-
1992
- 1992-09-25 JP JP4256303A patent/JPH06111421A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5506404A (en) * | 1993-09-08 | 1996-04-09 | Milan-Kamski; W. J. | Retrofitting device providing automatic reading capability for metering systems |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0548006B2 (ja) | ||
| EP1148507B1 (en) | Supply voltage detection circuit | |
| JP2731528B2 (ja) | 直流電源瞬断検出装置 | |
| EP0582289B1 (en) | Transistor circuit for holding peak/bottom level of signal | |
| JPH06111421A (ja) | 入力信号検出装置 | |
| US5838149A (en) | Voltage control means having a reduced sensitivity to temperature variations | |
| JP5144292B2 (ja) | スイッチング電源回路及びそれを備えた車両 | |
| JPH11148878A (ja) | 圧力センサのドリフト低減回路及びリセット方式 | |
| JP2974104B2 (ja) | インテリジェントパワスイッチ用回路 | |
| JPH0142002B2 (ja) | ||
| JP3148443B2 (ja) | 直流安定化電源装置 | |
| JP3100664B2 (ja) | 積分器用コンパレータ回路装置及び比較方法 | |
| JP3092126B2 (ja) | 電源切換回路 | |
| JP2548022Y2 (ja) | 安定化電源回路 | |
| JP2993104B2 (ja) | ピーク検波回路 | |
| JPH09102751A (ja) | 音声ミュート回路 | |
| JP3164697B2 (ja) | Ａ／ｄコンバータ | |
| JP3220995B2 (ja) | Ｉｃ回路の入力インピーダンス測定回路 | |
| JPS6213149Y2 (ja) | ||
| JP2000241565A (ja) | タイマ回路 | |
| JP2869219B2 (ja) | 安定化電源回路 | |
| US20230008237A1 (en) | Switch device, current determination method and computer program | |
| JPH05322939A (ja) | 電圧検出回路 | |
| JPH069553Y2 (ja) | 電源回路 | |
| JPH0715343Y2 (ja) | 電源装置の出力短絡・開放検知回路 |