JPH06112359A - 電子部品搭載用回路基板 - Google Patents
電子部品搭載用回路基板Info
- Publication number
- JPH06112359A JPH06112359A JP4261653A JP26165392A JPH06112359A JP H06112359 A JPH06112359 A JP H06112359A JP 4261653 A JP4261653 A JP 4261653A JP 26165392 A JP26165392 A JP 26165392A JP H06112359 A JPH06112359 A JP H06112359A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- stage
- mounting
- circuit board
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07554—Controlling the environment, e.g. atmosphere composition or temperature changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/926—Multiple bond pads having different sizes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 雑音特性を改善する。
【構成】 この回路基板は、電極６ａ，６ｂ，６ｃを有
する半導体チップ６を載置し、電極にワイヤ２１，２
２，２３を介して電気的に接続されるものである。ここ
では、基板本体２が、半導体チップ６を載置するための
載置部８と、載置部８に隣接して配置された第１ステー
ジ９と、載置部８と共に第１ステージ９を挟む位置に配
置された第２ステージ１０とを有している。また、電源
パターン３及び接地パターン４は、第１ステージ９に互
い違いに端部パターン４ａが配置され、少なくとも一方
が櫛歯状の共通パターン４ｂを含み、かつワイヤ２１，
２２に接続可能である。さらに、信号パターン５は、第
２ステージ１０に配置され、ワイヤ２３に接続可能であ
る。
する半導体チップ６を載置し、電極にワイヤ２１，２
２，２３を介して電気的に接続されるものである。ここ
では、基板本体２が、半導体チップ６を載置するための
載置部８と、載置部８に隣接して配置された第１ステー
ジ９と、載置部８と共に第１ステージ９を挟む位置に配
置された第２ステージ１０とを有している。また、電源
パターン３及び接地パターン４は、第１ステージ９に互
い違いに端部パターン４ａが配置され、少なくとも一方
が櫛歯状の共通パターン４ｂを含み、かつワイヤ２１，
２２に接続可能である。さらに、信号パターン５は、第
２ステージ１０に配置され、ワイヤ２３に接続可能であ
る。
Description
【０００１】
【産業上の利用分野】本発明は、回路基板、特に、電極
を有する電子部品を載置しかつ前記電極にワイヤを介し
て電気的に接続される電子部品搭載用回路基板に関す
る。
を有する電子部品を載置しかつ前記電極にワイヤを介し
て電気的に接続される電子部品搭載用回路基板に関す
る。
【０００２】
【従来の技術及びその課題】半導体チップ等の電子部品
を搭載するための回路基板は、電子部品を載置するため
の基板本体と、電子部品に隣接して配置される電極パタ
ーンとを有している。電極パターンは、通常、ソース線
が集まる電源パターン，アース線が集まる接地パターン
及び各信号線が接続される信号パターンから成る。この
電極パターンは、ボンディングワイヤによって電子部品
の各電極と電気的に接続される。
を搭載するための回路基板は、電子部品を載置するため
の基板本体と、電子部品に隣接して配置される電極パタ
ーンとを有している。電極パターンは、通常、ソース線
が集まる電源パターン，アース線が集まる接地パターン
及び各信号線が接続される信号パターンから成る。この
電極パターンは、ボンディングワイヤによって電子部品
の各電極と電気的に接続される。
【０００３】前記従来の構成では、高速作動及び高密度
実装の要請から半導体チップ等の電子部品の端子数が増
加するのに伴い、基板本体において電子部品搭載部の周
囲には複数段のステージが形成され、それらのステージ
に電極パターンが形成されるようになってきている。こ
のため、回路基板に半導体チップ等の電子部品を搭載す
る場合、基板本体の載置部から外側のステージまでの距
離が長くなり、電子部品と電極パターンとを接続するボ
ンディングワイヤの長さが長くなるという問題が生じ
る。この結果、ワイヤのインダクタンスが高くなってし
まう。また、電極数が多くなるにしたがって、電極パタ
ーンの長さが長くならざるをえず、電極パターンのイン
ダクタンスが高くなる原因となる。
実装の要請から半導体チップ等の電子部品の端子数が増
加するのに伴い、基板本体において電子部品搭載部の周
囲には複数段のステージが形成され、それらのステージ
に電極パターンが形成されるようになってきている。こ
のため、回路基板に半導体チップ等の電子部品を搭載す
る場合、基板本体の載置部から外側のステージまでの距
離が長くなり、電子部品と電極パターンとを接続するボ
ンディングワイヤの長さが長くなるという問題が生じ
る。この結果、ワイヤのインダクタンスが高くなってし
まう。また、電極数が多くなるにしたがって、電極パタ
ーンの長さが長くならざるをえず、電極パターンのイン
ダクタンスが高くなる原因となる。
【０００４】ワイヤ及び電極パターンのインダクタンス
が高くなると、雑音特性を悪化させる原因となる。本発
明の目的は、電子部品搭載用回路基板の雑音特性を改善
することにある。
が高くなると、雑音特性を悪化させる原因となる。本発
明の目的は、電子部品搭載用回路基板の雑音特性を改善
することにある。
【０００５】
【課題を解決するための手段】本発明に係る電子部品搭
載用回路基板は、電極を有する電子部品を載置し、電極
にワイヤを介して電気的に接続される電子部品搭載用回
路基板である。この回路基板は、基板本体と、電源パタ
ーンと、接地パターンと、信号パターンとを備えてい
る。基板本体は、電子部品を載置するための載置部と、
載置部に隣接して配置された第１ステージと、載置部と
共に第１ステージを挟む位置に配置された第２ステージ
とを有する。電源パターン及び接地パターンは、第１ス
テージに互い違いに端部が配置され、少なくとも一方が
櫛歯状の共通パターンを含み、かつワイヤに接続可能で
ある。信号パターンは、第２ステージに配置され、ワイ
ヤに接続可能である。
載用回路基板は、電極を有する電子部品を載置し、電極
にワイヤを介して電気的に接続される電子部品搭載用回
路基板である。この回路基板は、基板本体と、電源パタ
ーンと、接地パターンと、信号パターンとを備えてい
る。基板本体は、電子部品を載置するための載置部と、
載置部に隣接して配置された第１ステージと、載置部と
共に第１ステージを挟む位置に配置された第２ステージ
とを有する。電源パターン及び接地パターンは、第１ス
テージに互い違いに端部が配置され、少なくとも一方が
櫛歯状の共通パターンを含み、かつワイヤに接続可能で
ある。信号パターンは、第２ステージに配置され、ワイ
ヤに接続可能である。
【０００６】
【作用】本発明に係る電子部品搭載用回路基板では、第
１ステージに互い違いに配置された電源パターン及び接
地パターンと電子部品の電極とがワイヤにより接続され
る。また、電子部品の電極と第２ステージに配置された
信号パターンとが別のワイヤにより接続される。
１ステージに互い違いに配置された電源パターン及び接
地パターンと電子部品の電極とがワイヤにより接続され
る。また、電子部品の電極と第２ステージに配置された
信号パターンとが別のワイヤにより接続される。
【０００７】このとき、電源パターン及び接地パターン
は、少なくとも一方が櫛歯状の共通パターンを含んでい
るので、パターンのインダクタンスが低減される。さら
に、電源パターン及び接地パターンを互いに近接して配
置できるため、ワイヤにおけるインピーダンスが減少す
る。この結果、電子部品搭載用回路基板における雑音特
性が改善される。
は、少なくとも一方が櫛歯状の共通パターンを含んでい
るので、パターンのインダクタンスが低減される。さら
に、電源パターン及び接地パターンを互いに近接して配
置できるため、ワイヤにおけるインピーダンスが減少す
る。この結果、電子部品搭載用回路基板における雑音特
性が改善される。
【０００８】
【実施例】図１及び図２に、本発明の一実施例が採用さ
れた回路装置１を示す。この回路装置１は、矩形の板状
の基板本体２と、基板本体２の中央部に搭載された半導
体チップ６とを主として有している。基板本体２は、導
電性の電極パターンからなる電源パターン３，接地パタ
ーン４及び信号パターン５を有している。また、半導体
チップ６の電極（図示せず）と各電極パターン３，４，
５とは、多数本のボンディングワイヤ７によって接続さ
れている。
れた回路装置１を示す。この回路装置１は、矩形の板状
の基板本体２と、基板本体２の中央部に搭載された半導
体チップ６とを主として有している。基板本体２は、導
電性の電極パターンからなる電源パターン３，接地パタ
ーン４及び信号パターン５を有している。また、半導体
チップ６の電極（図示せず）と各電極パターン３，４，
５とは、多数本のボンディングワイヤ７によって接続さ
れている。
【０００９】基板本体２は、複数枚のセラミックグリー
ンシートを積層して一体焼成することにより得られたも
のである。基板本体２の中央部には、半導体チップ６を
載置するための平坦な載置部８が形成されている。載置
部８の周囲には、第１ステージ９が矩形帯状に形成され
ている。また、第１ステージ９の周囲には、第１ステー
ジ９よりも高い第２ステージ１０が矩形帯状に形成され
ている。第２ステージ９の周囲には、蓋体１１を載置す
るための外縁部１２が形成されている。外縁部１２に
は、載置部８の空間を封止するため、蓋体１１が接着さ
れている。
ンシートを積層して一体焼成することにより得られたも
のである。基板本体２の中央部には、半導体チップ６を
載置するための平坦な載置部８が形成されている。載置
部８の周囲には、第１ステージ９が矩形帯状に形成され
ている。また、第１ステージ９の周囲には、第１ステー
ジ９よりも高い第２ステージ１０が矩形帯状に形成され
ている。第２ステージ９の周囲には、蓋体１１を載置す
るための外縁部１２が形成されている。外縁部１２に
は、載置部８の空間を封止するため、蓋体１１が接着さ
れている。
【００１０】電源パターン３は、第１ステージ９の内周
部に形成されており、基板本体２を厚み方向に貫通する
導電性のスルーホール１３，１５及び内部配線層１４に
よりリード端子１６に接続されている。電源パターン３
は、図３に示すように、同一寸法の多数の矩形部から構
成されている。この矩形部は、第１ステージ９の内周縁
部９ａに沿って等間隔で配置され、さらに、半導体チッ
プ６の電源電極６ａの近傍に対向して設けられている。
電源電極６ａと電源パターン３とはボンディングワイヤ
２１によって接続されている。
部に形成されており、基板本体２を厚み方向に貫通する
導電性のスルーホール１３，１５及び内部配線層１４に
よりリード端子１６に接続されている。電源パターン３
は、図３に示すように、同一寸法の多数の矩形部から構
成されている。この矩形部は、第１ステージ９の内周縁
部９ａに沿って等間隔で配置され、さらに、半導体チッ
プ６の電源電極６ａの近傍に対向して設けられている。
電源電極６ａと電源パターン３とはボンディングワイヤ
２１によって接続されている。
【００１１】接地パターン４は、第１ステージ９の上に
あって電源パターン３の外周側に配置され、電源パター
ン３と互い違いに配置された端部パターン４ａと、各端
部パターン４ａを接続する共通パターン４ｂとからなる
櫛歯状に構成されている。接地パターン４の内周側端部
は、各電源パターン３間に入り込んでいる。また、接地
パターン４の外周側部分は共通パターン４ｂとなって、
第２ステージ１０の下方に延びている（図２）。これに
より、接地パターン４が電源パターン３を三方より取り
囲む構成となる。共通パターン４ｂには複数のスルーホ
ール１７が接続されており、各スルーホール１７はリー
ド端子１８に接続されている。端部パターン４ａは、半
導体チップ６の対向する接地電極６ｂとワイヤ２２によ
り接続されている。
あって電源パターン３の外周側に配置され、電源パター
ン３と互い違いに配置された端部パターン４ａと、各端
部パターン４ａを接続する共通パターン４ｂとからなる
櫛歯状に構成されている。接地パターン４の内周側端部
は、各電源パターン３間に入り込んでいる。また、接地
パターン４の外周側部分は共通パターン４ｂとなって、
第２ステージ１０の下方に延びている（図２）。これに
より、接地パターン４が電源パターン３を三方より取り
囲む構成となる。共通パターン４ｂには複数のスルーホ
ール１７が接続されており、各スルーホール１７はリー
ド端子１８に接続されている。端部パターン４ａは、半
導体チップ６の対向する接地電極６ｂとワイヤ２２によ
り接続されている。
【００１２】信号パターン５は、第２ステージ１０の上
に形成され、内周部が等間隔に配置された電極パターン
からなる。信号パターン５の他端部は外縁部１２の下方
に延び、それぞれが複数のスルーホール１９により各リ
ード端子２０に接続されている。信号パターン５の各電
極パターンは、ワイヤ２３により半導体チップ６の対向
する信号電極６ｃに接続されている。
に形成され、内周部が等間隔に配置された電極パターン
からなる。信号パターン５の他端部は外縁部１２の下方
に延び、それぞれが複数のスルーホール１９により各リ
ード端子２０に接続されている。信号パターン５の各電
極パターンは、ワイヤ２３により半導体チップ６の対向
する信号電極６ｃに接続されている。
【００１３】このように前記実施例においては、第１ス
テージ９に電源パターン３と接地パターン４とが接近し
て互い違いに配置されるとともに、両パターン３，４が
長い距離に渡って対向している。また、接地パターン４
は、共通パターン４ｂを有する櫛歯状に形成されてい
る。さらに、電源側及び接地側の各ワイヤ２１，２２は
互いに接近し配置されており、しかもワイヤ２３は、電
源パターン３及び接地パターン４の各ワイヤ２１，２２
間に接近して配置されている。これによって、パターン
部分及びワイヤ部分でのインダクタンスを低減できるよ
うになり、回路装置１の雑音特性を改善できる。
テージ９に電源パターン３と接地パターン４とが接近し
て互い違いに配置されるとともに、両パターン３，４が
長い距離に渡って対向している。また、接地パターン４
は、共通パターン４ｂを有する櫛歯状に形成されてい
る。さらに、電源側及び接地側の各ワイヤ２１，２２は
互いに接近し配置されており、しかもワイヤ２３は、電
源パターン３及び接地パターン４の各ワイヤ２１，２２
間に接近して配置されている。これによって、パターン
部分及びワイヤ部分でのインダクタンスを低減できるよ
うになり、回路装置１の雑音特性を改善できる。
【００１４】〔他の実施例〕 （ａ） 前記実施例では、接地パターン４を櫛歯状に形
成する構成としたが、電源パターン３を櫛歯状に形成し
てもよい。 （ｂ） 前記実施例では、電極パターンを形成するステ
ージを２段に構成したが、電子部品の回路電極に応じ、
ステージの段数は３段以上でもよい。 （ｃ） 前記実施例では、接地パターン４の端部パター
ン４ａと電源パターン３とが互い違いに配置されていた
が、接地パターン４の端部パターン４ａは図４に示すよ
うに、電源パターン３の２つおきに配置する構成として
もよい。
成する構成としたが、電源パターン３を櫛歯状に形成し
てもよい。 （ｂ） 前記実施例では、電極パターンを形成するステ
ージを２段に構成したが、電子部品の回路電極に応じ、
ステージの段数は３段以上でもよい。 （ｃ） 前記実施例では、接地パターン４の端部パター
ン４ａと電源パターン３とが互い違いに配置されていた
が、接地パターン４の端部パターン４ａは図４に示すよ
うに、電源パターン３の２つおきに配置する構成として
もよい。
【００１５】
【発明の効果】本発明に係る電子部品搭載用回路基板で
は、電源パターン及び接地パターンが、第１ステージに
互い違いに端部が配置され、少なくとも一方が櫛歯状の
共通パターンを含むとともに、ワイヤにそれぞれ接続さ
れる。これによって、パターンのインダクタンスを低減
できる。また、電源パターンと接地パターンとに接続さ
れるワイヤを接近して配置することができ、ワイヤにお
けるインダクタンスを低減できる。よって、電子部品搭
載用回路基板における雑音特性を改善できる。
は、電源パターン及び接地パターンが、第１ステージに
互い違いに端部が配置され、少なくとも一方が櫛歯状の
共通パターンを含むとともに、ワイヤにそれぞれ接続さ
れる。これによって、パターンのインダクタンスを低減
できる。また、電源パターンと接地パターンとに接続さ
れるワイヤを接近して配置することができ、ワイヤにお
けるインダクタンスを低減できる。よって、電子部品搭
載用回路基板における雑音特性を改善できる。
【図１】本発明の一実施例に係る回路装置の平面図であ
り、図２のＩ−Ｉ断面図。
り、図２のＩ−Ｉ断面図。
【図２】図１のII−II断面図。
【図３】図１の一部拡大部分図。
【図４】他の実施例を示す図３に相当する図。
２ 基板本体 ３ 電源パターン ４ 接地パターン ５ 信号パターン ６ 半導体チップ ６ａ，６ｂ，６ｃ 電極 ８ 載置部 ９ 第１ステージ １０ 第２ステージ ２１，２２，２３ ワイヤ
Claims (1)
- 【請求項１】電極を有する電子部品を載置し、前記電極
にワイヤを介して電気的に接続される電子部品搭載用回
路基板であって、 前記電子部品を載置するための載置部と、前記載置部に
隣接して配置された第１ステージと、前記載置部と共に
前記第１ステージを挟む位置に配置された第２ステージ
とを有する基板本体と、 前記第１ステージに互い違いに端部が配置され、少なく
とも一方が櫛歯状の共通パターンを含み、かつ前記ワイ
ヤに接続可能な電源パターン及び接地パターンと、 前記第２ステージに配置され、前記ワイヤに接続可能な
信号パターンと、 を備えた電子部品搭載用回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4261653A JP2758322B2 (ja) | 1992-09-30 | 1992-09-30 | 電子部品搭載用回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4261653A JP2758322B2 (ja) | 1992-09-30 | 1992-09-30 | 電子部品搭載用回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06112359A true JPH06112359A (ja) | 1994-04-22 |
| JP2758322B2 JP2758322B2 (ja) | 1998-05-28 |
Family
ID=17364902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4261653A Expired - Fee Related JP2758322B2 (ja) | 1992-09-30 | 1992-09-30 | 電子部品搭載用回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2758322B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005191447A (ja) * | 2003-12-26 | 2005-07-14 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63234552A (ja) * | 1987-03-24 | 1988-09-29 | Shinko Electric Ind Co Ltd | 回路基板 |
| JPS6448039U (ja) * | 1987-09-21 | 1989-03-24 | ||
| JPH04144301A (ja) * | 1990-10-04 | 1992-05-18 | Shinko Electric Ind Co Ltd | 半導体収納装置 |
-
1992
- 1992-09-30 JP JP4261653A patent/JP2758322B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63234552A (ja) * | 1987-03-24 | 1988-09-29 | Shinko Electric Ind Co Ltd | 回路基板 |
| JPS6448039U (ja) * | 1987-09-21 | 1989-03-24 | ||
| JPH04144301A (ja) * | 1990-10-04 | 1992-05-18 | Shinko Electric Ind Co Ltd | 半導体収納装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005191447A (ja) * | 2003-12-26 | 2005-07-14 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2758322B2 (ja) | 1998-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6323116B1 (en) | Differential pair geometry for integrated circuit chip packages | |
| JP2938344B2 (ja) | 半導体装置 | |
| JP3512331B2 (ja) | 半導体装置のプラスチックパッケージ | |
| JP2010183100A (ja) | 半導体増幅器 | |
| JP3743427B2 (ja) | 電磁波シールド型半導体装置 | |
| JP2758322B2 (ja) | 電子部品搭載用回路基板 | |
| JPH04196253A (ja) | 半導体装置用パッケージ | |
| JPH08293571A (ja) | パッケージおよびそれを用いた半導体集積回路装置 | |
| JPH0851171A (ja) | 半導体セラミックパッケージ | |
| JP2006186053A (ja) | 積層型半導体装置 | |
| JP4579040B2 (ja) | 半導体増幅器 | |
| JPS605055B2 (ja) | 半導体装置 | |
| JPH01196198A (ja) | 多層配線基板 | |
| JPH071845Y2 (ja) | 集積回路パツケ−ジ | |
| JPH0964232A (ja) | セラミックパッケージ | |
| JPH08181271A (ja) | 半導体装置用パッケージ | |
| JPH06216477A (ja) | 配線基板及びこれを用いた電子回路装置 | |
| JPH0794901A (ja) | 素子分離型複合マイクロ波回路モジュール | |
| CN118555739A (zh) | 匹配电路基板和半导体装置 | |
| JPH01199441A (ja) | 集積回路用パッケージ | |
| TW202215627A (zh) | 半導體裝置 | |
| JP2002368153A (ja) | 電子部品搭載用基板 | |
| JPH07176572A (ja) | 多層配線ｔａｂ用テープキャリアおよびこれを用いた半導体装置 | |
| JP2003179177A (ja) | Ｂｇａ積層半導体モジュール | |
| JPH11135668A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |