JPH06113543A - 同期チョッパ回路 - Google Patents
同期チョッパ回路Info
- Publication number
- JPH06113543A JPH06113543A JP28242092A JP28242092A JPH06113543A JP H06113543 A JPH06113543 A JP H06113543A JP 28242092 A JP28242092 A JP 28242092A JP 28242092 A JP28242092 A JP 28242092A JP H06113543 A JPH06113543 A JP H06113543A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- pulse width
- width control
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 部品点数を削減しながら、低コストと高い信
頼性の電源装置を得る。 【構成】 インバータ回路１２から一定周期で発生した
３角波電圧が一定値を越えると、インバータ電流が流
れ、これに伴い、２次巻線１４に発生した矩形波パルス
をダイオード４０で整流し、抵抗で分圧して、サイリス
タ４５のゲートに加えてオンさせる。すると、パルス幅
制御回路２２の発振が開始してＣＴ端子５２の電圧は上
昇して、制御信号出力端子５０からの出力が次第に上昇
し、所定値を越えるとスイッチ素子２１がオンしてドレ
イン電流が流れる。また、パルス幅制御回路２２の内部
では、ＣＴ端子５２の電圧の上昇により充電を開始し、
その電圧が規定値に達すると、放電回路が動作してサイ
リスタ４５をオフし、制御信号出力端子５０の出力もな
くなり、スイッチ素子２１はオフする。
頼性の電源装置を得る。 【構成】 インバータ回路１２から一定周期で発生した
３角波電圧が一定値を越えると、インバータ電流が流
れ、これに伴い、２次巻線１４に発生した矩形波パルス
をダイオード４０で整流し、抵抗で分圧して、サイリス
タ４５のゲートに加えてオンさせる。すると、パルス幅
制御回路２２の発振が開始してＣＴ端子５２の電圧は上
昇して、制御信号出力端子５０からの出力が次第に上昇
し、所定値を越えるとスイッチ素子２１がオンしてドレ
イン電流が流れる。また、パルス幅制御回路２２の内部
では、ＣＴ端子５２の電圧の上昇により充電を開始し、
その電圧が規定値に達すると、放電回路が動作してサイ
リスタ４５をオフし、制御信号出力端子５０の出力もな
くなり、スイッチ素子２１はオフする。
Description
【０００１】
【産業上の利用分野】本発明は、変動する入力電圧を半
導体スイッチでスイッチングして、安定化された直流電
源を得るためのチョッパ回路の改良に関するものであ
る。
導体スイッチでスイッチングして、安定化された直流電
源を得るためのチョッパ回路の改良に関するものであ
る。
【０００２】
【従来の技術】従来の降圧型チョッパ回路は、図８に示
すように、１次側のインバータ回路１２と、このインバ
ータ回路１２による高周波パルスを１次巻線１３に加え
て変圧するインバータトランス１５と、２次巻線１４の
矩形波パルスを整流ダイオード１６、１７で整流して、
チョークコイル１８とコンデンサ１９で平滑にして、非
安定な直流電圧を得るための整流平滑部２０と、この非
安定な直流電圧を所定の電圧に安定化するため、ＭＯＳ
型ＦＥＴなどのスイッチ素子２１をオン、オフさせる２
次側のパルス幅制御回路２２の信号で制御した後、フラ
イホイールダイオード２３でスイッチ素子２１のオフ時
の電流を転流し、チョークコイル２４とコンデンサ２５
で再び平滑にして安定化する降圧型チョッパ部２６とで
構成されている。１０、１１は入力端子であり、２７、
２８は出力端子である。
すように、１次側のインバータ回路１２と、このインバ
ータ回路１２による高周波パルスを１次巻線１３に加え
て変圧するインバータトランス１５と、２次巻線１４の
矩形波パルスを整流ダイオード１６、１７で整流して、
チョークコイル１８とコンデンサ１９で平滑にして、非
安定な直流電圧を得るための整流平滑部２０と、この非
安定な直流電圧を所定の電圧に安定化するため、ＭＯＳ
型ＦＥＴなどのスイッチ素子２１をオン、オフさせる２
次側のパルス幅制御回路２２の信号で制御した後、フラ
イホイールダイオード２３でスイッチ素子２１のオフ時
の電流を転流し、チョークコイル２４とコンデンサ２５
で再び平滑にして安定化する降圧型チョッパ部２６とで
構成されている。１０、１１は入力端子であり、２７、
２８は出力端子である。
【０００３】上述のような降圧型チョッパ回路を、一般
的な多出力電源に利用したのが、図９の回路である。こ
の回路では、インバータトランス１５の２次側に第１の
２次巻線１４ａ、第２の２次巻線１４ｂ、…を介してそ
れぞれ第１のチョッパ回路３０ａ、第２のチョッパ回路
３０ｂ、…を結合し、また、さらに２次巻線１４を介し
て整流平滑回路３１、出力検出部３４を接続し、出力検
出部３４の抵抗３２と３３の接続点に誤差検出部３５、
絶縁部３６を介して１次側のインバータ回路１２に帰還
してなるものである。
的な多出力電源に利用したのが、図９の回路である。こ
の回路では、インバータトランス１５の２次側に第１の
２次巻線１４ａ、第２の２次巻線１４ｂ、…を介してそ
れぞれ第１のチョッパ回路３０ａ、第２のチョッパ回路
３０ｂ、…を結合し、また、さらに２次巻線１４を介し
て整流平滑回路３１、出力検出部３４を接続し、出力検
出部３４の抵抗３２と３３の接続点に誤差検出部３５、
絶縁部３６を介して１次側のインバータ回路１２に帰還
してなるものである。
【０００４】
【発明が解決しようとする課題】図９に示すように、降
圧型チョッパ回路を、一般的な多出力電源に利用した場
合、各チョッパ回路３０ａ、３０ｂ、…の入力段に必要
なそれぞれの整流ダイオード１６、１７、チョークコイ
ル１８、コンデンサ１９が形状の大きな部品であるた
め、プリント基板上に占める面積や電源全体に対する体
積の割合が大きくなり、電源装置全体の小型化に限界が
あるという問題があった。
圧型チョッパ回路を、一般的な多出力電源に利用した場
合、各チョッパ回路３０ａ、３０ｂ、…の入力段に必要
なそれぞれの整流ダイオード１６、１７、チョークコイ
ル１８、コンデンサ１９が形状の大きな部品であるた
め、プリント基板上に占める面積や電源全体に対する体
積の割合が大きくなり、電源装置全体の小型化に限界が
あるという問題があった。
【０００５】また、異なるスイッチング周波数の場合、
各チョッパ回路３０ａ、３０ｂ、…の相互間、１次側の
インバータ回路１２と各チョッパ回路３０ａ、３０ｂ、
…間のビート音や異常発振の原因になりやすく、電源装
置としての信頼性を低下させるという問題があった。な
お、前記インバータ回路１２は、例えば、ＰＷＭ用ＩＣ
６０、ＭＯＳ型ＦＥＴ６１、コンデンサ６２、全波整流
器６３からなるものとする。
各チョッパ回路３０ａ、３０ｂ、…の相互間、１次側の
インバータ回路１２と各チョッパ回路３０ａ、３０ｂ、
…間のビート音や異常発振の原因になりやすく、電源装
置としての信頼性を低下させるという問題があった。な
お、前記インバータ回路１２は、例えば、ＰＷＭ用ＩＣ
６０、ＭＯＳ型ＦＥＴ６１、コンデンサ６２、全波整流
器６３からなるものとする。
【０００６】本発明は、部品点数を削減しながら、低コ
ストと高い信頼性の電源装置を得ることを目的とするも
のである。
ストと高い信頼性の電源装置を得ることを目的とするも
のである。
【０００７】
【課題を解決するための手段】本発明は、インバータト
ランス１５の２次巻線１４の出力電圧をスイッチ素子２
１に印加し、出力検出部３４の検出信号をパルス幅制御
回路２２にフィードバックし、前記スイッチ素子２１を
チョッパ動作させて出力電圧を安定化するようにしたチ
ョッパ回路において、前記２次巻線１４とスイッチ素子
２１の間を、整流ダイオード１６のみを介して結合し、
前記２次巻線１４とパルス幅制御回路２２との間を、前
記インバータトランス１５の２次出力電圧を同期信号と
して供給するためダイオード４０を介して結合してなる
ことを特徴とする同期チョッパ回路である。
ランス１５の２次巻線１４の出力電圧をスイッチ素子２
１に印加し、出力検出部３４の検出信号をパルス幅制御
回路２２にフィードバックし、前記スイッチ素子２１を
チョッパ動作させて出力電圧を安定化するようにしたチ
ョッパ回路において、前記２次巻線１４とスイッチ素子
２１の間を、整流ダイオード１６のみを介して結合し、
前記２次巻線１４とパルス幅制御回路２２との間を、前
記インバータトランス１５の２次出力電圧を同期信号と
して供給するためダイオード４０を介して結合してなる
ことを特徴とする同期チョッパ回路である。
【０００８】
【作用】１次側のインバータ回路１２から一定周期で発
生した３角波の電圧がｔ２時に一定値を越えると、ＭＯ
Ｓ型ＦＥＴ６１がオンして立ち下がりのｔ５（ｔ１）時
まで、インバータ電流が流れる。これに伴い、インバー
タトランス１５の２次巻線１４に発生した矩形波パルス
をダイオード４０で整流し、抵抗で分圧して、サイリス
タ４５のゲートに加えてオンさせる。すると、２次側の
パルス幅制御回路２２の発振が開始してＣＴ端子５２の
電圧は上昇してゆく。２次側のパルス幅制御回路２２の
制御信号出力端子５０からの出力が次第に上昇し、所定
値を越えるとｔ３時にスイッチ素子２１がオンしてドレ
イン電流が流れる。また、２次側のパルス幅制御回路２
２の内部では、前記ＣＴ端子５２の電圧の上昇により充
電を開始し、その電圧がｔ４時に規定値に達すると、放
電回路が動作してサイリスタ４５をオフし、制御信号出
力端子５０の出力もなくなり、スイッチ素子２１はオフ
する。
生した３角波の電圧がｔ２時に一定値を越えると、ＭＯ
Ｓ型ＦＥＴ６１がオンして立ち下がりのｔ５（ｔ１）時
まで、インバータ電流が流れる。これに伴い、インバー
タトランス１５の２次巻線１４に発生した矩形波パルス
をダイオード４０で整流し、抵抗で分圧して、サイリス
タ４５のゲートに加えてオンさせる。すると、２次側の
パルス幅制御回路２２の発振が開始してＣＴ端子５２の
電圧は上昇してゆく。２次側のパルス幅制御回路２２の
制御信号出力端子５０からの出力が次第に上昇し、所定
値を越えるとｔ３時にスイッチ素子２１がオンしてドレ
イン電流が流れる。また、２次側のパルス幅制御回路２
２の内部では、前記ＣＴ端子５２の電圧の上昇により充
電を開始し、その電圧がｔ４時に規定値に達すると、放
電回路が動作してサイリスタ４５をオフし、制御信号出
力端子５０の出力もなくなり、スイッチ素子２１はオフ
する。
【０００９】
【実施例】以下、本発明の一実施例を図面に基づき説明
する。まず、図１および図２により本発明の基本的構成
と動作原理を説明すると、１次側のインバータ回路１２
に、インバータトランス１５の１次巻線１３を接続し、
このインバータトランス１５の２次巻線１４に、整流ダ
イオード１６を介してＭＯＳ型ＦＥＴなどのスイッチ素
子２１のドレインを接続するとともに、ダイオード４０
を介して２次側のパルス幅制御回路２２を接続する。す
なわち、整流ダイオード１６とスイッチ素子２１との間
に、整流ダイオード１６のみを介在し、従来の整流ダイ
オード１７、チョークコイル１８、コンデンサ１９を介
在することなく直接接続する。前記スイッチ素子２１の
ソース側には、従来同様フライホイールダイオード２
３、チョークコイル２４、コンデンサ２５を接続し、ま
た、出力検出部３４の抵抗３２と３３の接続点を前記パ
ルス幅制御回路２２に帰還する。
する。まず、図１および図２により本発明の基本的構成
と動作原理を説明すると、１次側のインバータ回路１２
に、インバータトランス１５の１次巻線１３を接続し、
このインバータトランス１５の２次巻線１４に、整流ダ
イオード１６を介してＭＯＳ型ＦＥＴなどのスイッチ素
子２１のドレインを接続するとともに、ダイオード４０
を介して２次側のパルス幅制御回路２２を接続する。す
なわち、整流ダイオード１６とスイッチ素子２１との間
に、整流ダイオード１６のみを介在し、従来の整流ダイ
オード１７、チョークコイル１８、コンデンサ１９を介
在することなく直接接続する。前記スイッチ素子２１の
ソース側には、従来同様フライホイールダイオード２
３、チョークコイル２４、コンデンサ２５を接続し、ま
た、出力検出部３４の抵抗３２と３３の接続点を前記パ
ルス幅制御回路２２に帰還する。
【００１０】このような構成において、インバータトラ
ンス１５の２次巻線１４からの出力を、整流ダイオード
１６を介して図２（ａ）に示す矩形波パルスに整流し
て、スイッチ素子２１のドレインに加える。同様に、ダ
イオード４０で整流された矩形波パルスが、同期信号と
して２次側のパルス幅制御回路２２に入力され、１次側
のインバータ回路１２のスイッチング周波数と、２次側
のパルス幅制御回路２２の周波数を同一とする。する
と、図２（ａ）の矩形波パルスの中を、２次側のパルス
幅制御回路２２の制御信号により、図２（ｂ）のように
オン、オフするスイッチ素子２１によってチョッパ動作
させる。つまり、整流ダイオード１６で整流しただけ
で、平滑していない矩形波パルスの中を直接チョッパ動
作させることができる。このように、インバータトラン
ス１５の２次巻線１４の電圧を整流しただけで、従来の
整流ダイオード１７、チョークコイル１８、コンデンサ
１９を除いた同期チョッパ回路が得られる。図２（ｃ）
は、ＭＯＳ型ＦＥＴなどのスイッチ素子２１のドレイン
電流を示している。
ンス１５の２次巻線１４からの出力を、整流ダイオード
１６を介して図２（ａ）に示す矩形波パルスに整流し
て、スイッチ素子２１のドレインに加える。同様に、ダ
イオード４０で整流された矩形波パルスが、同期信号と
して２次側のパルス幅制御回路２２に入力され、１次側
のインバータ回路１２のスイッチング周波数と、２次側
のパルス幅制御回路２２の周波数を同一とする。する
と、図２（ａ）の矩形波パルスの中を、２次側のパルス
幅制御回路２２の制御信号により、図２（ｂ）のように
オン、オフするスイッチ素子２１によってチョッパ動作
させる。つまり、整流ダイオード１６で整流しただけ
で、平滑していない矩形波パルスの中を直接チョッパ動
作させることができる。このように、インバータトラン
ス１５の２次巻線１４の電圧を整流しただけで、従来の
整流ダイオード１７、チョークコイル１８、コンデンサ
１９を除いた同期チョッパ回路が得られる。図２（ｃ）
は、ＭＯＳ型ＦＥＴなどのスイッチ素子２１のドレイン
電流を示している。
【００１１】つぎに、本発明の具体的実施例を図３によ
り説明する。図１と比較して具体化された部分を説明す
ると、２次巻線１４の両端間に、ダイオード４０、抵抗
４１、４２の直列回路を接続し、この抵抗４１と４２の
接続点を、トランジスタ４３と４４からなるサイリスタ
４５のゲートとコンデンサ４８に接続する。このコンデ
ンサ４８の他端は、タイミングコンデンサ４７と２次側
のパルス幅制御回路２２のＣＴ端子５２に接続される。
前記２次側のパルス幅制御回路２２のＲＴ端子５１は、
タイミング抵抗４６を介してサイリスタ４５のアノード
ゲートに接続され、２次側のパルス幅制御回路２２の基
準電圧出力端子４９は、サイリスタ４５のアノードに接
続され、２次側のパルス幅制御回路２２の制御信号出力
端子５０は、スイッチ素子２１のゲートに接続され、２
次側のパルス幅制御回路２２のフィードバック信号入力
端子５３は、抵抗３２と３３の接続点に接続されてい
る。前記タイミング抵抗４６とタイミングコンデンサ４
７は、２次側のパルス幅制御回路２２のスイッチング周
波数を決定するために挿入されたものである。
り説明する。図１と比較して具体化された部分を説明す
ると、２次巻線１４の両端間に、ダイオード４０、抵抗
４１、４２の直列回路を接続し、この抵抗４１と４２の
接続点を、トランジスタ４３と４４からなるサイリスタ
４５のゲートとコンデンサ４８に接続する。このコンデ
ンサ４８の他端は、タイミングコンデンサ４７と２次側
のパルス幅制御回路２２のＣＴ端子５２に接続される。
前記２次側のパルス幅制御回路２２のＲＴ端子５１は、
タイミング抵抗４６を介してサイリスタ４５のアノード
ゲートに接続され、２次側のパルス幅制御回路２２の基
準電圧出力端子４９は、サイリスタ４５のアノードに接
続され、２次側のパルス幅制御回路２２の制御信号出力
端子５０は、スイッチ素子２１のゲートに接続され、２
次側のパルス幅制御回路２２のフィードバック信号入力
端子５３は、抵抗３２と３３の接続点に接続されてい
る。前記タイミング抵抗４６とタイミングコンデンサ４
７は、２次側のパルス幅制御回路２２のスイッチング周
波数を決定するために挿入されたものである。
【００１２】以上のような構成において、１次側のイン
バータ回路１２のＰＷＭ用ＩＣ６０から図４（ａ）のよ
うな３角波の電圧が一定周期で発生する。この３角波の
電圧がｔ２時に一定値を越えると、ＭＯＳ型ＦＥＴ６１
がオンして３角波の電圧の立ち下がりのｔ５（ｔ１）時
まで、図４（ｂ）のようなインバータ電流が流れる。こ
れに伴い、インバータトランス１５の２次巻線１４に
は、図４（ｃ）のような電圧が発生する。２次巻線１４
の矩形波パルスをダイオード４０で整流し、抵抗４１、
４２で分圧して、得られた電圧をサイリスタ４５のゲー
トに加えてオンさせる。すると、２次側のパルス幅制御
回路２２の発振が開始してＣＴ端子５２の電圧は上昇し
てゆく。２次側のパルス幅制御回路２２の制御信号出力
端子５０からの出力が図４（ｄ）のように次第に上昇
し、所定値を越えるとｔ３時にスイッチ素子２１がオン
して図４（ｅ）のようなドレイン電流が流れる。
バータ回路１２のＰＷＭ用ＩＣ６０から図４（ａ）のよ
うな３角波の電圧が一定周期で発生する。この３角波の
電圧がｔ２時に一定値を越えると、ＭＯＳ型ＦＥＴ６１
がオンして３角波の電圧の立ち下がりのｔ５（ｔ１）時
まで、図４（ｂ）のようなインバータ電流が流れる。こ
れに伴い、インバータトランス１５の２次巻線１４に
は、図４（ｃ）のような電圧が発生する。２次巻線１４
の矩形波パルスをダイオード４０で整流し、抵抗４１、
４２で分圧して、得られた電圧をサイリスタ４５のゲー
トに加えてオンさせる。すると、２次側のパルス幅制御
回路２２の発振が開始してＣＴ端子５２の電圧は上昇し
てゆく。２次側のパルス幅制御回路２２の制御信号出力
端子５０からの出力が図４（ｄ）のように次第に上昇
し、所定値を越えるとｔ３時にスイッチ素子２１がオン
して図４（ｅ）のようなドレイン電流が流れる。
【００１３】また、２次側のパルス幅制御回路２２の内
部では、前記ＣＴ端子５２の電圧の上昇により充電を開
始し、その電圧がｔ４時に規定値に達すると、放電回路
が動作してサイリスタ４５をオフし、制御信号出力端子
５０の出力もなくなり、スイッチ素子２１はオフする。
部では、前記ＣＴ端子５２の電圧の上昇により充電を開
始し、その電圧がｔ４時に規定値に達すると、放電回路
が動作してサイリスタ４５をオフし、制御信号出力端子
５０の出力もなくなり、スイッチ素子２１はオフする。
【００１４】このときの動作をさらに詳しく説明する。
２次側のパルス幅制御回路２２の内部では、放電開始前
のコンデンサ４８は、ＣＴ端子５２側が高電位になって
いるので、タイミングコンデンサ４７が２次側のパルス
幅制御回路２２の放電回路により放電されることによ
り、トランジスタ４３、４４からなるサイリスタ４５を
オフし、２次側のパルス幅制御回路２２の発振動作が停
止する。
２次側のパルス幅制御回路２２の内部では、放電開始前
のコンデンサ４８は、ＣＴ端子５２側が高電位になって
いるので、タイミングコンデンサ４７が２次側のパルス
幅制御回路２２の放電回路により放電されることによ
り、トランジスタ４３、４４からなるサイリスタ４５を
オフし、２次側のパルス幅制御回路２２の発振動作が停
止する。
【００１５】トランジスタ４３、４４によってサイリス
タ４５が構成されているが、基準電圧出力端子４９の基
準電圧をタイミング抵抗４６でタイミングコンデンサ４
７を充電する充電電流が、サイリスタ４５の保持電流よ
り少ないので、ゲート（ベース）信号がなくなるとオフ
する。また、２次側のパルス幅制御回路２２の最大オン
・デューティーは、矩形波パルスの中をパルス幅制御す
るため、１次側のインバータ回路１２のオン・デューテ
ィー以下にする必要があり、実際には次式のように、１
次側のインバータ回路１２のスイッチング周波数を以下
にしている。このときの信号のタイミングが図４に示さ
れている通りである。 パルス幅制御回路２２のスイッチング周波数≧インバー
タ回路１２のスイッチング周波数 本発明の同期チョッパ回路に用いるＰＷＭ用ＩＣ６０
は、特定のものではなく、同期信号を工夫してＣＴ端子
５２に加えることにより、汎用のＰＷＭ用ＩＣに適用す
ることが可能である。
タ４５が構成されているが、基準電圧出力端子４９の基
準電圧をタイミング抵抗４６でタイミングコンデンサ４
７を充電する充電電流が、サイリスタ４５の保持電流よ
り少ないので、ゲート（ベース）信号がなくなるとオフ
する。また、２次側のパルス幅制御回路２２の最大オン
・デューティーは、矩形波パルスの中をパルス幅制御す
るため、１次側のインバータ回路１２のオン・デューテ
ィー以下にする必要があり、実際には次式のように、１
次側のインバータ回路１２のスイッチング周波数を以下
にしている。このときの信号のタイミングが図４に示さ
れている通りである。 パルス幅制御回路２２のスイッチング周波数≧インバー
タ回路１２のスイッチング周波数 本発明の同期チョッパ回路に用いるＰＷＭ用ＩＣ６０
は、特定のものではなく、同期信号を工夫してＣＴ端子
５２に加えることにより、汎用のＰＷＭ用ＩＣに適用す
ることが可能である。
【００１６】前記実施例では、整流ダイオード１６を２
次巻線１４の一端に接続したが、図５に示すように、こ
の整流ダイオード１６を２次巻線１４の多端に接続する
とともに、降圧チョッパ部のフライホイールダイオード
２３とアノード共通として接続すれば、ワン・パッケー
ジの安価な素子が使用できる。
次巻線１４の一端に接続したが、図５に示すように、こ
の整流ダイオード１６を２次巻線１４の多端に接続する
とともに、降圧チョッパ部のフライホイールダイオード
２３とアノード共通として接続すれば、ワン・パッケー
ジの安価な素子が使用できる。
【００１７】前記実施例では、２次巻線１４とＤＣ出力
端子２７との間にスイッチ素子２１を直列に挿入して、
入力電圧に対して出力電圧を降圧する降圧型の場合を説
明したが、図６に示すように、２次巻線１４とＤＣ出力
端子２７との間にスイッチ素子２１を並列に挿入して、
入力電圧に対して出力電圧を昇圧型とした同期チョッパ
回路とすることもできる。
端子２７との間にスイッチ素子２１を直列に挿入して、
入力電圧に対して出力電圧を降圧する降圧型の場合を説
明したが、図６に示すように、２次巻線１４とＤＣ出力
端子２７との間にスイッチ素子２１を並列に挿入して、
入力電圧に対して出力電圧を昇圧型とした同期チョッパ
回路とすることもできる。
【００１８】前記実施例では、２次巻線１４とＤＣ出力
端子２７との間に、整流ダイオード１６、チョークコイ
ル２４、フライホイールダイオード２３を直列に挿入し
て、２次巻線１４の一端側をプラスとするように構成し
たが、図７に示すように、２次巻線１４とＤＣ出力端子
２７との間にフライホイールダイオード２３を直列に挿
入し、かつ、チョークコイル２４を並列に挿入して、２
次巻線１４の一端側をマイナスとする、いわゆる反転型
とした同期チョッパ回路とすることもできる。
端子２７との間に、整流ダイオード１６、チョークコイ
ル２４、フライホイールダイオード２３を直列に挿入し
て、２次巻線１４の一端側をプラスとするように構成し
たが、図７に示すように、２次巻線１４とＤＣ出力端子
２７との間にフライホイールダイオード２３を直列に挿
入し、かつ、チョークコイル２４を並列に挿入して、２
次巻線１４の一端側をマイナスとする、いわゆる反転型
とした同期チョッパ回路とすることもできる。
【００１９】
【発明の効果】（１）本発明の同期チョッパ回路を多出
力電源に利用した場合、各チョッパ回路３０ａ、３０
ｂ、…の入力段における形状の大きな部品であるそれぞ
れの整流ダイオード１７、チョークコイル１８、コンデ
ンサ１９が省略できるため、電源装置全体を大幅に小型
化できる。
力電源に利用した場合、各チョッパ回路３０ａ、３０
ｂ、…の入力段における形状の大きな部品であるそれぞ
れの整流ダイオード１７、チョークコイル１８、コンデ
ンサ１９が省略できるため、電源装置全体を大幅に小型
化できる。
【００２０】（２）スイッチング周波数を同期させたの
で、各チョッパ回路３０ａ、３０ｂ、…の相互間、１次
側のインバータ回路１２と各チョッパ回路３０ａ、３０
ｂ、…間のビート音や異常発振がなくなり、電源装置の
信頼性を向上させることができる。
で、各チョッパ回路３０ａ、３０ｂ、…の相互間、１次
側のインバータ回路１２と各チョッパ回路３０ａ、３０
ｂ、…間のビート音や異常発振がなくなり、電源装置の
信頼性を向上させることができる。
【図１】本発明による同期チョッパ回路の一実施例を示
す原理的な電気回路図である。
す原理的な電気回路図である。
【図２】図１の各部の波形図である。
【図３】図１の具体的な電気回路図である。
【図４】図３の各部の波形図である。
【図５】本発明の第２実施例を示す電気回路図である。
【図６】本発明の第３実施例を示す電気回路図である。
【図７】本発明の第４実施例を示す電気回路図である。
【図８】従来のチョッパ回路の電気回路図である。
【図９】従来のチョッパ回路を多出力電源に利用した電
気回路図である。
気回路図である。
１０…入力端子、１１…入力端子、１２…１次側のイン
バータ回路、１３…１次巻線、１４…２次巻線、１５…
インバータトランス、１６…整流ダイオード、１７…整
流ダイオード、１８…チョークコイル、１９…コンデン
サ、２０…整流平滑部、２１…ＭＯＳＦＥＴなどのスイ
ッチ素子、２２…２次側のパルス幅制御回路、２３…フ
ライホイールダイオード、２４…チョークコイル、２５
…コンデンサ、２６…降圧型チョッパ部、２７…出力端
子、２８…出力端子、３０…チョッパ回路、３１…整流
平滑回路、３２…抵抗、３３…抵抗、３４…出力検出
部、３５…誤差検出部、３６…絶縁部、４０…ダイオー
ド、４１…抵抗、４２…抵抗、４３…トランジスタ、４
４…トランジスタ、４５…サイリスタ、４６…タイミン
グ抵抗、４７…タイミングコンデンサ、４８…コンデン
サ、４９…基準電圧出力端子、５０…制御信号出力端
子、５１…ＲＴ端子、５２…ＣＴ端子、５３…フィード
バック信号入力端子、６０…ＰＷＭ用ＩＣ、６１…ＭＯ
Ｓ型ＦＥＴ、６２…コンデンサ、６３…全波整流器。
バータ回路、１３…１次巻線、１４…２次巻線、１５…
インバータトランス、１６…整流ダイオード、１７…整
流ダイオード、１８…チョークコイル、１９…コンデン
サ、２０…整流平滑部、２１…ＭＯＳＦＥＴなどのスイ
ッチ素子、２２…２次側のパルス幅制御回路、２３…フ
ライホイールダイオード、２４…チョークコイル、２５
…コンデンサ、２６…降圧型チョッパ部、２７…出力端
子、２８…出力端子、３０…チョッパ回路、３１…整流
平滑回路、３２…抵抗、３３…抵抗、３４…出力検出
部、３５…誤差検出部、３６…絶縁部、４０…ダイオー
ド、４１…抵抗、４２…抵抗、４３…トランジスタ、４
４…トランジスタ、４５…サイリスタ、４６…タイミン
グ抵抗、４７…タイミングコンデンサ、４８…コンデン
サ、４９…基準電圧出力端子、５０…制御信号出力端
子、５１…ＲＴ端子、５２…ＣＴ端子、５３…フィード
バック信号入力端子、６０…ＰＷＭ用ＩＣ、６１…ＭＯ
Ｓ型ＦＥＴ、６２…コンデンサ、６３…全波整流器。
Claims (4)
- 【請求項１】 インバータトランス１５の２次巻線１４
の出力電圧をスイッチ素子２１に印加し、出力検出部３
４の検出信号をパルス幅制御回路２２にフィードバック
し、前記スイッチ素子２１をチョッパ動作させて出力電
圧を安定化するようにしたチョッパ回路において、前記
２次巻線１４とスイッチ素子２１の間を、整流ダイオー
ド１６のみを介して結合し、前記２次巻線１４とパルス
幅制御回路２２との間を、前記インバータトランス１５
の２次出力電圧を同期信号として供給するためダイオー
ド４０を介して結合してなることを特徴とする同期チョ
ッパ回路。 - 【請求項２】 入力電圧に対して出力電圧を降圧型とし
た請求項１記載の同期チョッパ回路。 - 【請求項３】 入力電圧に対して出力電圧を昇圧型とし
た請求項１記載の同期チョッパ回路。 - 【請求項４】 入力電圧に対して出力電圧を反転型とし
た請求項１記載の同期チョッパ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28242092A JPH06113543A (ja) | 1992-09-28 | 1992-09-28 | 同期チョッパ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28242092A JPH06113543A (ja) | 1992-09-28 | 1992-09-28 | 同期チョッパ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06113543A true JPH06113543A (ja) | 1994-04-22 |
Family
ID=17652181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28242092A Pending JPH06113543A (ja) | 1992-09-28 | 1992-09-28 | 同期チョッパ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06113543A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58103870A (ja) * | 1981-12-10 | 1983-06-21 | Mitsubishi Electric Corp | 電源装置 |
| JPS63154066A (ja) * | 1986-12-16 | 1988-06-27 | Sanken Electric Co Ltd | チヨツパ型直流電源装置 |
| JPH0318275A (ja) * | 1989-06-15 | 1991-01-25 | Stanley Electric Co Ltd | スイッチング電源装置 |
| JPH05122929A (ja) * | 1991-10-29 | 1993-05-18 | Yokogawa Electric Corp | スイツチング電源 |
-
1992
- 1992-09-28 JP JP28242092A patent/JPH06113543A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58103870A (ja) * | 1981-12-10 | 1983-06-21 | Mitsubishi Electric Corp | 電源装置 |
| JPS63154066A (ja) * | 1986-12-16 | 1988-06-27 | Sanken Electric Co Ltd | チヨツパ型直流電源装置 |
| JPH0318275A (ja) * | 1989-06-15 | 1991-01-25 | Stanley Electric Co Ltd | スイッチング電源装置 |
| JPH05122929A (ja) * | 1991-10-29 | 1993-05-18 | Yokogawa Electric Corp | スイツチング電源 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6023178A (en) | Pulse width control IC circuit and switching power supply unit | |
| JP3236587B2 (ja) | スイッチング電源装置 | |
| JPH0527339B2 (ja) | ||
| JP3517849B2 (ja) | 直流電源装置 | |
| JP2002119053A (ja) | スイッチングレギュレータ | |
| JPS6339365B2 (ja) | ||
| JP2001016851A (ja) | スイッチング電源装置 | |
| US7092260B2 (en) | Short-circuiting rectifier for a switched-mode power supply | |
| CA2214217C (en) | Switching power supply apparatus | |
| JP3134913B2 (ja) | スイッチングデバイス | |
| JPH0823676A (ja) | 電圧変換装置 | |
| JPS60197162A (ja) | スイツチング電源 | |
| JPH114578A (ja) | 電圧変換装置 | |
| JPH07245949A (ja) | リンギングチョ−クコンバ−タ | |
| JPH0727832Y2 (ja) | スイッチング電源装置 | |
| JPS5925580A (ja) | スイツチングレギユレ−タ | |
| JP2676982B2 (ja) | Ｄｃ―ｄｃコンバータ | |
| JPH06335245A (ja) | 絶縁形スイッチング電源 | |
| JP2002354814A (ja) | スイッチング電源装置 | |
| JP2003088115A (ja) | スイッチングコンバータ | |
| JPH0695475B2 (ja) | 高周波加熱装置 | |
| JPH04340366A (ja) | Ｄｃ−ｄｃコンバータの制御ユニット | |
| JPS6248477B2 (ja) | ||
| JPH07203679A (ja) | 電力制御装置 | |
| JPH03156877A (ja) | 高周波加熱装置 |