JPH0611356A - データ表示装置 - Google Patents
データ表示装置Info
- Publication number
- JPH0611356A JPH0611356A JP17072092A JP17072092A JPH0611356A JP H0611356 A JPH0611356 A JP H0611356A JP 17072092 A JP17072092 A JP 17072092A JP 17072092 A JP17072092 A JP 17072092A JP H0611356 A JPH0611356 A JP H0611356A
- Authority
- JP
- Japan
- Prior art keywords
- data
- histogram
- memory
- measurement data
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】測定データをヒストグラム表示用データに変換
する際に簡単な回路構成でありながら高速の動作を可能
とするデータ表示装置を実現すること。 【構成】 測定データメモリと、前記測定データメモリ
からのデータを読みだすためのアドレスを出力するアド
レスカウンタと、前記測定データメモリからのデータを
表示範囲であるか否かを判定する比較器と、前記比較器
からの信号で、測定データを格納するレジスタと、前記
レジスタのデータをヒストグラムにおける刻み幅で除算
する除算器と、前記除算器からの出力をアドレスとする
ヒストグラムメモリと、前記比較器からの信号で、前記
ヒストグラムメモリの該当アドレスおけるデータをイン
クリメント加算する加算器と、前記ヒストグラムメモリ
からのデータをヒストグラム表示する表示装置を設けた
ことを特徴とするデータ表示装置。
する際に簡単な回路構成でありながら高速の動作を可能
とするデータ表示装置を実現すること。 【構成】 測定データメモリと、前記測定データメモリ
からのデータを読みだすためのアドレスを出力するアド
レスカウンタと、前記測定データメモリからのデータを
表示範囲であるか否かを判定する比較器と、前記比較器
からの信号で、測定データを格納するレジスタと、前記
レジスタのデータをヒストグラムにおける刻み幅で除算
する除算器と、前記除算器からの出力をアドレスとする
ヒストグラムメモリと、前記比較器からの信号で、前記
ヒストグラムメモリの該当アドレスおけるデータをイン
クリメント加算する加算器と、前記ヒストグラムメモリ
からのデータをヒストグラム表示する表示装置を設けた
ことを特徴とするデータ表示装置。
Description
【０００１】
【産業上の利用分野】本発明は、測定データをヒストグ
ラム表示させる際、測定データを高速にヒストグラム表
示用データに変換することが可能なデータ表示装置に関
する。
ラム表示させる際、測定データを高速にヒストグラム表
示用データに変換することが可能なデータ表示装置に関
する。
【０００２】
【従来の技術】従来、測定データをヒストグラム表示用
データに変換するにあたっては、ソフトウエアによる演
算を行うことで処理をしていた。演算処理にあたって
は、その測定データが、表示したいデータであるか否
か、またヒストグラム表示にあたってどの棒（ｂｉｎ）
に該当するか等は、データを１つ１つ目的とする値と比
較しながら処理してゆく。
データに変換するにあたっては、ソフトウエアによる演
算を行うことで処理をしていた。演算処理にあたって
は、その測定データが、表示したいデータであるか否
か、またヒストグラム表示にあたってどの棒（ｂｉｎ）
に該当するか等は、データを１つ１つ目的とする値と比
較しながら処理してゆく。
【０００３】
【発明が解決しようとする課題】このため、処理速度が
遅くなるという問題がある。本発明の目的は、測定デー
タをヒストグラム表示用データに変換する際に簡単な回
路構成でありながら高速の動作を可能とするデータ表示
装置を実現することである。
遅くなるという問題がある。本発明の目的は、測定デー
タをヒストグラム表示用データに変換する際に簡単な回
路構成でありながら高速の動作を可能とするデータ表示
装置を実現することである。
【０００４】
【課題を解決するための手段】本発明は、測定データが
格納されている測定データメモリと、前記測定データメ
モリからのデータを読みだすためのアドレスを出力する
アドレスカウンタと、前記測定データメモリからのデー
タを表示範囲であるか否かを判定する比較器と、前記比
較器からの信号で、測定データを格納するレジスタと、
前記レジスタのデータをヒストグラムにおける刻み幅で
除算する除算器と、前記除算器からの出力をアドレスと
するヒストグラムメモリと、前記比較器からの信号で、
前記ヒストグラムメモリの該当アドレスおけるデータを
インクリメント加算する加算器と、前記ヒストグラムメ
モリからのデータをヒストグラム表示する表示装置を設
けたことを特徴とするデータ表示装置である。
格納されている測定データメモリと、前記測定データメ
モリからのデータを読みだすためのアドレスを出力する
アドレスカウンタと、前記測定データメモリからのデー
タを表示範囲であるか否かを判定する比較器と、前記比
較器からの信号で、測定データを格納するレジスタと、
前記レジスタのデータをヒストグラムにおける刻み幅で
除算する除算器と、前記除算器からの出力をアドレスと
するヒストグラムメモリと、前記比較器からの信号で、
前記ヒストグラムメモリの該当アドレスおけるデータを
インクリメント加算する加算器と、前記ヒストグラムメ
モリからのデータをヒストグラム表示する表示装置を設
けたことを特徴とするデータ表示装置である。
【０００５】
【作用】ハードウエアの構成で、直接上限値と下限値を
コンパレートし、かつデータを刻み幅で除算したものを
直接ヒストグラムメモリのアドレスとするため高速のデ
ータ変換が可能となる。
コンパレートし、かつデータを刻み幅で除算したものを
直接ヒストグラムメモリのアドレスとするため高速のデ
ータ変換が可能となる。
【０００６】
【実施例】図１に本発明にかかる基本的構成図を示す。
１は測定データメモリで、測定データが格納されてい
る。２はアドレスカウンタで、測定データメモリ１から
比較器３に入力するデータが格納されているアドレスを
出力する。比較器３はアドレスカウンタ２から出力され
たデータが、表示範囲の下限値≦測定データ≦上限値で
あるかを判断し、その結果をフリップフロップ４に出力
する。フリップフロップ４は、比較器３からの出力をラ
ッチし、レジスタ８に出力する。５は減算器で、測定デ
ータメモリ１からレジスタ７に格納されている下限値を
引く。６，７，８，１０はレジスタで、レジスタ６には
上限値を格納し、レジスタ８には下限値を格納し、レジ
スタ８には、減算器５の出力が判定パルスの制御に基づ
いて格納される。レジスタ１０には刻み幅が格納されて
いる。９は除算器で、レジスタ８からの出力を刻み幅で
割算をする。１１，１２はバッファで、バッファ１１は
ヒストグラムメモリ１３に格納されているデータを読み
だすためのアドレスが格納されている。バッファ１２に
は、表示データもしくはヒストグラムメモリ１３のデー
タを格納する。ヒストグラムメモリ１３は、ヒストグラ
ム表示における度数のデータが格納されている。１４は
加算器で、ヒストグラムメモリ１３の度数のデータをイ
ンクリメントしてゆく。１５は表示装置で、表示のため
のデータ処理回路と表示手段（ＣＲＴ等の）を含む。１
６は制御回路で、具体的にはＣＰＵ等で構成される。
１は測定データメモリで、測定データが格納されてい
る。２はアドレスカウンタで、測定データメモリ１から
比較器３に入力するデータが格納されているアドレスを
出力する。比較器３はアドレスカウンタ２から出力され
たデータが、表示範囲の下限値≦測定データ≦上限値で
あるかを判断し、その結果をフリップフロップ４に出力
する。フリップフロップ４は、比較器３からの出力をラ
ッチし、レジスタ８に出力する。５は減算器で、測定デ
ータメモリ１からレジスタ７に格納されている下限値を
引く。６，７，８，１０はレジスタで、レジスタ６には
上限値を格納し、レジスタ８には下限値を格納し、レジ
スタ８には、減算器５の出力が判定パルスの制御に基づ
いて格納される。レジスタ１０には刻み幅が格納されて
いる。９は除算器で、レジスタ８からの出力を刻み幅で
割算をする。１１，１２はバッファで、バッファ１１は
ヒストグラムメモリ１３に格納されているデータを読み
だすためのアドレスが格納されている。バッファ１２に
は、表示データもしくはヒストグラムメモリ１３のデー
タを格納する。ヒストグラムメモリ１３は、ヒストグラ
ム表示における度数のデータが格納されている。１４は
加算器で、ヒストグラムメモリ１３の度数のデータをイ
ンクリメントしてゆく。１５は表示装置で、表示のため
のデータ処理回路と表示手段（ＣＲＴ等の）を含む。１
６は制御回路で、具体的にはＣＰＵ等で構成される。
【０００７】また、図１内の（ａ）は読出アドレスカウ
ンタパルスで、アドレスカウンタ２の読出タイミングの
制御を行う。（ｂ）は判定パルスで、比較器３に入力さ
れたデータが表示範囲以内であるか否かを示す信号であ
る。（ｃ）はラッチパルスで前述の判定パルスが該当す
る。（ｄ）はリセットパルスで制御回路１６からの出力
である。（ｅ）は読出パルスでヒストグラムメモリ１３
の読出制御を行う。（ｆ）は書込みパルスでヒストグラ
ムメモリ１３の書込み制御を行う。（ｇ）はアドレスカ
ウンタリセットパルスで測定メモリ１に書き込むための
データの消去を行う。なお、データはｎビット、ヒスト
グラムメモリ１３におけるアドレスはｍビットとする。
ンタパルスで、アドレスカウンタ２の読出タイミングの
制御を行う。（ｂ）は判定パルスで、比較器３に入力さ
れたデータが表示範囲以内であるか否かを示す信号であ
る。（ｃ）はラッチパルスで前述の判定パルスが該当す
る。（ｄ）はリセットパルスで制御回路１６からの出力
である。（ｅ）は読出パルスでヒストグラムメモリ１３
の読出制御を行う。（ｆ）は書込みパルスでヒストグラ
ムメモリ１３の書込み制御を行う。（ｇ）はアドレスカ
ウンタリセットパルスで測定メモリ１に書き込むための
データの消去を行う。なお、データはｎビット、ヒスト
グラムメモリ１３におけるアドレスはｍビットとする。
【０００８】このような構成の説明をする。
【０００９】まずヒストグラムの作成における初期値の
設定について説明する。第１にヒストグラム表示の下限
値、上限値を設定する。これらはそれぞれ図１に示すの
レジスタ７，６に設定される。第２にヒストグラムの刻
み幅を設定する。これは、上限値、下限値と表示本数に
よってきまる。刻み幅を式で表すと、きざみ幅＝（上限
値−下限値）／表示本数となる。なお、ヒストグラムの
本数Ｎは、ヒストグラムメモリ１３のアドレス数２m以
下とする。
設定について説明する。第１にヒストグラム表示の下限
値、上限値を設定する。これらはそれぞれ図１に示すの
レジスタ７，６に設定される。第２にヒストグラムの刻
み幅を設定する。これは、上限値、下限値と表示本数に
よってきまる。刻み幅を式で表すと、きざみ幅＝（上限
値−下限値）／表示本数となる。なお、ヒストグラムの
本数Ｎは、ヒストグラムメモリ１３のアドレス数２m以
下とする。
【００１０】次に、データのサンプリング等が終了し、
測定データメモリ１に測定データが十分に格納されてい
るものとする。この状態から、図２に示すような表示に
おける棒（通常ｂｉｎと呼ぶ）に、測定データが該当す
るかを判定し、その棒に対応するヒストグラムメモリの
アドレスのデータ値（度数）に１を加算する動作を行
う。これは、本発明の基本動作となるものである。具体
的に言い換えると、図３（ａ）に示すような２０個のデ
ータが測定データメモリ１に格納されている状態で、下
限値１０、上限値１９、本数５本のヒストグラムを表示
したい場合、図３（ｂ）にしめすようなデータがヒスト
グラムメモリ１３に格納される。
測定データメモリ１に測定データが十分に格納されてい
るものとする。この状態から、図２に示すような表示に
おける棒（通常ｂｉｎと呼ぶ）に、測定データが該当す
るかを判定し、その棒に対応するヒストグラムメモリの
アドレスのデータ値（度数）に１を加算する動作を行
う。これは、本発明の基本動作となるものである。具体
的に言い換えると、図３（ａ）に示すような２０個のデ
ータが測定データメモリ１に格納されている状態で、下
限値１０、上限値１９、本数５本のヒストグラムを表示
したい場合、図３（ｂ）にしめすようなデータがヒスト
グラムメモリ１３に格納される。
【００１１】さらに図１内での表示装置１５は、前述の
ヒストグラムメモリ１３における図３（ｂ）に示すデー
タを読みだして、高さ（度数）データとして表示する。
ヒストグラムメモリ１３における図３（ｂ）に示すデー
タを読みだして、高さ（度数）データとして表示する。
【００１２】このような構成における動作の説明をす
る。
る。
【００１３】まず、初期化を行う。測定データメモリ１
には測定データが十分に格納されているものとする。リ
セットパルス（ｄ），（ｆ）によりアドレスカウンタ２
およびフリップフロップ４をリセットする。また、ヒス
トグラムメモリ１３の内容をクリアする。さらに、レジ
スタ６にはヒストグラムの上限値を、レジスタ７にはヒ
ストグラムの下限値をセットする。加えて、レジスタ１
０には、刻み幅を設定する。これらの初期値は、予め制
御回路１６内のマイクロコンピュータ（ＣＰＵ）で計算
し設定する。
には測定データが十分に格納されているものとする。リ
セットパルス（ｄ），（ｆ）によりアドレスカウンタ２
およびフリップフロップ４をリセットする。また、ヒス
トグラムメモリ１３の内容をクリアする。さらに、レジ
スタ６にはヒストグラムの上限値を、レジスタ７にはヒ
ストグラムの下限値をセットする。加えて、レジスタ１
０には、刻み幅を設定する。これらの初期値は、予め制
御回路１６内のマイクロコンピュータ（ＣＰＵ）で計算
し設定する。
【００１４】次に、アドレスカウンタ２で指定された測
定データメモリの内容が表示範囲に入っているかを判定
する動作について説明する。比較器３では、レジスタ６
の上限値と、レジスタ７の下限値と測定データ１から読
みだされたデータを比較する。従って、下限値≦測定デ
ータ≦上限値が満たされると判定パルス（ｂ）が発生す
る。
定データメモリの内容が表示範囲に入っているかを判定
する動作について説明する。比較器３では、レジスタ６
の上限値と、レジスタ７の下限値と測定データ１から読
みだされたデータを比較する。従って、下限値≦測定デ
ータ≦上限値が満たされると判定パルス（ｂ）が発生す
る。
【００１５】さらに判定動作と同時に、減算器５によっ
て測定値（データ）から下限値を引算する演算の動作を
行う。この結果はレジスタ８に入力される。このとき、
判定パルス（ｂ）によって、アクティブになったラッチ
パルス（ｃ）によってラッチされる。判定パルスが発生
しないと（表示範囲外）、レジスタ８では測定データを
ラッチしない。レジスタ８でラッチされたデータは除算
器９に入力、レジスタ１０に設定された刻み幅で除算さ
れる。この結果すなわち刻み幅がヒストグラムメモリ１
３のアドレスとなる。
て測定値（データ）から下限値を引算する演算の動作を
行う。この結果はレジスタ８に入力される。このとき、
判定パルス（ｂ）によって、アクティブになったラッチ
パルス（ｃ）によってラッチされる。判定パルスが発生
しないと（表示範囲外）、レジスタ８では測定データを
ラッチしない。レジスタ８でラッチされたデータは除算
器９に入力、レジスタ１０に設定された刻み幅で除算さ
れる。この結果すなわち刻み幅がヒストグラムメモリ１
３のアドレスとなる。
【００１６】ヒストグラムメモリ１３におけるこのアド
レスにはそれまでのデータが（それまでの測定データ
で、当該刻み幅をもつものの個数）格納されている。従
って、除算器９出力で指定されたアドレスの内容を読み
だし、加算器１４で１を加え、もう一度アドレスに書き
込むというリードモディファイ動作を行うことで、ヒス
トグラムメモリ１３のデータの更新をおこなう。
レスにはそれまでのデータが（それまでの測定データ
で、当該刻み幅をもつものの個数）格納されている。従
って、除算器９出力で指定されたアドレスの内容を読み
だし、加算器１４で１を加え、もう一度アドレスに書き
込むというリードモディファイ動作を行うことで、ヒス
トグラムメモリ１３のデータの更新をおこなう。
【００１７】このような動作を測定データ数だけアドレ
スカウンタ２をインクリメントしながら繰り返す。この
ようなデータは図３（ｂ）に示すように格納され、図３
（ｃ）に示すように表示がされる。
スカウンタ２をインクリメントしながら繰り返す。この
ようなデータは図３（ｂ）に示すように格納され、図３
（ｃ）に示すように表示がされる。
【００１８】表示装置１５ではヒストグラムメモリ１３
の内容を読みだし、そのアドレスを（棒）の番号とし、
データを高さ（度数）としてヒストグラムを描画する。
の内容を読みだし、そのアドレスを（棒）の番号とし、
データを高さ（度数）としてヒストグラムを描画する。
【００１９】
【発明の効果】本発明により、除算器の出力を直接アド
レスとして用いることで、高速なヒストグラムの発生が
実行できる。
レスとして用いることで、高速なヒストグラムの発生が
実行できる。
【図１】本発明の基本的構成図である。
【図２】本発明の説明のための表示画面である。
【図３】本発明の説明図である。
１ 測定データメモリ ２ アドレスカウンタ ３ 比較器 ４ フリップフロップ ５ 減算器 ６，７，８，１０ レジスタ ９ 除算器 １１，１２ バッファ １３ ヒストグラムメモリ １４ 加算器 １５ 表示装置 １６ 制御回路
Claims (1)
- 【請求項１】測定データが格納されている測定データメ
モリと、 前記測定データメモリからのデータを読みだすためのア
ドレスを出力するアドレスカウンタと、 前記測定データメモリからのデータを表示範囲であるか
否かを判定する比較器と、 前記比較器からの信号で、測定データを格納するレジス
タと、 前記レジスタのデータをヒストグラムにおける刻み幅で
除算する除算器と、 前記除算器からの出力をアドレスとするヒストグラムメ
モリと、 前記比較器からの信号で、前記ヒストグラムメモリの該
当アドレスおけるデータをインクリメント加算する加算
器と、 前記ヒストグラムメモリからのデータをヒストグラム表
示する表示装置を設けたことを特徴とするデータ表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17072092A JPH0611356A (ja) | 1992-06-29 | 1992-06-29 | データ表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17072092A JPH0611356A (ja) | 1992-06-29 | 1992-06-29 | データ表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0611356A true JPH0611356A (ja) | 1994-01-21 |
Family
ID=15910149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17072092A Withdrawn JPH0611356A (ja) | 1992-06-29 | 1992-06-29 | データ表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0611356A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018106238A (ja) * | 2016-12-22 | 2018-07-05 | キヤノン株式会社 | 画像処理装置、画像処理方法およびプログラム |
-
1992
- 1992-06-29 JP JP17072092A patent/JPH0611356A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018106238A (ja) * | 2016-12-22 | 2018-07-05 | キヤノン株式会社 | 画像処理装置、画像処理方法およびプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE43641E1 (en) | Method and apparatus for scaling up and down a video image | |
| JPH0617187Y2 (ja) | 波形表示装置 | |
| JP3046093B2 (ja) | 画像処理装置におけるヒストグラム加算装置 | |
| JP3272463B2 (ja) | 画像作成装置およびその使用方法 | |
| JPS6067990A (ja) | 密度変換機能を有する画情報処理装置 | |
| JPH0112309Y2 (ja) | ||
| JPH0219467B2 (ja) | ||
| JPH0479418A (ja) | アナログ信号入力ボード | |
| JP2001505674A (ja) | Ｖｇａと整合性を有するビデオ表示アダプタを用いて効率的なメモリ読み出し動作を行なうための方法及び装置 | |
| JPS604992B2 (ja) | キヤラクタデイスプレイ装置 | |
| JPH064651A (ja) | 画像処理装置 | |
| JPH01130287A (ja) | 濃度ヒストグラム演算装置 | |
| JPS5994181A (ja) | パタ−ン認識装置 | |
| JPH0816791A (ja) | 画像処理装置 | |
| JPH0320784A (ja) | 画像メモリ表示制御装置 | |
| JPS5970319A (ja) | 計数装置 | |
| KR920008582A (ko) | 도형표시 단말기에서의 십자형 커서 표시장치 | |
| JPS58106592A (ja) | 画像表示方法 | |
| JPH11184456A (ja) | 描画表示方法および装置とナビゲーションシステム | |
| JPH0462104B2 (ja) | ||
| JPH01228375A (ja) | 画像処理ランレングスコード化回路 | |
| JPS59214083A (ja) | 表示装置 | |
| JPH05314256A (ja) | 画像データ処理装置 | |
| JPS61286880A (ja) | 表示装置 | |
| JPH0535258A (ja) | デ−タ変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |