JPH064651A

JPH064651A - 画像処理装置

Info

Publication number: JPH064651A
Application number: JP18478292A
Authority: JP
Inventors: Kenji Kotaki; 賢二小滝
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1992-06-19
Filing date: 1992-06-19
Publication date: 1994-01-14

Abstract

(57)【要約】【目的】処理対象の形状にあわせた無駄のない走査が
行え、無駄のない走査エリアの検出が可能な画像処理装
置を得る。【構成】１水平走査ごとに走査開始アドレスの値と走
査終了アドレスの値を持って走査する領域を１水平走査
線ごとに制御し、また、処理回路からの次処理領域信号
に基づいて、次処理における各水平走査線ごとの走査開
始アドレスと走査終了アドレスとを制御し、さらには、
アドレス発生器に次処理走査アドレスの制御機能も持た
せた。【効果】処理領域を細かく指定することが可能となっ
て、画像処理の高速化がはかれる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ディジタル化されて
メモリ内に保持された画像データを、専用の処理回路に
よって処理する画像処理装置に関するものである。

【０００２】

【従来の技術】図１０は、例えば、雑誌“ＯＨＭ”１９
８６年１０月号の第２９〜３２頁に掲載された論文「画
像認識による視覚検査システム開発と課題」および、情
報処理学会第４２回（平成３年前期）全国大会にて藤原
秀人他によって発表された論文「監視用高速画像処理装
置」に示された従来の画像処理装置を示すブロック図で
ある。図において、１は画像処理の対象となる原画像が
保持された原画像メモリであり、２はマイクロコンピュ
ータによるプログラム処理ではなく、所望の画像処理の
みを実行することを目的として、メモリ，フリップフロ
ップ等の素子で構成された専用ハードウェアによる処理
回路である。３は処理回路で処理された画像処理結果を
保持するための処理結果メモリであり、４は原画像メモ
リ１から原画像を読出すための読出しアドレスと画像処
理結果を処理結果メモリ３に保持するための書込みアド
レスを発生するアドレス発生器である。

【０００３】次に動作について説明する。専用のハード
ウェアで形成された処理回路２における画像処理では、
原画像メモリ１に保持されたＭ×Ｎ個の一次元画像デー
タを図１１に示すように、水平方向Ｍ画素，垂直方向Ｎ
画素の２次元データとして扱い、水平，垂直方向のアド
レスをアドレス発生器４にて生成する。処理回路２にて
画像処理を行う際には、処理対象の画素データが、２次
元空間のどの位置に対応するのかを明らかにするため
に、まったくアトランダムに画素データを原画像メモリ
１から読出すのではなく、図１１に示すように、例え
ば、左上から順次水平アドレスだけをインクリメントし
て、一番右端の画素を読出した後に、垂直アドレスを１
インクリメントして、同様な走査を行い、Ｍ×Ｎの画素
データを順番に読出して、処理回路２にて所望の画像処
理を実行する。

【０００４】このような従来の画像処理装置におけるア
ドレス発生器４の一構成例を図１２に示す。図におい
て、１０はこのアドレス発生器４に入力されるドットク
ロックであり、１１は出力される水平アドレス、１２は
同じく垂直アドレスである。１３はドットクロック１０
に同期して水平アドレス１１を出力する水平アドレスカ
ウンタであり、１４は後述する水平同期信号１９に同期
して垂直アドレス１２を出力する垂直アドレスカウンタ
である。１５は水平方向の画素数Ｍを保持する水平サイ
ズレジスタであり、１６は垂直方向の画素Ｎを保持する
垂直サイズレジスタである。１７は水平アドレスカウン
タ１３の出力する水平アドレス１１をこの水平サイズレ
ジスタ１５の値と比較して等しくなった時に、水平アド
レスカウンタ１３のカウント値をリセットして垂直アド
レスカウンタ１４のカウント値をインクリメントするた
めの前記水平同期信号１９を出力する水平アドレス比較
器である。１８は同様にして、垂直アドレスカウンタ１
４の出力する垂直アドレス１２をこの垂直サイズレジス
タ１６の値と比較する垂直アドレス比較器であり、水平
同期信号１９、垂直アドレス値１２、および垂直サイズ
の値が入力されることにより、一画面で、最後の画素ア
ドレスを出力しているか否かを判定し、垂直アドレスカ
ウンタ１４のカウント値をリセットするための垂直同期
信号２０を出力する。

【０００５】このように構成されたアドレス発生器４の
動作のタイムチャートを図１３に示す。水平アドレスカ
ウンタ１３の出力する水平アドレス１１の値は、ドット
クロック１０の立上りに同期して変化し、ドットクロッ
ク１０の１周期の間は、水平アドレス１１の出力値は、
一定に保たれる。アドレス発生器４はこの水平アドレス
１１の値が一定である期間中に原画像メモリ１および処
理結果メモリ３に対してアドレスを与え、原画像メモリ
１に保持されている画素値を読出して処理回路２に送
り、処理回路２は読出された画素値に対して所望の画像
処理を実行してその画像処理結果を処理結果メモリ３に
書込む。

【０００６】水平アドレス１１の値は、通常０からドッ
トクロック１０に同期してインクリメントされ、図１１
に矢印で示すように走査している。水平アドレス比較器
１７はこの水平アドレス１１の値が右端を示す値、すな
わち“Ｍ−１”であることを検出すると、出力している
水平同期信号１９を１ドットクロック分有意とする。図
１３においては、この水平同期信号１９の有意を信号の
ローレベルに対応させている。水平アドレス１１をイン
クリメントしている間は、垂直アドレス１２は一定に保
持され、前記水平同期信号１９の変化に同期してインク
リメントされる。以下同様に、水平アドレス１１、垂直
アドレス１２をインクリメントして、最終画素アドレス
（Ｍ−１，Ｎ−１）を出力したことを垂直アドレス比較
器１８で検出することにより、一画面の走査が終了した
ことを外部に対して知らせる。

【０００７】従って、図１１に示す画像サイズにおいて
は、１水平ラインを走査するのにＭドットクロック、全
画面を走査するにはＭ×Ｎドットクロックが必要とな
る。

【０００８】

【発明が解決しようとする課題】従来の画像処理装置
は、以上のように構成されているので、水平画素サイズ
が固定されてしまうために、所定の長方形のエリアでし
か原画像を走査できず、従って、処理対象の外接四角形
エリアを走査しなければならないために、画像処理に要
する時間が長くなるなどの問題点があった。

【０００９】この発明は上記のような問題点を解消する
ためになされたものであり、処理対象の形状にあわせて
無駄のない走査が行え、さらに無駄のない走査エリアの
検出を行う画像処理装置を得ることを目的とする。

【００１０】

【課題を解決するための手段】請求項１に記載の発明に
係る画像処理装置は、１水平走査ごとに走査開始アドレ
ス値と走査終了アドレス値を制御する機能をアドレス発
生器に持たせ、このアドレス発生器に各水平走査線の走
査開始アドレス値および走査終了アドレス値を指定する
とともに、当該画像処理装置の全体制御を実行する制御
処理回路（以下ＣＰＵという）を設けたものである。

【００１１】また、請求項２に記載の発明に係る画像処
理装置は、次処理に対する処理領域か否かを判定できる
次処理領域信号を、その画像処理結果より生成する機能
を処理回路に持たせるとともに、その次処理領域信号を
もとに、次処理の対象領域に対する１水平走査ごとの走
査開始アドレスと走査終了アドレスとを検出、保持する
次処理走査アドレス保持回路を設けたものである。

【００１２】また、請求項３に記載の発明に係る画像処
理装置は、前記次処理走査アドレス保持回路の機能をア
ドレス発生器に持たせたものである。

【００１３】

【作用】請求項１に記載の発明における画像処理装置
は、１水平走査ごとに走査開始アドレスと走査終了アド
レスの値を持ち、走査する領域を１水平走査線ごとに制
御することにより、画像処理を実行する領域を細かく指
定することが可能な画像処理装置を実現する。

【００１４】また、請求項２に記載の発明における画像
処理装置は、処理回路からの次処理領域信号に基づい
て、次処理における各水平走査線ごとの走査開始アドレ
スと走査終了アドレスとを制御することにより、事前の
画像処理領域の設定を無用とする。

【００１５】また、請求項３に記載の発明における画像
処理装置は、アドレス発生器に次処理走査アドレス保持
回路の機能をも持たせることにより、画像処理装置を小
形化し、画像処理を効率化する。

【００１６】

【実施例】

実施例１．以下、この発明の実施例１を図に基づいて説
明する。図１は請求項１に記載の発明の一実施例を示す
ブロック図である。図において、１は原画像メモリ、２
は専用のハードウェアによる処理回路、３は処理結果メ
モリであり、図１０に同一符号を付した従来のそれらと
同一、あるいは相当部分であるため詳細な説明は省略す
る。また、６は１水平走査ごとに走査開始アドレス値と
走査終了アドレス値を制御することが可能な点で、図１
０に符号４を付したものとは異なるアドレス発生器であ
り、７は前記走査開始アドレス値および走査終了アドレ
ス値の指定を含む、当該画像処理装置の全体制御を実行
するＣＰＵである。

【００１７】また、図２は前記アドレス発生器６の一構
成例を示すブロック図である。図において、１０はドッ
トクロック、１１は水平アドレス、１２は垂直アドレ
ス、１３は水平アドレスカウンタ、１４は垂直アドレス
カウンタ、１６は垂直サイズレジスタ、１７は水平アド
レス比較器、１８は垂直アドレス比較器、１９は水平同
期信号、２０は垂直同期信号であり、図１２に同一符号
を付した従来のそれらと同一、あるいは相当部分である
ため詳細な説明は省略する。

【００１８】また、２１は各水平走査線ごとの走査開始
アドレスの値を保持する水平走査開始アドレス保持メモ
リであり、２２は水平直走査線ごとの走査終了アドレス
の値を保持する水平走査終了アドレス保持メモリであ
る。２３は水平走査開始アドレス保持メモリ２１および
水平走査終了アドレス保持メモリ２２をアクセスするた
めのアドレスを、ＣＰＵ７からのアドレス値と垂直アド
レスカウンタ１４のカウント値のいずれかに切換えるア
ドレス切換回路である。２４はＣＰＵ７から送られてく
る各水平走査線ごとの走査開始アドレスと走査終了アド
レスのデータを一時保持しておくデータバッファであ
る。２５はＣＰＵ７との間の信号をインタフェースする
ＣＰＵインタフェース回路であり、２６はＣＰＵ７から
前記水平走査開始アドレス保持メモリ２１および水平走
査終了アドレス保持メモリ２２へアクセスするためのＣ
ＰＵアドレスデータ線である。

【００１９】次に動作について説明する。今、図３に示
すＭ×Ｎの原画像メモリエリアにおいて（Ａ）で示す多
角形の領域内についてのみ所望の画像処理を行うことを
考える。従って、図３における多角形（Ａ）以外の領域
は、画像処理が不要な領域である。この時に、垂直アド
レスがｉの１水平走査線上で水平アドレスを少ない方か
ら順次インクリメントしていって、初めて多角形（Ａ）
を横切り多角形（Ａ）の内部に入る点（Ｂ）の水平方向
アドレス値をＸｉｓ、また、続けて水平アドレスをイン
クリメントしていった時に、多角形（Ａ）の外に出る点
（Ｃ）の水平方向アドレス値をＸｉｅとすると、このＸ
ｉｅとＸｉｓの間には次の関係が成り立つ。

【００２０】０≦Ｘｉｓ≦Ｘｉｅ≦Ｍ（０≦ｉ≦Ｎ−１） ‥‥‥‥‥‥‥‥（１）

【００２１】これらのＮ組の水平走査開始アドレス値Ｘ
ｉｓと水平走査終了アドレス値ＸｉｅとをあらかじめＣ
ＰＵ７より水平走査開始アドレス保持メモリ２１および
水平走査終了アドレス保持メモリ２２に設定する。すな
わち、アドレス切換回路２３を切換えて、ＣＰＵインタ
フェース回路で受けたＣＰＵ７からのアドレス値を水平
走査開始アドレス保持メモリ２１と水平走査終了アドレ
ス保持メモリ２２とに送り、ＣＰＵインタフェース回路
２５にて受け取ったＣＰＵ７からの各走査線ごとの走査
開始アドレスデータと走査終了アドレスデータを、デー
タバッファ２４を経由してこれら両メモリ２１，２２に
それぞれ設定する。その時の水平走査開始アドレス保持
メモリ２１と水平走査終了アドレス保持メモリ２２のメ
モリマップを図４に示す。両メモリ２１，２２の各水平
走査線に対応した領域には、それぞれの走査開始アドレ
スデータあるいは走査終了アドレスデータが格納されて
いる。

【００２２】このようにして、各水平走査線に関する走
査開始と終了のアドレスデータを水平走査開始アドレス
保持メモリ２１と水平走査終了アドレス保持メモリ２２
に設定した後に、アドレス発生器６に対してドットクロ
ック１０を入力し、垂直アドレス値がｉの時に発生させ
る水平アドレス値をＸｉｓからＸｉｅの範囲内となるよ
うに制御してやれば、１水平走査線上で対象とする領域
だけを走査することが可能となる。この制御を全水平走
査線にわたって、行えば、１画面内で、指定された画像
処理対象領域のみを効率よく走査することが可能とな
る。

【００２３】画像処理を行う際には、前記走査開始およ
び終了のアドレスデータをあらかじめ設定した後に、ア
ドレス切換回路２３を制御して、垂直アドレスカウンタ
１４から出力される垂直アドレス１２が水平走査開始ア
ドレス保持メモリ２１と水平走査終了アドレス保持メモ
リ２２に与えられるようにした後、ドットクロック１０
を与える。これによって、それぞれのメモリ２１，２２
は、１水平走査線を走査している間は、対応する走査開
始アドレスと走査終了アドレスを出力することになる。
従って、新たな水平走査を開始する時に、水平アドレス
カウンタ１３に走査開始アドレス値を走査開始アドレス
保持メモリ２１よりロードし、ドットクロック１０に同
期して、その水平アドレス１１の値をインクリメントし
てゆく。水平アドレス比較器１７では、水平アドレス１
１の値と水平走査終了アドレス保持メモリ２２より出力
されるアドレス値を比較し、当該水平走査の終了アドレ
スであることを検知すると、垂直アドレスカウンタ１４
をインクリメントするための水平同期信号１９を出力す
る。

【００２４】この水平同期信号１９の発生によって垂直
アドレス１２の値は更新され、それによって新たな水平
走査開始アドレスと水平走査終了アドレスがそれぞれの
メモリ２１，２２より出力される。水平アドレスカウン
タ１３はその水平走査開始アドレスをロードすることに
より、新たな水平走査アドレス１１を発生させる。１画
面単位の走査の終了は、従来と同様にして垂直アドレス
比較器１８で垂直アドレス１２、および垂直サイズレジ
スタ１６の出力，水平同期信号１９等により検出され、
垂直同期信号２０として出力される。

【００２５】このアドレス発生器６の動作のタイムチャ
ートを図５に示す。各アドレス，同期信号の変化するタ
イミングは図１３に示した従来の場合と同一であるが、
１水平走査に要するクロック数は（Ｘｉｅ−Ｘｉｓ）で
定義されるため一定ではない。なお、（１）式より（Ｘ
ｉｅ−Ｘｉｓ）≦（Ｍ−１）は明らかであり、１水平線
走査に要するクロック数が減少している。

【００２６】実施例２．次に、この発明の実施例２を図
に基づいて説明する。図６は請求項２に記載の発明の一
実施例を示すブロック図で、図１と同一の部分には同一
符号を付してその説明を省略する。図において、８は図
１に符号２を付したものに相当する専用ハードウェアに
よる処理回路であるが、その画像処理結果に応じて、次
処理に対する処理領域か否かを判定する次処理領域信号
を出力する機能を有している点でそれとは異なってい
る。９はこの次処理領域信号に基づいて次処理走査開始
アドレスと次処理走査終了アドレスのデータの検出，保
持を行う次処理走査アドレス保持回路である。

【００２７】また、図７はその次処理走査アドレス保持
回路９の一構成例を示すブロック図である。図におい
て、２７は処理回路８より出力される次処理領域信号で
あり、２８はこの次処理領域信号２７に基づいて書込信
号２９，３０を生成する書込制御回路である。３１は書
込信号２９の制御のもとに次処理走査開始アドレスの値
を保持する次処理走査開始アドレス保持メモリであり、
３２は書込信号３０の制御のもとに次処理走査終了アド
レスの値を保持する次処理走査終了アドレス保持メモリ
である。３３は次処理走査開始アドレス保持メモリ３１
および次処理走査終了アドレス保持メモリ３２をアクセ
スするためのアドレスを、ＣＰＵ７からのアドレス値と
アドレス発生器６からの垂直アドレス１２のいずれかに
切換えるアドレス切換回路であり、３４はこの次処理走
査開始アドレス保持メモリ３１および次処理走査終了ア
ドレス保持メモリ３２に書込み／読出しされる次処理走
査開始アドレスおよび次処理走査終了アドレスの値が一
時保持されるデータバッファである。

【００２８】次に動作について説明する。ここで、上記
実施例１では、原画像における処理領域が既知である場
合について述べたが、実際の画像処理においては、あら
かじめ処理領域を決定することは困難である。また、１
画面を走査することだけで所望の画像処理を完了するこ
とは難しく、通常、複数回の異なる処理を施すことによ
り、所望の画像処理結果を得るのが一般的である。

【００２９】ここで、図８はこの実施例２における画像
データの走査と、処理回路２の出力する次処理領域信号
との関係を示す説明図である。今、図８に示す、原画像
において、多角形の内部にある穴の面積を計測すること
を考える。この時に原画像に対して、左上から右下にか
けて、１水平走査線ごとに走査を行い、ノイズを除去す
ると同時に、物体と背景の輝度値の中間の輝度値で原画
像を２値化した結果を処理回路２より次処理領域信号２
７として出力する。走査する水平走査線の垂直アドレス
が、図８に示す（Ｄ）の場合と（Ｅ）の場合では、次処
理領域信号２７は同図（イ）および（ロ）に示すよう
に、物体の形状等によって変化する。なお、図８（イ）
は垂直アドレスが（Ｄ）の場合、同図（ロ）は垂直アド
レスが（Ｅ）の場合をそれぞれ示している。ここで、こ
の次処理領域信号２７が１水平走査において、はじめて
立上った時点（Ｓ）の水平アドレス値を次処理走査開始
アドレスとして保持し、さらに、一番最後に立下がった
時点（Ｇ）の水平アドレス値を次処理走査終了アドレス
として保持できれば、次処理の面積計測において、対象
物体のない領域を走査しなくてすむので、処理の高速化
が可能となる。

【００３０】すなわち、図８（ロ）に示す垂直アドレス
（Ｅ）における水平走査線の処理において、書込制御回
路２８はその次処理走査開始アドレスの書込みに際し
て、はじめて次処理領域信号２７が立上がった時にの
み、アドレス発生器６から与えられる水平アドレス１１
の値を次処理走査開始アドレス保持メモリ３１に書込む
ように書込み信号２９を制御する。また、次処理走査終
了アドレスの書込みに際しては、次処理領域信号２７が
立下がった時はすべてアドレス発生器６から与えられる
水平アドレス１１の値で、次処理走査終了アドレス保持
メモリ３２の内容を書換えるように書込み信号３０を制
御する。このような書込み信号２９，３０を書込み制御
回路２８で発生させてやれば、１水平走査の途中におい
て、図８（ロ）の（Ｆ₁），（Ｆ₂）に対応する水平ア
ドレス１１が一時的に次処理走査終了アドレス保持メモ
リ３２に保持されるが、１水平走査が完了した時点で
は、真の次処理走査終了アドレス値である（Ｇ）に対応
した水平アドレス１１の値が次処理走査開始アドレス保
持メモリ３２に保持される。

【００３１】ＣＰＵ７は、１画面の全画素に対する走査
が終了した時点で、次処理走査アドレス保持回路９のア
ドレス切換回路３３を切換えて、データバッファ３４を
介して次処理走査開始アドレス保持メモリ３１、および
次処理走査終了アドレス保持メモリ３２の内容を読出
し、それをアドレス発生器６へ送る。アドレス発生器６
では、水平走査開始アドレス保持メモリ２１と水平走査
終了アドレス保持メモリ２２に、それぞれ対応するアド
レス値をうつしかえることにより次処理の画面走査を効
率よく行うことができる。

【００３２】実施例３．なお上記実施例２においては、
ある画像処理を行う時の水平走査開始アドレス、水平走
査終了アドレスの値と、次処理走査開始アドレス、次処
理走査終了アドレスの値をそれぞれ別のメモリに保持す
るものを示したが、同一のメモリを用いるようにしても
よく、それにより、部品点数を削減でき、さらにＣＰＵ
によるアドレス値のうつしかえも不要となって処理を効
率化することができる。図９は請求項３に記載したその
ような発明の一実施例を示すブロック図である。図にお
いて、３５，３６はそれぞれ、水平走査開始アドレス保
持メモリ２１、あるいは水平走査終了アドレス保持メモ
リ２２に対して、次処理走査開始アドレス、もしくは次
処理走査終了アドレスの値となる水平アドレスカウンタ
１３から出力される水平アドレス１１を書込むためのデ
ータバッファであり、３７は１水平走査の終了アドレス
を保持してアドレス比較器１７に与えるためのラッチ回
路である。３８は前記各データバッファ３５，３６、お
よびラッチ回路３７を制御して、水平走査開始アドレス
保持メモリ２１および水平走査終了保持メモリに対し
て、次処理開始アドレスあるいは次処理終了アドレスを
書込む制御回路である。

【００３３】次に動作について説明する。実施例２の場
合と同様に、原画像の左上から１水平走査線ごとに原画
像を読出し、処理回路２にて、画像処理が行われ、併せ
て次処理領域信号２７が出力される。各水平走査線にお
いて、走査を開始する時には、水平同期信号１９によっ
て、走査を開始する１回だけ走査開始アドレスを水平ア
ドレスカウンタ１３にロードした後は、水平アドレスカ
ウンタ１３内でアドレス値を保持、インクリメントする
ので、走査開始アドレス保持メモリの読出しは同一走査
においては不要となる。そこで実施例２の場合と同様に
して、次処理領域信号２７の最初の立上り時の水平アド
レス値をバッファ３５を経由して書込むように制御回路
３８にて制御する。

【００３４】また、走査終了アドレス値も走査開始アド
レス値と同様に、各水平走査線の開始時に１回だけ読出
して、ラッチ回路３７に保持しておけば、その走査中に
おいては、走査終了アドレス保持メモリ２２の内容を、
次処理領域信号２７の立下りごとにその時の水平アドレ
ス１１の値で書換えてやればよい。

【００３５】

【発明の効果】以上のように、請求項１に記載の発明に
よれば、１水平走査ごとに走査開始アドレス値と、走査
終了アドレス値を制御できるように構成したので、１水
平走査ごとに処理領域を設定することが可能となって、
処理領域を細く指定でき、処理の高速化が可能な画像処
理装置が得られる。

【００３６】また、請求項２に記載の発明によれば、処
理回路からの次処理領域信号に基づいて、次処理におけ
る１水平走査線ごとの走査開始アドレスおよび走査終了
アドレスを制御するように構成したので、画像領域をあ
らかじめ設定しておく必要がなくなり、一連の画像処理
を高速化することができる。

【００３７】また、請求項３に記載の発明によれば、水
平走査開始アドレス保持メモリと水平走査終了アドレス
保持メモリに直接、次処理に対する走査開始アドレスと
走査終了アドレスを格納できるように構成したので、装
置の小形化，低価格化が可能となり、さらに処理も効率
化されて高速処理が可能となる。

【図面の簡単な説明】

【図１】この発明の実施例１を示すブロック図である。

【図２】上記実施例におけるアドレス発生器の一構成例
を示すブロック図である。

【図３】上記実施例における画像データの走査方法を示
す説明図である。

【図４】上記実施例における水平走査開始アドレス保持
メモリおよび水平走査終了アドレス保持メモリのメモリ
マップを示す説明図である。

【図５】上記実施例におけるアドレス発生器の動作を示
すタイムチャートである。

【図６】この発明の実施例２を示すブロック図である。

【図７】上記実施例における次処理走査アドレス保持回
路の一構成例を示すブロック図である。

【図８】上記実施例における画像データの走査方法、お
よびそれと次処理領域信号との関係を示す説明図であ
る。

【図９】この発明の実施例３におけるアドレス発生器の
一構成例を示すブロック図である。

【図１０】従来の画像処理装置を示すブロック図であ
る。

【図１１】その画像データの走査方法を示す説明図であ
る。

【図１２】従来の画像処理装置におけるアドレス発生器
の一構成例を示すブロック図である。

【図１３】従来の画像処理装置におけるアドレス発生器
の動作を示すタイムチャートである。

【符号の説明】

１原画像メモリ２処理回路３処理結果メモリ６アドレス発生器７ＣＰＵ（制御処理回路）８処理回路９次処理走査アドレス保持回路１３水平アドレスカウンタ１４垂直アドレスカウンタ１７水平アドレス比較器１８垂直アドレス比較器２１水平走査開始アドレス保持メモリ２２水平走査終了アドレス保持メモリ２３アドレス切換回路２８書込制御回路３１次処理走査開始アドレス保持メモリ３２次処理走査終了アドレス保持メモリ３３アドレス切換回路３５，３６データバッファ３８制御回路

Claims

【特許請求の範囲】

【請求項１】ディジタル化された原画像の画像データ
を保持する原画像メモリと、前記原画像メモリから読出
された画像データに対して、所定の画像処理を実行する
処理回路と、前記処理回路にて処理された画像処理結果
を保持する処理結果メモリと、前記画像データを走査す
る際の、各水平走査線ごとの走査開始アドレスと走査終
了アドレスの値を指定して、当該画像処理装置の全体制
御を実行する制御処理回路と、前記各水平走査線ごとの
走査開始アドレスの値を保持する水平走査開始アドレス
保持メモリ、前記各水平走査線ごとの走査終了アドレス
の値を保持する水平走査終了アドレス保持メモリ、前記
水平走査開始アドレス保持メモリに保持された走査開始
アドレスの値をインクリメントして水平アドレスを生成
する水平アドレスカウンタ、前記水平アドレスカウンタ
から出力される水平アドレスより前記各水平走査線の走
査終了を検出する水平アドレス比較器、前記各水平走査
線を指定するための垂直アドレスを生成する垂直アドレ
スカウンタ、前記垂直アドレスカウンタから出力される
垂直アドレスより前記画像データの１画面分の走査終了
を検出する垂直アドレス比較器、および、前記水平走査
開始アドレス保持メモリおよび水平走査終了アドレス保
持メモリをアクセスするためのアドレスを、前記制御処
理回路からのアドレス値と前記垂直アドレスカウンタの
カウント値のいずれかに切換えるためのアドレス切換回
路を有するアドレス発生器とを備えた画像処理装置。
【請求項２】前記処理回路に、その画像処理結果に応
じて次処理に対する処理領域か否かを判定し、次処理領
域信号を出力する機能を持たせるとともに、前記処理回
路からの次処理領域信号に基づいて書込信号を生成する
書込制御回路と、前記書込制御回路からの書込信号に従
って次処理走査開始アドレスの面を保持する次処理走査
開始アドレス保持メモリと、前記書込制御回路からの書
込信号に従って次処理走査終了アドレスの値を保持する
次処理走査終了アドレス保持メモリと、前記次処理走査
開始アドレス保持メモリおよび次処理走査終了アドレス
保持メモリをアクセスするためのアドレスを、前記制御
処理回路からのアドレス値と前記垂直アドレスカウンタ
のカウント値のいずれかに切換えるためのアドレス切換
回路とを有する次処理走査アドレス保持回路を設けたこ
とを特徴とする請求項１に記載の画像処理装置。
【請求項３】前記処理回路に、その画像処理結果に応
じて次処理に対する処理領域か否かを判定し、次処理領
域信号を出力する機能を持たせるとともに、前記アドレ
ス発生器に、前記水平走査開始アドレス保持メモリに対
して、次処理走査開始アドレスとなる前記水平アドレス
カウンタからの水平アドレスを書込むためのデータバッ
ファと、前記水平走査終了アドレス保持メモリに対し
て、次処理走査終了アドレスとなる前記水平アドレスカ
ウンタからの水平アドレスを書込むためのデータバッフ
ァと、前記処理回路からの次処理領域信号に基づいて前
記各データバッファの制御を行う制御回路とを設けたこ
とを特徴とする請求項１に記載の画像処理装置。