JPH0612269B2 - 多点記録装置 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、複数のアナログ入力信号の大きさをそれぞれ
ドットパターンとして記録する多点記録装置に関するも
のであり、詳しくは多点の測定記録の高速化に関するも
のである。

（従来の技術） 本願出願人は、測定記録の高速化を改善した多点記録装
置として、特願昭５９−８１６３２（以下先願という）
を出願している。

この先願は、それまでの多点記録装置が１個のマイクロ
プロセッサで制御されていたことによる欠点を解決する
ために、２個のマイクロプロセッサを用い、少なくとも
記録部の制御をその他の演算制御から分離して第１のマ
イクロプロセッサで行わせるとともに記録部の制御以外
のその他の演算制御を第２のマイクロプロセッサで行わ
せるようにしたものである。

このように構成することにより、例えば３０チャンネル
の測定信号を測定条件変更動作の影響を受けることなく
安定に２５０ｍｍ幅の記録紙に６秒間で記録することが
でき、１個のマイクロプロセッサで制御する場合の不都
合をかなりの程度まで改善することができた。

（発明が解決しようとする問題点） しかし、このように２個のマイクロプロセッサを用いた
装置では、さらに多数（例えば３００チャンネル）のア
ナログ入力信号を高速（例えば２秒）に測定記録し、か
つそれらの測定値に対して各種の演算処理を施すことは
困難である。

本発明は、このような点に着目したものであって、その
目的は、より多数のアナログ入力信号をより高速で安定
に記録できる多点記録装置を提供することにある。

（問題点を解決するための手段） 本発明の多点記録装置は、 装置本体に設けられているスキャナおよび装置本体と通
信手段を介して接続されるリモートスキャナから選択的
に送出される入力信号の大きさをデジタル表示するとと
もにドットパターンによりアナログ的に記録す る多点記録装置において、 第１のマイクロプロセッサにより制御される測定ブロッ
クと、第２のマイクロプロセッサにより制御される記録
ブロックと、第４のマイクロプロセッサにより制御され
るリモートスキャナ通信ブロックと、第３のマイクロプ
ロセッサにより制御されるその他の共通ブロックとで構
成され、 第１のマイクロプロセッサは第３のマイクロプロセッサ
と共有するメモリエリアに第３のマイクロプロセッサか
ら格納される測定コマンドに基づいて各チャンネルの測
定データに対する各チャンネルに固有の演算を行いその
演算結果を第３のマイクロプロセッサと共有するメモリ
エリアに格納し、 第４のマイクロプロセッサは第３のマイクロプロセッサ
と共有するメモリエリアに第３のマイクロプロセッサか
ら格納される測定起動コマンドに基づいてモートスキャ
ナを起動するとともにリモートスキャナによる測定デー
タを第３のマイクロプロセッサと共有するメモリエリア
に格納し、 第３のマイクロプロセッサは記録コマンド，第１のマイ
クロプロセッサと共有するメモリエリアに格納された演
算結果および第４のマイクロプロセッサと共有するメモ
リエリアに格納されたリモートスキャナによる測定デー
タを第２のマイクロプロセッサと共有するメモリエリア
に格納するとともに第１のマイクロプロセッサ，第２の
マイクロプロセッサおよび第４のマイクロプロセッサの
並列動作，測定条件の設定表示，各チャンネルの測定デ
ータ相互間の演算，外部出力を含む制御を行い、 第２のマイクロプロセッサは第３のマイクロプロセッサ
と共有するメモリエリアに格納された演算結果および記
録コマンドに従ってドット記録のための制御を行うこと
を特徴とする。

（実施例） 以下、図面を用いて本発明の実施例を詳細に説明する。

第１図は本発明の一実施例を示す構成説明図であり、
（ａ）は装置本体ＤＲを示し、（ｂ）はリモートスキャ
ナＲＳを示している。

まず、第１図（ａ）の装置本体ＤＲについて説明する。

ＩＴ１，ＩＴ２はそれぞれ複数のアナログ入力信号が加
えられる入力端子であり、各入力端子ＩＴ１，ＩＴ２に
加えられるアナログ入力信号を順次選択して送出するス
キャナＳＣ１，ＳＣ２に接続されている。スキャナＳＣ
１，ＳＣ２から選択的に出力されるアナログ入力信号は
増幅器ＰＡ１，ＰＡ２に加えられ、所定の大きさに増幅
される。なお、これら増幅器ＰＡ１，ＰＡ２としてはプ
ログラマブルゲイン増幅器を用いる。ＡＤ１，ＡＤ２は
増幅器ＰＡ１，ＰＡ２の出力信号をデジタル信号に変換
するＡ／Ｄ変換器である。これらスキャナＳＣ１，増幅
器ＰＡ１およびＡ／Ｄ変換器ＡＤ１はバスＢ１を介して
第１のマイクロプロセッサμＰ１の入出力ポートＩＯ１
に接続され、スキャナＳＣ２，増幅器ＰＡ２およびＡ／
Ｄ変換器ＡＤ２はバスＢ２を介して第１のマイクロプロ
セッサμＰ１の入出力ポートＩＯ１に接続されている。
この入出力ポートＩＯ１には、第１のマイクロプロセッ
サμＰ１のバスＢ３を介して第１のマイクロプロセッサ
μＰ１，メモリＲＯＭ１，メモリＲＡＭ１および割込み
信号発生回路ＩＲＣＴ１が接続されている。ここで、メ
モリＲＯＭ１には第１のマイクロプロセッサμＰ１の動
作プログラム，リニアライズ用データなどが格納されて
いる。ＲＡＭ１には第１のマイクロプロセッサμＰ１に
固有のエリアと第３のマイクロプロセッサμＰ３と共有
するエリアとが設けられていて、固有エリアにはＡ／Ｄ
変換器ＡＤ１，ＡＤ２の出力信号が測定データとして一
時的に格納され、共有エリアには第３のマイクロプロセ
ッサμＰ３から測定コマンドおよび測定条件データが転
送格納されるとともに測定データに対するリニアライズ
演算や基準接点補償演算などの必要な演算を行ってそれ
らの演算結果が一時的に格納される。なお、割込み信号
発生回路ＩＲＣＴ１からは第３のマイクロプロセッサμ
Ｐ３に割込み信号ＩＲ１が送出される。すなわち、第１
のマイクロプロセッサμＰ１は、測定ブロックを制御す
る。

ＩＯ２は第２のマイクロプロセッサμＰ２の入出力ポー
トである。入出力ポートＩＯ２には、例えば幅方向に染
め分けられたカラーリボンとこのカラーリボンの各色帯
に対応するように設けられた複数のドット記録ワイヤと
の組み合せによりアナログ入力信号に対応した所定の色
により記録紙に多色ドット記録を行う記録ヘッドが搭載
されたキャリッジを記録紙の送り方向と直交する方向に
ラスタースキャンさせるモータＭ１を駆動するドライバ
ＤＲＶ１，記録紙を走行させるモータＭ２を駆動するド
ライバＤＲＶ２，記録ヘッドを構成するインクリボンを
走行させるモータＭ３を駆動するドライバＤＲＶ３およ
び記録ヘッドを構成するドット記録ワイヤのソレノイド
ＳＤを駆動するドライバＤＲＶ４が接続されるととも
に、第２のマイクロプロセッサμＰ２のバスＢ４を介し
て第２のマイクロプロセッサμＰ２，メモリＲＯＭ２，
メモリＲＡＭ２および割込み信号発生回路ＩＲＣＴ２が
接続されている。ここで、メモリＲＯＭ２には第２のマ
イクロプロセッサμＰ２の動作プログラム，文字や記号
のコードデータなどが格納されている。ＲＡＭ２には第
２のマイクロプロセッサμＰ２に固有のエリアと第３の
マイクロプロセッサμＰ３と共有するエリアとが設けら
れていて、固有エリアにはＲＡＭ２の共通エリアに格納
されている演算データを各アナログ入力信号に割り当て
られた所定の色でドット記録するための第２のマイクロ
プロセッサμＰ２による演算結果が記録データとして一
時的に格納され、共有エリアには第３のマイクロプロセ
ッサμＰ３から記録条件データおよび記録コマンドが転
送格納されるとともにＲＡＭ２の共通エリアに格納され
ている演算データが転送されて一時的に格納される。な
お、割込み信号発生回路ＩＲＣＴ２からは第３のマイク
ロプロセッサμＰ３に割込み信号ＩＲ１が送出される。
すなわち、第２のマイクロプロセッサμＰ２は、記録ブ
ロックを制御する。

ＩＯ４は第４のマイクロプロセッサμＰ４の入出力ポー
トである。入出力ポートＩＯ４には、通信用ドライバ／
レシーバＤＶＲＶ１を介してリモートスキャナ通信用の
コネクタＩＦＣＮ１，ＩＦＣＮ２が接続されている。ま
た、入出力ポートＩＯ４には、第４のマイクロプロセッ
サμＰ４のバスＢ６を介して第４のマイクロプロセッサ
μＰ４，メモリＲＯＭ４，メモリ制御回路ＢＦＣＴ，メ
モリバッファ回路ＢＦ１および割込み信号発生回路ＩＲ
ＣＴ３が接続されている。メモリＲＯＭ４には第４のマ
イクロプロセッサμＰ４の動作プログラムが格納されて
いる。メモリバッファ回路ＢＦ１にはバスＢ７を介して
メモリＲＡＭ４が接続され、メモリＲＡＭ４にはバスＢ
８を介してメモリバッファ回路ＢＦ２が接続されてい
る。なお、メモリバッファ回路ＢＦ１，ＢＦ２にはメモ
リ制御回路ＢＦＣＴから制御信号が加えられていて、こ
れらメモリバッファ回路ＢＦ１，ＢＦ２，メモリ制御回
路ＢＦＣＴおよびメモリＲＡＭ４はデュアルポートメモ
リを構成している。割込み信号発生回路ＩＲＣＴ３から
は第３のマイクロプロセッサμＰ３に割込み信号ＩＲ３
が送出される。すなわち、第４のマイクロプロセッサμ
Ｐ４は、装置本体ＤＲとリモートスキャナＲＳとの間で
通信を行うリモートスキャナ通信ブロックを制御する。

ＩＯ３は第３のマイクロプロセッサμＰ３の入出力ポー
トである。入出力ポートＩＯ３には、キーボードインタ
フェースＫＩを介して入力信号の種類，測定範囲，記録
範囲，警報の設定値，記録紙の送り速度等を設定するた
めのキーボードＫＢが接続され、測定に関連した情報を
デジタル表示する表示器ＤＰがドライバＤＲＶ５を介し
て接続され、ドライバＤＲＶ６を介して内部出力リレー
ＲＬおよび出力端子ＯＴが接続され、外箱出力リレーイ
ンタフェースＥＲＩを介して外箱出力リレー制御信号コ
ネクタＥＴが接続され、リモート制御インタフェースＲ
ＣＩを介してリモート制御用入力端子ＲＴが接続されて
いる。また、入出力ポートＩＯ３には、第３のマイクロ
プロセッサμＰ３のバスＢ５を介して第３のマイクロプ
ロセッサμＰ３，メモリＲＯＭ３，メモリＲＡＭ１，Ｒ
ＡＭ２，ＲＡＭ３，制御信号デコード回路ＳＵＣＴ１，
ＳＵＣＴ２，メモリ制御回路ＢＦＣＴおよびメモリバッ
ファ回路ＢＦ２が接続されている。メモリＲＯＭ３に
は、第３のマイクロプロセッサμＰ３の動作プログラ
ム，四則演算，統計処理などのプログラムが格納されて
いる。ＲＡＭ３には、キーボードＫＢから入力される測
定条件データ，記録条件データ，演算対象となる測定デ
ータ，それらの演算結果，表示器ＤＰで表示される表示
データなどが一時的に格納される。なお、制御信号デコ
ード回路ＳＵＣＴ１からは第１のマイクロプロセッサμ
Ｐ１にホールド要求信号ＨＯＬＤ１および割込み信号Ｓ
ＵＩＲ１が送出され、制御信号デコード回路ＳＵＣＴ２
からは第２のマイクロプロセッサμＰ２にホールド要求
信号ＨＯＬＤ２および割込み信号ＳＵＩＲ２が送出さ
れ、メモリ制御回路ＢＦＣＴからは第４のマイクロプロ
セッサμＰ４にレディ信号ＲＤＹおよび割込み信号ＳＵ
ＩＲ３が送出される。すなわち、第３のマイクロプロセ
ッサμＰ３は、第１のマイクロプロセッサμＰ１で制御
される測定ブロック，第２のマイクロプロセッサμＰ２
で制御される記録ブロックおよび第４のマイクロプロセ
ッサμＰ４で制御されるリモートスキャナ通信ブロック
以外の共通ブロックを制御する。

次に、第１図（ｂ）のリモートスキャナＲＳについて説
明する。

本実施例の場合、装置本体ＤＲには同様に構成されてい
るリモートスキャナを最大４台接続することができる
が、第１図ではリモートスキャナＲＳ１の構成のみを示
している。

ＩＯ５は第５のマイクロプロセッサμＰ５の入出力ポー
トである。入出力ポートＩＯ５には、通信用ドライバ／
レシーバＤＶＲＶ２を介してリモートスキャナ通信用の
コネクタＩＦＣＮ３，ＩＦＣＮ４が接続されている。コ
ネクタＩＦＣＮ３は装置本体のコネクタＩＦＣＮ１と通
信ケーブルＣＡ１を介して接続され、コネクタＩＦＣＮ
４は他のリモートスキャナＲＳ２のコネクタと通信ケー
ブルＣＡ２を介して接続されている。また、入出力ポー
トＩＯ５には、第５のマイクロプロセッサμＰ５のバス
Ｂ９を介して第５のマイクロプロセッサμＰ５，メモリ
ＲＯＭ５，ＲＡＭ５，制御信号デコード回路ＳＵＣＴ３
およびメモリＲＡＭ６が接続されている。ここで、第５
のマイクロプロセッサμＰ５は装置本体ＤＲとリモート
スキャナＲＳ１との間で通信を行う通信ブロックを制御
するものであり、メモリＲＯＭ５には第５のマイクロプ
ロセッサμＰ５の動作プログラムが格納され、メモリＲ
ＡＭ５には装置本体ＤＲから転送される測定条件や測定
コマンドが格納されるとともにリモートスキャナＲＳ１
から装置本体ＤＲに転送される測定データが格納され
る。

ＩＯ６は第６のマイクロプロセッサμＰ６の入出力ポー
トである。入出力ポートＩＯ６には、入力端子ＩＴ３，
スキャナＳＣ３，増幅器ＰＡ３およびＡ／Ｄ変換器ＡＤ
３よりなるＡ／Ｄ変換系統が接続されるとともに入力端
子ＩＴ４，スキャナＳＣ４，増幅器ＰＡ４およびＡ／Ｄ
変換器ＡＤ４よりなるＡ／Ｄ変換系統が接続されてい
る。これらＡ／Ｄ変換系統は装置本体ＤＲのＡ／Ｄ変換
系統と同様に構成されている。また、入出力ポートＩＯ
６には、第６のマイクロプロセッサμＰ６のバスＢ１０
を介して第６のマイクロプロセッサμＰ６，メモリＲＯ
Ｍ６，ＲＡＭ６および割込み信号発生回路ＩＲＣＴ４が
接続されている。ここで、第６のマイクロプロセッサμ
Ｐ６は、装置本体ＤＲの第１のマイクロプロセッサμＰ
１と同様に、Ａ／Ｄ変換系により構成される測定ブロッ
クを制御する。メモリＲＯＭ６には第６のマイクロプロ
セッサμＰ６の動作プログラム，リニアライズ用データ
などの演算データが格納されている。ＲＡＭ６には第６
のマイクロプロセッサμＰ６に固有のエリアと第５のマ
イクロプロセッサμＰ５と共有するエリアとが設けられ
ていて、固有エリアにはＡ／Ｄ変換器ＡＤ３，ＡＤ４の
出力信号が測定データとして一時的に格納され、共有エ
リアには第５のマイクロプロセッサμＰ５から測定コマ
ンドおよび測定条件データが転送格納されるとともに測
定データに対するリニアライズ演算や基準接点補償演算
などの必要な演算を行ってそれらの演算結果が一時的に
格納される。なお、割込み信号発生回路ＩＲＣＴ３から
は第５のマイクロプロセッサμＰ５に割込み信号ＩＲ４
が送出される。また、制御信号デコード回路ＳＵＣＴ３
からは第６のマイクロプロセッサμＰ６にホールド要求
信号ＨＯＬＤ３および割込み信号ＳＵＩＲ４が送出され
る。

このように構成された装置の動作について説明する。

まず、装置本体ＤＲにおける測定ブロックおよび記録ブ
ロックの動作を説明する。

第１のマイクロプロセッサμＰ１は、メモリＲＡＭ１の
第３のマイクロプロセッサμＰ３との共有エリアに格納
されている測定条件データおよび測定コマンドに基づい
てスキャナＳＣ１，ＳＣ２，増幅器ＰＡ１，ＰＡ２およ
びＡ／Ｄ変換器ＡＤ１，ＡＤ２を制御する。入力端子Ｉ
Ｔ１に加えられるアナログ入力信号はスキャナＳＣ１で
選択されて増幅器ＰＡ１に加えられ、増幅器ＰＡ１で予
め設定された測定レンジに基づいて増幅された後Ａ／Ｄ
変換器ＡＤ１に加えられてデジタル信号に変換される。
また、入力端子ＩＴ２に加えられるアナログ入力信号は
スキャナＳＣ２で選択されて増幅器ＰＡ２に加えられ、
増幅器ＰＡ２で予め設定された測定レンジに基づいて増
幅された後Ａ／Ｄ変換器ＡＤ２に加えられてデジタル信
号に変換される。これら２系統の動作は並列的に行われ
る。

第１のマイクロプロセッサμＰ１は、このようにして変
換されデジタル信号に対して、キャリブレーション演
算，リニアライズ演算，基準接点補償演算，スケーリン
グ演算，ドット記録位置演算，アラーム演算などの所定
の演算を行い、それらの演算結果をメモリＲＡＭ１の第
３のマイクロプロセッサμＰ３との共有エリアに格納す
る。

１測定周期の演算終了後、第３のマイクロプロセッサμ
Ｐ３はこれらの演算データを記録コマンドとともにメモ
リＲＡＭ２の共有エリアに格納する。

第２のマイクロプロセッサμＰ２は、メモリＲＡＭ２に
格納されたこれらのデータに基づき、各モータＭ１，Ｍ
２，Ｍ３およびソレノイドＳＤを制御して所望のドット
記録を得る。

さらに、第３のマイクロプロセッサμＰ３は、前述の測
定データを表示する表示器ＤＰ、測定条件，アラーム条
件，記録条件などの設定を行うキーボードＫＢ、内部出
力リレーＲＬ、外箱出力リレー、リモートスタート／ス
トップなどのリモート入力制御などを行う。

なお、これら各マイクロプロセッサμＰ１〜μＰ３の動
作は並列的に行われる。

第２図はこのような一連の動作を示すタイミングチャー
トであり、（ａ）はＡ／Ｄ変換の期間を示し、（ｂ）は
割込み信号発生回路ＩＲＣＴ１から第３のマイクロプロ
セッサμＰ３に送出される割込み信号ＩＲ１を示し、
（ｃ）は第３のマイクロプロセッサμＰ３から第１のマ
イクロプロセッサμＰ１に送出されるホールド要求信号
ＨＯＬＤ１を示し、（ｄ）はメモリＲＡＭ１の共有エリ
アへのアクセスタイミングを示し、（ｅ）は第３のマイ
クロプロセッサμＰ３から第１のマイクロプロセッサμ
Ｐ１に送出される割込み信号ＳＵＩＲ１を示し、（ｆ）
はＡ／Ｄ変換のスタートのタイミングを示し、（ｇ）は
記録動作の期間を示し、（ｈ）は割込み信号発生回路Ｉ
ＲＣＴ２から第３のマイクロプロセッサμＰ３に送出さ
れる割込み信号ＩＲ２を示し、（ｉ）は第３のマイクロ
プロセッサμＰ３から第２のマイクロプロセッサμＰ２
に送出されるホールド要求信号ＨＯＬＤ２を示し、
（ｊ）はメモリＲＡＭ２の共有エリアへのアクセスタイ
ミングを示し、（ｋ）は第３のマイクロプロセッサμＰ
３から第２のマイクロプロセッサμＰ２に送出される割
込み信号ＳＵＩＲ２を示している。

まず、測定ブロックにおいて、前回のスキャンに関連し
たＡ／Ｄ変換ＡＤ（ｎ−１）が終了すると、第１のマイ
クロプロセッサμＰ１から第３のマイクロプロセッサμ
Ｐ３に割込み信号ＩＲ１が送出される。第３のマイクロ
プロセッサμＰ３はこの割込み信号ＩＲ１を受けると第
１のマイクロプロセッサμＰ１にホールド要求信号ＨＯ
ＬＤ１を送出する。第１のマイクロプロセッサμＰ１は
ホールド要求信号ＨＯＬＤ１を受けてバスＢ３を解放
し、第３のマイクロプロセッサμＰ３によるメモリＲＡ
Ｍ１の共有エリアのアクセスを可能にする。第３のマイ
クロプロセッサμＰ３はメモリＲＡＭ１の共有エリアに
今回のスキャンに関連したＡ／Ｄ変換ＡＤ（ｎ）の測定
コマンドを格納するとともに前回（ｎ−１）のスキャン
における測定データを格納する。第３のマイクロプロセ
ッサμＰ３はメモリＲＡＭ１の共通エリアへのアクセス
が完了するとホールドを解除し、第１のマイクロプロセ
ッサμＰ１に割込み信号ＳＵＩＲ１を送出する。そし
て、第１のマイクロプロセッサμＰ１はこの割込み信号
ＳＵＩＲ１を受けることによって今回のスキャンのＡ／
Ｄ変換ＡＤ（Ｎ）を開始する。

一方、記録ブロックにおいて、前前回のスキャン分の記
録動作が終了すると、第２のマイクロプロセッサμＰ２
から第３のマイクロプロセッサμＰ３に割込み信号ＩＲ
２が送出される。第３のマイクロプロセッサμＰ３はこ
の割込み信号ＩＲ２を受けると第２のマイクロプロセッ
サμＰ２にホールド要求信号ＨＯＬＤ２を送出する。第
２のマイクロプロセッサμＰ２はホールド要求信号ＨＯ
ＬＤ２を受けてバスＢ４を解放し第３のマイクロプロセ
ッサμＰ３によるメモリＲＡＭ２の共有エリアのアクセ
スを可能にする。第３のマイクロプロセッサμＰ３はメ
モリＲＡＭ２の共有エリアに前回のスキャン（ｎ−１）
の測定データとその記録に関連した記録コマンドを格納
する。第３のマイクロプロセッサμＰ３はメモリＲＡＭ
２の共通エリアへのアクセスが完了するとホールド要求
を解除し、第２のマイクロプロセッサμＰ２に割込み信
号ＳＵＩＲ２を送出する。そして、第２のマイクロプロ
セッサμＰ２はこの割込み信号ＳＵＩＲ２を受けること
によって前回のスキャン（ｎ−１）における測定データ
の記録を開始する。

このように構成することにより、本実施例ではＡ／Ｄ変
換１系統で３０チャンネルのアナログ入力信号を取り込
み、２系統で６０チャンネル／２秒の測定記録速度を得
ている。

次に、第３のマイクロプロセッサμＰ３と第４のマイク
ロプロセッサμＰ４間のデータ転送について説明する。
装置本体ＤＲとリモートスキャナＲＳとの間のデータ転
送処理は、リモートスキャナ側からの要求で行われるこ
とから、第３のマイクロプロセッサμＰ３と第４のマイ
クロプロセッサμＰ４とのデータ転送を優先させること
はできない。そこで、メモリバッファ回路ＢＦ１，ＢＦ
２，メモリ制御回路ＢＦＣＴおよびメモリＲＡＭ４でデ
ュアルポートメモリを構成し、常時第３のマイクロプロ
セッサμＰ３と第４のマイクロプロセッサμＰ４のアク
セスを受け付けるようにしている。

第３図はこのようなデータ転送の動作を説明するための
タイミングチャートであり、（ａ）は装置本体ＤＲ側で
のＡ／Ｄ変換の期間を示し、（ｂ）は割込み信号発生回
路ＩＲＣＴ１から第３のマイクロプロセッサμＰ３に送
出される割込み信号ＩＲ１を示し、（ｃ）は第３のマイ
クロプロセッサμＰ３から第１のマイクロプロセッサμ
Ｐ１に送出されるホールド要求信号ＨＯＬＤ１を示し、
（ｄ）はメモリＲＡＭ１の共有エリアへのアクセスタイ
ミングを示し、（ｅ）は第３のマイクロプロセッサμＰ
３から第１のマイクロプロセッサμＰ１に送出される割
込み信号ＳＵＩＲ１を示し、（ｆ）はメモリＲＡＭ４の
共有エリアへのアクセスタイミングを示し、（ｇ）はメ
モリ制御回路ＢＦＣＴから第４のマイクロプロセッサμ
Ｐ４に送出される割込み信号ＳＵＩＲ３を示し、（ｈ）
はコマンドおよびデータ転送のタイミングを示し、
（ｉ）は第５のマイクロプロセッサμＰ５から第６のマ
イクロプロセッサμＰ６に送出されるホールド要求信号
ＨＯＬＤ３を示し、（ｊ）はメモリＲＡＭ６の共有エリ
アへのアクセスタイミングを示し、（ｋ）は第５のマイ
クロプロセッサμＰ５から第６のマイクロプロセッサμ
Ｐ６に送出される割込み信号ＳＵＩＲ４を示し、（ｌ）
はリモートスキャナＲＳ側でのＡ／Ｄ変換の期間を示
し、（ｍ）は割込み信号発生回路ＩＲＣＴ４から第５の
マイクロプロセッサμＰ５に送出される割込み信号ＩＲ
４を示し、（ｎ）は割込み信号発生回路ＩＲＣＴ３から
第３のマイクロプロセッサμＰ３に送出される割込み信
号ＩＲ３を示している。

装置本体ＤＲの測定ブロックにおいて、前回のスキャン
に関連したＡ／Ｄ変換が終了すると、第１のマイクロプ
ロセッサμＰ１から第３のマイクロプロセッサμＰ３に
割込み信号ＩＲ１が送出される。第３のマイクロプロセ
ッサμＰ３はこの割込み信号ＩＲ１を受けると第１のマ
イクロプロセッサμＰ１にホールド要求信号ＨＯＬＤ１
を送出する。第１のマイクロプロセッサμＰ１はホール
ド要求信号ＨＯＬＤ１を受けてバスＢ３を解放し、第３
のマイクロプロセッサμＰ３によるメモリＲＡＭ１の共
有エリアのアクセスを可能にする。第３のマイクロプロ
セッサμＰ３はメモリＲＡＭ１の共有エリアに今回のス
キャンに関連したＡ／Ｄ変換の測定コマンドを格納する
とともに前回のスキャンにおける測定データをメモリＲ
ＡＭ３に格納する（）。第３のマイクロプロセッサμ
Ｐ３はメモリＲＡＭ１の共通エリアへのアクセスが完了
するとホールド要求を解除し、第１のマイクロプロセッ
サμＰ１に割込み信号ＳＵＩＲ１を送出する。第１のマ
イクロプロセッサμＰ１はこの割込み信号ＳＵＩＲ１を
受けることによって今回のスキャンのＡ／Ｄ変換を開始
する。

なお、装置本体ＤＲの記録ブロックでは前述のように測
定ブロックの測定動作と並行して記録動作が行われる
が、第３図では省略している。

測定スキャンに同期した任意のタイミングでメモリＲＡ
Ｍ４の共有エリアがアクセスされ、第３のマイクロプロ
セッサμＰ３からリモートスキャナＲＳに関連した測定
コマンドが転送格納される（）。メモリＲＡＭ４に測
定コマンドが格納された後、メモリ制御回路ＢＦＣＴか
ら第４のマイクロプロセッサμＰ４に割込み信号ＳＵＩ
Ｒ３が加えられ、装置本体ＤＲからリモートスキャナＲ
Ｓに測定コマンドが転送される（）。リモートスキャ
ナＲＳ１において、第５のマイクロプロセッサμＰ５か
ら第６のマイクロプロセッサμＰ６にホールド要求信号
ＨＯＬＤ３を送出する。第６のマイクロプロセッサμＰ
６はホールド要求信号ＨＯＬＤ３を受けてバスＢ１０を
解放し、第５のマイクロプロセッサμＰ５によるメモリ
ＲＡＭ６の共有エリアのアクセスを可能にする。第５の
マイクロプロセッサμＰ５はメモリＲＡＭ６の共有エリ
アに測定コマンドを格納する（）。第５のマイクロプ
ロセッサμＰ５はメモリＲＡＭ６の共通エリアへのアク
セスが完了するとホールド要求を解除し、第６のマイク
ロプロセッサμＰ６に割込み信号ＳＵＩＲ４を送出す
る。第６のマイクロプロセッサμＰ６はこの割込み信号
ＳＵＩＲ４を受けることによって今回のスキャンのＡ／
Ｄ変換を開始する。そして、リモートスキャナＲＳ１か
ら装置本体ＤＲの第４のマイクロプロセッサμＰ４に対
してＡ／Ｄ変換動作を開始したことを示す応答コマンド
を送出する（）。装置本体ＤＲはこの応答コマンドを
受けた後、リモートスキャナＲＳ１に対して前回のスキ
ャンの測定データを要求するコマンドを送出する
（）。第６のマイクロプロセッサμＰ６は測定データ
要求コマンドに応じて第５のマイクロプロセッサμＰ５
に割込み信号ＩＲ４を送出する。第５のマイクロプロセ
ッサμＰ５は割込み信号ＩＲ４を受けることによって第
６のマイクロプロセッサμＰ６にホールド要求信号ＨＯ
ＬＤ３を送出する。第６のマイクロプロセッサμＰ６は
ホールド要求信号ＨＯＬＤ３を受けてバスＢ１０を解放
し、第５のマイクロプロセッサμＰ５によるメモリＲＡ
Ｍ６の共有エリアのアクセスを可能にする。第５のマイ
クロプロセッサμＰ５はメモリＲＡＭ６の共有エリアか
ら前回のスキャンの測定データを読み出してＲＡＭ５に
格納する（）。第５のマイクロプロセッサμＰ５はメ
モリＲＡＭ６の共通エリアへのアクセスが完了するとホ
ールド要求を解除する。その後、メモリＲＡＭ５に格納
されている前回のスキャンの測定データは装置本体ＤＲ
に転送され、メモリＲＡＭ４に格納される（）。この
ようにしてリモートスキャナＲＳ１から測定データが転
送格納された後、第４のマイクロプロセッサμＰ４は第
３のマイクロプロセッサμＰ３に対して割込み信号ＩＲ
３を送出する。第３のマイクロプロセッサμＰ３は割込
み信号ＩＲ３を受けた後メモリＲＡＭ４に転送格納され
ているリモートスキャナＲＳ１の前回の測定データを読
み出してメモリＲＡＭ３に格納する（）。

なお、これら装置本体ＤＲとリモートスキャナＲＳとの
間のデータ伝送に伴う信号の授受は各信号毎にそれぞれ
のリモートスキャナに対して直列的に行われ、装置本体
ＤＲおよび各リモートスキャナＲＳ１〜ＲＳ４における
測定動作は並列的に実行される。

これにより、本実施例では、最大３００チャンネルのア
ナログ入力信号を２秒の周期で測定記録することができ
る。

第４図は装置各部の動作タイミングの関係を示すタイミ
ングチャートであり、（ａ）は装置本体ＤＲの測定ブロ
ックおよびリモートスキャナＲＳにおけるＡ／Ｄ変換の
タイミングを示し、（ｂ）は装置本体ＤＲとリモートス
キャナＲＳとの間での通信のタイミングを示し、（ｃ）
は装置本体ＤＲの共通ブロックにおける演算処理のタイ
ミングを示し、（ｄ）は装置本体ＤＲの記録ブロックに
おける記録のタイミングを示している。

すなわち、各Ａ／Ｄ変換系統におけるＡ／Ｄ変換動作は
１．６７秒で行われ、装置本体ＤＲと各リモートスキャ
ナＲＳとの間での通信は４００ミリ秒で行われ、演算処
理は約１秒で行われ、記録動作は１．８秒で行われる。
なお、記録にあたっては、３００チャンネルの測定信号
とこれら測定信号に対する６０チャンネルの演算結果よ
りなる最大３６０チャンネルの記録が行われる。

このように構成することにより、複数のマイクロプロセ
ッサによる分散処理構成になっていることから、全機能
を有するシステム構成から一部機能を省略したシステム
構成まで任意の構成の装置を容易に構築することができ
る。例えば、記録ブロックを取り除いてデータロガーと
して構成することもできる。また、装置本体から測定ブ
ロックを取り除き、測定機能はすべてリモートスキャナ
に設けるようにしてもよい。

また、装置本体とリモートスキャナとで測定ブロックに
関連したハードウェアを共通化でき、コストを下げるこ
とができる。

なお、上記実施例では、入力信号がアナログ入力信号の
例について説明したが、デジタル信号であってもよい。
この場合には、Ａ／Ｄ変換系統の代りにデジタル信号の
波形整形などを行うシグナルコンディショナを設ければ
よい。

また、リモートスキャナやＡ／Ｄ変換系統の数は実施例
に限定されるものではなく、必要に応じて増減できる。

また、上位通信インタフェースを設けることにより、デ
ータ収録ターミナルとして用いることもできる。

（発明の効果） 以上説明したように、本発明によれば、複数のマイクロ
プロセッサによる最適分散処理構成としていることか
ら、より多数のアナログ入力信号をより高速で安定に記
録できる多点記録装置が実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す構成説明図、第２図は
第１図の装置本体の動作を説明するためのタイミングチ
ャート、第３図は第１図の装置本体とリモートスキャナ
との間でのデータ伝送の動作を説明するためのタイミン
グチャート、第４図は各部の動作のタイミングを説明す
るためのタイミングチャートである。 ＤＲ……装置本体、ＲＳ１〜ＲＳ４……リモートスキャ
ナ、ＩＴ１〜ＩＴ４……入力端子、ＳＣ１〜ＳＣ４……
スキャナ、ＰＡ１〜ＰＡ４……増幅器、ＡＤ１〜ＡＤ４
……Ａ／Ｄ変換器、Ｂ１〜Ｂ１０……バス、ＩＯ１〜Ｉ
Ｏ６……入出力ポート、μＰ１〜μＰ６……マイクロプ
ロセッサ、ＲＯＭ１〜ＲＯＭ６，ＲＡＭ１〜ＲＡＭ６…
…メモリ、ＩＲＣＴ１〜ＩＲＣＴ４……割込み信号発生
回路、ＳＵＣＴ１〜ＳＵＣＴ３……制御信号デコード回
路、ＢＦＣＴ……メモリ制御回路、ＢＦ１，ＢＦ２……
メモリバッファ回路、ＩＦＣＮ１〜ＩＦＣＮ４……コネ
クタ、ＣＡ１〜ＣＡ４……通信ケーブル。

フロントページの続き (72)発明者 藤田 崇夫 東京都武蔵野市中町２丁目９番32号 横河 電機株式会社内 (56)参考文献 特開 昭60−225026（ＪＰ，Ａ)

Claims (1)

【特許請求の範囲】
1. 【請求項１】装置本体に設けられているスキャナおよび
   装置本体と通信手段を介して接続されるリモートスキャ
   ナから選択的に送出される入力信号の大きさをデジタル
   表示するとともにドットパターンによりアナログ的に記
   録する多点記録装置において、 第１のマイクロプロセッサにより制御される測定ブロッ
   クと、第２のマイクロプロセッサにより制御される記録
   ブロックと、第４のマイクロプロセッサにより制御され
   るリモートスキャナ通信ブロックと、第３のマイクロプ
   ロセッサにより制御されるその他の共通ブロックとで構
   成され、 第１のマイクロプロセッサは第３のマイクロプロセッサ
   と共有するメモリエリアに第３のマイクロプロセッサか
   ら格納される測定コマンドに基づいて各チャンネルの測
   定データに対する各チャンネルに固有の演算を行いその
   演算結果を第３のマイクロプロセッサと共有するメモリ
   エリアに格納し、 第４のマイクロプロセッサは第３のマイクロプロセッサ
   と共有するメモリエリアに第３のマイクロプロセッサか
   ら格納される測定起動コマンドに基づいてリモートスキ
   ャナを起動するとともにリモートスキャナによる測定デ
   ータを第３のマイクロプロセッサと共有するメモリエリ
   アに格納し、 第３のマイクロプロセッサは記録コマンド，第１のマイ
   クロプロセッサと共有するメモリエリアに格納された演
   算結果および第４のマイクロプロセッサと共有するメモ
   リエリアに格納されたリモートスキャナによる測定デー
   タを第２のマイクロプロセッサと共有するメモリエリア
   に格納するとともに第１のマイクロプロセッサ，第２の
   マイクロプロセッサおよび第４のマイクロプロセッサの
   並列動作，測定条件の設定表示，各チャンネルの測定デ
   ータ相互間の演算，外部出力を含む制御を行い、 第２のマイクロプロセッサは第３のマイクロプロセッサ
   と共有するメモリエリアに格納された演算結果および記
   録コマンドに従ってドット記録のための制御を行うこと
   を特徴とする多点記録装置。