JPH0612345A - ディスク制御装置 - Google Patents
ディスク制御装置Info
- Publication number
- JPH0612345A JPH0612345A JP4166479A JP16647992A JPH0612345A JP H0612345 A JPH0612345 A JP H0612345A JP 4166479 A JP4166479 A JP 4166479A JP 16647992 A JP16647992 A JP 16647992A JP H0612345 A JPH0612345 A JP H0612345A
- Authority
- JP
- Japan
- Prior art keywords
- data
- semiconductor memory
- door
- writing
- disk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 ディスク制御装置に関し、バッファメモリに
格納されているデータが、ディスク装置に格納される前
に紛失しないようにすることを目的とする。 【構成】 電源スイッチ5を備えたバックアップ電源6
から電源を供給されて動作する揮発性の半導体メモリ7
に、上位装置1が送出するデータを格納して、上位装置
1からのデータ書込みを完了させた後、半導体メモリ7
のデータをディスク装置3に書込むディスク制御装置2
であって、扉4の開閉を検出する検出手段8を設け、検
出手段8が扉4の閉じられた状態を検出している時は、
半導体メモリ7に対するデータの書込みを許可し、検出
手段8が扉4の開放を検出した時は、半導体メモリ7の
データをディスク装置3に書込ませると共に、半導体メ
モリ7へのデータ書込みを禁止し、検出手段8が再び扉
4の閉じられたことを検出した時は、半導体メモリ7へ
のデータ書込みを許可するように構成する。
格納されているデータが、ディスク装置に格納される前
に紛失しないようにすることを目的とする。 【構成】 電源スイッチ5を備えたバックアップ電源6
から電源を供給されて動作する揮発性の半導体メモリ7
に、上位装置1が送出するデータを格納して、上位装置
1からのデータ書込みを完了させた後、半導体メモリ7
のデータをディスク装置3に書込むディスク制御装置2
であって、扉4の開閉を検出する検出手段8を設け、検
出手段8が扉4の閉じられた状態を検出している時は、
半導体メモリ7に対するデータの書込みを許可し、検出
手段8が扉4の開放を検出した時は、半導体メモリ7の
データをディスク装置3に書込ませると共に、半導体メ
モリ7へのデータ書込みを禁止し、検出手段8が再び扉
4の閉じられたことを検出した時は、半導体メモリ7へ
のデータ書込みを許可するように構成する。
Description
【0001】
【産業上の利用分野】本発明はディスク制御装置に係
り、特に保守作業等によって電源が切断された場合、揮
発性のバッファメモリに格納されているデータが、ディ
スク装置に格納される前に紛失しないようにするディス
ク制御装置に関する。
り、特に保守作業等によって電源が切断された場合、揮
発性のバッファメモリに格納されているデータが、ディ
スク装置に格納される前に紛失しないようにするディス
ク制御装置に関する。
【0002】計算機システムに使用されるデータは、一
般に不揮発性の記憶装置、例えば、磁気ディスク装置に
保管されている。そして、この磁気ディスク装置のデー
タを高速にアクセスする技術として、中央処理装置の動
作速度と磁気ディスク装置の動作速度との差を緩和する
ため、磁気ディスク制御装置内に半導体メモリ等を用い
たバッファメモリを設けることが一般的である。
般に不揮発性の記憶装置、例えば、磁気ディスク装置に
保管されている。そして、この磁気ディスク装置のデー
タを高速にアクセスする技術として、中央処理装置の動
作速度と磁気ディスク装置の動作速度との差を緩和する
ため、磁気ディスク制御装置内に半導体メモリ等を用い
たバッファメモリを設けることが一般的である。
【0003】そして、近年更なるアクセス速度の向上を
可能とする手法として、磁気ディスク装置にデータを書
込む代わりに、バックアップ電源を備えた半導体メモリ
に中央処理装置からデータを書込み、磁気ディスク制御
装置と磁気ディスク装置とから構成される磁気ディスク
サブシステムに対するデータの書込みを完了させたこと
とする技術が用いられるようになって来た。
可能とする手法として、磁気ディスク装置にデータを書
込む代わりに、バックアップ電源を備えた半導体メモリ
に中央処理装置からデータを書込み、磁気ディスク制御
装置と磁気ディスク装置とから構成される磁気ディスク
サブシステムに対するデータの書込みを完了させたこと
とする技術が用いられるようになって来た。
【0004】そして、この半導体メモリに書込まれたデ
ータは、中央処理装置と磁気ディスクサブシステムの間
のデータ転送が行われない時に、磁気ディスク装置に書
込まれている。
ータは、中央処理装置と磁気ディスクサブシステムの間
のデータ転送が行われない時に、磁気ディスク装置に書
込まれている。
【0005】従って、バックアップ電源を備えた上記半
導体メモリの信頼性は、磁気ディスク装置と同等である
ことが要求されるが、保守時等において、バックアップ
電源が切断されるようなことがあった場合、データが紛
失しないようにする必要がある。
導体メモリの信頼性は、磁気ディスク装置と同等である
ことが要求されるが、保守時等において、バックアップ
電源が切断されるようなことがあった場合、データが紛
失しないようにする必要がある。
【0006】
【従来の技術】バックアップ電源から電源を供給される
揮発性の半導体メモリをバッファメモリとして使用し、
中央処理装置が送出するデータを、このバッファメモリ
に書込むことで、中央処理装置からのデータ書込みを完
了させ、ディスクサブシステムの稼働状態に応じて、こ
のバッファメモリに書込まれたデータをディスク装置に
書込むディスク制御装置では、バックアップ電源のスイ
ッチが切断されると、バッファメモリへの電源供給が停
止するため、それまで格納されていたデータが消滅す
る。
揮発性の半導体メモリをバッファメモリとして使用し、
中央処理装置が送出するデータを、このバッファメモリ
に書込むことで、中央処理装置からのデータ書込みを完
了させ、ディスクサブシステムの稼働状態に応じて、こ
のバッファメモリに書込まれたデータをディスク装置に
書込むディスク制御装置では、バックアップ電源のスイ
ッチが切断されると、バッファメモリへの電源供給が停
止するため、それまで格納されていたデータが消滅す
る。
【0007】
【発明が解決しようとする課題】上記の如く、従来はバ
ックアップ電源のスイッチが切断されると、バッファメ
モリに格納されているデータが消滅する。
ックアップ電源のスイッチが切断されると、バッファメ
モリに格納されているデータが消滅する。
【0008】従って、オペレータや保守員が装置の扉を
開き、バックアップ電源のスイッチを切断した場合、バ
ッファメモリに格納されているデータがディスク装置に
書込まれていない時は、中央処理装置がディスクサブシ
ステムに書込みを完了したデータが紛失するという問題
がある。
開き、バックアップ電源のスイッチを切断した場合、バ
ッファメモリに格納されているデータがディスク装置に
書込まれていない時は、中央処理装置がディスクサブシ
ステムに書込みを完了したデータが紛失するという問題
がある。
【0009】本発明はこのような問題点に鑑み、装置の
扉が開かれた時、バッファメモリ上のデータを総てディ
スク装置に書込ませると共に、バッファメモリに対する
データの書込みを禁止するようにして、データの紛失を
防止することを目的としている。
扉が開かれた時、バッファメモリ上のデータを総てディ
スク装置に書込ませると共に、バッファメモリに対する
データの書込みを禁止するようにして、データの紛失を
防止することを目的としている。
【0010】
【課題を解決するための手段】図1は本発明の原理を説
明するブロック図である。ディスク制御装置2は、扉4
によって操作することが防止されている電源スイッチ5
を備えたバックアップ電源6から電源を供給されて動作
する揮発性の半導体メモリ7に、上位装置1が送出する
データを一旦格納して、該上位装置1からのデータ書込
みを完了させた後、該半導体メモリ7のデータをディス
ク装置3に書込む。
明するブロック図である。ディスク制御装置2は、扉4
によって操作することが防止されている電源スイッチ5
を備えたバックアップ電源6から電源を供給されて動作
する揮発性の半導体メモリ7に、上位装置1が送出する
データを一旦格納して、該上位装置1からのデータ書込
みを完了させた後、該半導体メモリ7のデータをディス
ク装置3に書込む。
【0011】そして、前記扉4の開閉を検出する検出手
段8を設けており、該検出手段8が該扉4の閉じられた
状態を検出している時は、前記半導体メモリ7に対する
データの書込みを許可し、該検出手段8が該扉4の開放
を検出した時は、前記半導体メモリ7のデータを前記デ
ィスク装置3に書込ませると共に、該半導体メモリ7へ
のデータ書込みを禁止し、該検出手段8が再び該扉4の
閉じられたことを検出した時は、該半導体メモリ7への
データ書込みを再び許可するように制御する。
段8を設けており、該検出手段8が該扉4の閉じられた
状態を検出している時は、前記半導体メモリ7に対する
データの書込みを許可し、該検出手段8が該扉4の開放
を検出した時は、前記半導体メモリ7のデータを前記デ
ィスク装置3に書込ませると共に、該半導体メモリ7へ
のデータ書込みを禁止し、該検出手段8が再び該扉4の
閉じられたことを検出した時は、該半導体メモリ7への
データ書込みを再び許可するように制御する。
【0012】
【作用】上記の如く構成することにより、扉4を開いた
オペレータ又は保守員によって、電源スイッチ5が操作
され、バックアップ電源6が半導体メモリ7に供給する
電源が停止しても、扉4の開放から電源スイッチ5を操
作するまでの時間内に、半導体メモリ7に格納されてい
るデータがディスク装置3に書込まれるため、上位装置
1が書込み完了したデータが紛失することを防止するこ
とが出来る。
オペレータ又は保守員によって、電源スイッチ5が操作
され、バックアップ電源6が半導体メモリ7に供給する
電源が停止しても、扉4の開放から電源スイッチ5を操
作するまでの時間内に、半導体メモリ7に格納されてい
るデータがディスク装置3に書込まれるため、上位装置
1が書込み完了したデータが紛失することを防止するこ
とが出来る。
【0013】そして、扉4が開放されたままの状態で
は、電源スイッチ5が操作されず、バックアップ電源6
が動作していても、半導体メモリ7にはデータが書込ま
れないため、何時電源スイッチ5が操作され、半導体メ
モリ7の記憶が消滅しても、上位装置1が送出したデー
タが紛失することは無い。
は、電源スイッチ5が操作されず、バックアップ電源6
が動作していても、半導体メモリ7にはデータが書込ま
れないため、何時電源スイッチ5が操作され、半導体メ
モリ7の記憶が消滅しても、上位装置1が送出したデー
タが紛失することは無い。
【0014】
【実施例】図2は本発明の一実施例を説明する図で、図
3及び図4は機能単位の詳細ブロック図である。
3及び図4は機能単位の詳細ブロック図である。
【0015】図2(A) は回路のブロック図で、図2(B)
は筐体22に取付けられた扉4が開かれた状態を示す。
図2(A) において、ディスク制御装置2は、複数の機能
単位で構成されており、チャネルアダプタ10は、図3
(A) に示す如き構成で、プロセッサ25は制御記憶26
に格納されたプログラムを読出して動作し、インタフェ
ース回路23を経て、チャネル9からのスタートI/O
命令の受領と、チャネル9との間のデータ転送を行うと
共に、共通バス制御回路24を制御して、共通バス21
を経て他の機能単位との間のデータ転送を行う。
は筐体22に取付けられた扉4が開かれた状態を示す。
図2(A) において、ディスク制御装置2は、複数の機能
単位で構成されており、チャネルアダプタ10は、図3
(A) に示す如き構成で、プロセッサ25は制御記憶26
に格納されたプログラムを読出して動作し、インタフェ
ース回路23を経て、チャネル9からのスタートI/O
命令の受領と、チャネル9との間のデータ転送を行うと
共に、共通バス制御回路24を制御して、共通バス21
を経て他の機能単位との間のデータ転送を行う。
【0016】デバイスアダプタ11は、図3(A) に示す
如き構成で、プロセッサ25は制御記憶26に格納され
たプログラムを読出して動作し、インタフェース回路2
3を経て、ディスク装置3に命令を送出し、ディスク装
置3との間のデータ転送を行うと共に、共通バス制御回
路24を制御して、共通バス21を経て他の機能単位と
の間のデータ転送を行う。
如き構成で、プロセッサ25は制御記憶26に格納され
たプログラムを読出して動作し、インタフェース回路2
3を経て、ディスク装置3に命令を送出し、ディスク装
置3との間のデータ転送を行うと共に、共通バス制御回
路24を制御して、共通バス21を経て他の機能単位と
の間のデータ転送を行う。
【0017】キャッシュ制御回路12は、図3(B) に示
す如き構成で、プロセッサ28は制御記憶27に格納さ
れているプログラムを読出して動作し、共通バス制御回
路29を制御して、他の機能単位が送出するアドレスを
RAM30に格納し、このアドレスによって、共用メモ
リ16に書込み又は読出し対象データが存在するか否か
を調べ、存在すればヒットと判定し、存在しなければミ
スと判定して、チャネルアダプタ10又はデバイスアダ
プタ11に通知する。
す如き構成で、プロセッサ28は制御記憶27に格納さ
れているプログラムを読出して動作し、共通バス制御回
路29を制御して、他の機能単位が送出するアドレスを
RAM30に格納し、このアドレスによって、共用メモ
リ16に書込み又は読出し対象データが存在するか否か
を調べ、存在すればヒットと判定し、存在しなければミ
スと判定して、チャネルアダプタ10又はデバイスアダ
プタ11に通知する。
【0018】リソースマネージャ13は、図3(C) に示
す如き構成で、プロセッサ32は制御記憶31に格納さ
れているプログラムを読出して動作し、共通バス制御回
路33を制御して共通バス21を経由し、チャネル9か
らの総てのスタートI/O命令を受領してRAM34に
格納し、このスタートI/O命令を集中管理すると共
に、各スタートI/O命令毎に、チャネルアダプタ10
と、デバイスアダプタ11にデータ転送処理の指示を行
う。
す如き構成で、プロセッサ32は制御記憶31に格納さ
れているプログラムを読出して動作し、共通バス制御回
路33を制御して共通バス21を経由し、チャネル9か
らの総てのスタートI/O命令を受領してRAM34に
格納し、このスタートI/O命令を集中管理すると共
に、各スタートI/O命令毎に、チャネルアダプタ10
と、デバイスアダプタ11にデータ転送処理の指示を行
う。
【0019】又、受領した全スタートI/O命令毎の制
御情報や、チャネル経路毎の制御情報、ディスク装置3
の制御情報をRAM34に格納し、他の機能単位がRA
Mアクセス制御回路35を経て、このRAM34をアク
セスし、上記情報を読出すことを可能として、この情報
を集中管理する。
御情報や、チャネル経路毎の制御情報、ディスク装置3
の制御情報をRAM34に格納し、他の機能単位がRA
Mアクセス制御回路35を経て、このRAM34をアク
セスし、上記情報を読出すことを可能として、この情報
を集中管理する。
【0020】サービスアダプタ14は図4(A) に示す如
き構成で、プロセッサ38は制御記憶39に格納されて
いるプログラムを読出して動作し、オペレータがスイッ
チ20を操作して半導体メモリ7の使用を指定し、スイ
ッチ19が扉4が閉じられていることを検出している
時、AND回路18が論理 "1”を送出するため、この
論理 "1”をインタフェース回路37を経て、RAM3
6に記憶させた後、共通バス制御回路40を制御して、
共通バス21を経てリソースマネージャ13に通知し、
チャネルアダプタ10又はデバイスアダプタ11の半導
体メモリ7に対するアクセスを許可させる。
き構成で、プロセッサ38は制御記憶39に格納されて
いるプログラムを読出して動作し、オペレータがスイッ
チ20を操作して半導体メモリ7の使用を指定し、スイ
ッチ19が扉4が閉じられていることを検出している
時、AND回路18が論理 "1”を送出するため、この
論理 "1”をインタフェース回路37を経て、RAM3
6に記憶させた後、共通バス制御回路40を制御して、
共通バス21を経てリソースマネージャ13に通知し、
チャネルアダプタ10又はデバイスアダプタ11の半導
体メモリ7に対するアクセスを許可させる。
【0021】メモリ制御回路15は図4(B) に示す如き
構成で、共通バス制御回路42は共通バス21を経て入
力されるチャネルアダプタ10又はデバイスアダプタ1
1からのアクセスに対応して、メモリインタフェース回
路41を制御し、共用メモリ16又は半導体メモリ7の
指定されたアドレスにデータを書込み、又は、指定され
たアドレスからデータを読出す。
構成で、共通バス制御回路42は共通バス21を経て入
力されるチャネルアダプタ10又はデバイスアダプタ1
1からのアクセスに対応して、メモリインタフェース回
路41を制御し、共用メモリ16又は半導体メモリ7の
指定されたアドレスにデータを書込み、又は、指定され
たアドレスからデータを読出す。
【0022】共用メモリ16は装置の電源が停止すると
記憶内容が消滅するメモリであり、半導体メモリ7は装
置の電源が停止しても、充電可能な電池の如きバックア
ップ電源6から電源が供給されて記憶内容を保持する。
記憶内容が消滅するメモリであり、半導体メモリ7は装
置の電源が停止しても、充電可能な電池の如きバックア
ップ電源6から電源が供給されて記憶内容を保持する。
【0023】ディスク制御装置2の構成は図2(B) に示
す如く、扉4が取付けられた筐体22内に上記各機能単
位が格納されており、図示する如く扉4を開くと、扉4
の開閉を検出するスイッチ19と、オペレータが操作し
て半導体メモリ7の使用を指定するスイッチ20と、半
導体メモリ7に電源を供給するバックアップ電源6をオ
ン又はオフとする電源スイッチ5が現れる。
す如く、扉4が取付けられた筐体22内に上記各機能単
位が格納されており、図示する如く扉4を開くと、扉4
の開閉を検出するスイッチ19と、オペレータが操作し
て半導体メモリ7の使用を指定するスイッチ20と、半
導体メモリ7に電源を供給するバックアップ電源6をオ
ン又はオフとする電源スイッチ5が現れる。
【0024】チャネル9がチャネルアダプタ10にスタ
ートI/O命令を送出し、例えば、ディスク装置3に対
するデータの書込みを指示すると、チャネルアダプタ1
0はリソースマネージャ13に共通バス21の使用権を
要求し、許可されるとリソースマネージャ13のRAM
34にシリンダアドレスとヘッドアドレスとレコードア
ドレスを格納する。
ートI/O命令を送出し、例えば、ディスク装置3に対
するデータの書込みを指示すると、チャネルアダプタ1
0はリソースマネージャ13に共通バス21の使用権を
要求し、許可されるとリソースマネージャ13のRAM
34にシリンダアドレスとヘッドアドレスとレコードア
ドレスを格納する。
【0025】そして、キャッシュモードであると、キャ
ッシュ制御回路12はリソースマネージャ13の指示に
より、上記アドレスのデータが共用メモリ16に格納さ
れているか調べ、格納されていれば、ヒットをチャネル
アダプタ10に通知し、メモリ制御回路15にアドレス
を通知する。
ッシュ制御回路12はリソースマネージャ13の指示に
より、上記アドレスのデータが共用メモリ16に格納さ
れているか調べ、格納されていれば、ヒットをチャネル
アダプタ10に通知し、メモリ制御回路15にアドレス
を通知する。
【0026】従って、チャネルアダプタ10はチャネル
9が送出するデータを、メモリ制御回路15を経て半導
体メモリ7に書込む。キャッシュモードでないか、キャ
ッシュ制御回路12がミスを通知した場合、チャネルア
ダプタ10はリソースマネージャ13の指示によりデバ
イスアダプタ11と結合し、ディスク装置3をアクセス
する。
9が送出するデータを、メモリ制御回路15を経て半導
体メモリ7に書込む。キャッシュモードでないか、キャ
ッシュ制御回路12がミスを通知した場合、チャネルア
ダプタ10はリソースマネージャ13の指示によりデバ
イスアダプタ11と結合し、ディスク装置3をアクセス
する。
【0027】即ち、デバイスアダプタ11はリソースマ
ネージャ13の指示により、リソースマネージャ13の
RAM34に格納されたシリンダアドレスとヘッドアド
レスとレコードアドレスを読出し、ディスク装置3を制
御して、ヘッドを指定されたシリンダに位置付けする
と、ディスク装置3の指定されたヘッドにチャネルアダ
プタ10が送出するデータを送出して、指定されたレコ
ードから順次データの書込みを行わせる。
ネージャ13の指示により、リソースマネージャ13の
RAM34に格納されたシリンダアドレスとヘッドアド
レスとレコードアドレスを読出し、ディスク装置3を制
御して、ヘッドを指定されたシリンダに位置付けする
と、ディスク装置3の指定されたヘッドにチャネルアダ
プタ10が送出するデータを送出して、指定されたレコ
ードから順次データの書込みを行わせる。
【0028】リソースマネージャ13は、チャネルアダ
プタ10とデバイスアダプタ11の動作状態を調べ、余
裕があると、デバイスアダプタ11に指示して、RAM
アクセス制御回路35を経てRAM34に格納されてい
る制御情報を読出させ、半導体メモリ7に格納されてい
るデータのアドレスをデバイスアダプタ11に認識させ
ると、前記と同様に、半導体メモリ7に格納されている
データをディスク装置3に書込ませる。
プタ10とデバイスアダプタ11の動作状態を調べ、余
裕があると、デバイスアダプタ11に指示して、RAM
アクセス制御回路35を経てRAM34に格納されてい
る制御情報を読出させ、半導体メモリ7に格納されてい
るデータのアドレスをデバイスアダプタ11に認識させ
ると、前記と同様に、半導体メモリ7に格納されている
データをディスク装置3に書込ませる。
【0029】スイッチ19は、扉4が開放されると、論
理 "0”をAND回路18に送出するため、AND回路
18はサービスアダプタ14に論理 "0”を送出する。
従って、サービスアダプタ14はリソースマネージャ1
3に半導体メモリ7のデータ退避と使用禁止を通知す
る。
理 "0”をAND回路18に送出するため、AND回路
18はサービスアダプタ14に論理 "0”を送出する。
従って、サービスアダプタ14はリソースマネージャ1
3に半導体メモリ7のデータ退避と使用禁止を通知す
る。
【0030】従って、リソースマネージャ13は、デバ
イスアダプタ11に指示して、メモリ制御回路15をア
クセスさせ、前記と同様に、半導体メモリ7に格納され
ているデータをディスク装置3に書込ませる。
イスアダプタ11に指示して、メモリ制御回路15をア
クセスさせ、前記と同様に、半導体メモリ7に格納され
ているデータをディスク装置3に書込ませる。
【0031】そして、リソースマネージャ13は、サー
ビスアダプタ14から半導体メモリ7の使用許可が通知
されるまで、チャネルアダプタ10及びデバイスアダプ
タ11から半導体メモリ7に対するアクセスを要求され
ても許可しない。
ビスアダプタ14から半導体メモリ7の使用許可が通知
されるまで、チャネルアダプタ10及びデバイスアダプ
タ11から半導体メモリ7に対するアクセスを要求され
ても許可しない。
【0032】尚、スイッチ20が半導体メモリ7の使用
を要求していない場合、即ち、オペレータが半導体メモ
リ7の使用を指示していない場合には、同様にして、リ
ソースマネージャ13は、チャネルアダプタ10及びデ
バイスアダプタ11から半導体メモリ7に対するアクセ
スを要求されても許可しない。
を要求していない場合、即ち、オペレータが半導体メモ
リ7の使用を指示していない場合には、同様にして、リ
ソースマネージャ13は、チャネルアダプタ10及びデ
バイスアダプタ11から半導体メモリ7に対するアクセ
スを要求されても許可しない。
【0033】チャネルアダプタ10はチャネル9からデ
ータの読出しを指示された時、キャッシュモードである
と、キャッシュ制御回路12からヒットを通知された場
合、共用メモリ16からデータを読出して、チャネル9
に転送する。
ータの読出しを指示された時、キャッシュモードである
と、キャッシュ制御回路12からヒットを通知された場
合、共用メモリ16からデータを読出して、チャネル9
に転送する。
【0034】又、キャッシュモードでないか、キャッシ
ュ制御回路12からミスを通知されると、チャネルアダ
プタ10はリソースマネージャ13の指示により、デバ
イスアダプタ11と結合して、ディスク装置3から読出
したデータをチャネル9に転送する。
ュ制御回路12からミスを通知されると、チャネルアダ
プタ10はリソースマネージャ13の指示により、デバ
イスアダプタ11と結合して、ディスク装置3から読出
したデータをチャネル9に転送する。
【0035】図5及び図6は図2の動作を説明するフロ
ーチャートである。図5において、ディスク制御装置2
はステップ(1) で命令受信か調べ、命令受信でなけれ
ば、ステップ(7) の処理に移行し、命令を受信するとス
テップ(2) で書込み命令か調べ、書込み命令であれば、
ステップ(3) でキャッシュモードか調べ、キャッシュモ
ードであれば、ステップ(4) でヒットか調べる。
ーチャートである。図5において、ディスク制御装置2
はステップ(1) で命令受信か調べ、命令受信でなけれ
ば、ステップ(7) の処理に移行し、命令を受信するとス
テップ(2) で書込み命令か調べ、書込み命令であれば、
ステップ(3) でキャッシュモードか調べ、キャッシュモ
ードであれば、ステップ(4) でヒットか調べる。
【0036】ヒットであれば、ステップ(5) で半導体メ
モリ7は使用可能か調べ、使用可能であれば、ステップ
(6) で半導体メモリ7にデータを書込む。そして、ステ
ップ(7) で動作に余裕がなければ、ステップ(1) の処理
に戻り、動作に余裕があれば、ステップ(8) で半導体メ
モリ7に書込んだデータをディスク装置3に書込む。そ
して、ステップ(1) の処理に戻る。
モリ7は使用可能か調べ、使用可能であれば、ステップ
(6) で半導体メモリ7にデータを書込む。そして、ステ
ップ(7) で動作に余裕がなければ、ステップ(1) の処理
に戻り、動作に余裕があれば、ステップ(8) で半導体メ
モリ7に書込んだデータをディスク装置3に書込む。そ
して、ステップ(1) の処理に戻る。
【0037】ステップ(3) でキャッシュモードでなけれ
ば、ステップ(8) の処理に移行し、ステップ(4) でヒッ
トでなければ、ステップ(8) の処理に移行し、ステップ
(5)で半導体メモリ7が使用不可であれば、ステップ(8)
の処理に移行する。
ば、ステップ(8) の処理に移行し、ステップ(4) でヒッ
トでなければ、ステップ(8) の処理に移行し、ステップ
(5)で半導体メモリ7が使用不可であれば、ステップ(8)
の処理に移行する。
【0038】ステップ(2) で書込み命令では無く、読出
し命令であると、ステップ(9) でキャッシュモードか調
べ、キャッシュモードであればステップ(10)でヒットか
調べる。
し命令であると、ステップ(9) でキャッシュモードか調
べ、キャッシュモードであればステップ(10)でヒットか
調べる。
【0039】そして、ヒットであれば、共用メモリ16
からデータを読出し、ステップ(13)でチャネル9にデー
タを転送する。そして、ステップ(1) の処理に戻る。ス
テップ(9) でキャッシュモードでないと、ステップ(12)
でディスク装置3からデータを読出し、ステップ(13)の
処理に移行する。
からデータを読出し、ステップ(13)でチャネル9にデー
タを転送する。そして、ステップ(1) の処理に戻る。ス
テップ(9) でキャッシュモードでないと、ステップ(12)
でディスク装置3からデータを読出し、ステップ(13)の
処理に移行する。
【0040】又、ステップ(10)でヒットでなければ、ス
テップ(12)の処理に移行する。図6において、リソース
マネージャ13は、ステップ(1) でサービスアダプタ1
4から扉開放の通知があると、ステップ(2) で半導体メ
モリ7のデータをディスク装置3に書込む処理を行わせ
る。
テップ(12)の処理に移行する。図6において、リソース
マネージャ13は、ステップ(1) でサービスアダプタ1
4から扉開放の通知があると、ステップ(2) で半導体メ
モリ7のデータをディスク装置3に書込む処理を行わせ
る。
【0041】そして、ステップ(3) で半導体メモリ7に
対するアクセス要求があるか調べ、アクセス要求がある
と、ステップ(4) で半導体メモリ7の使用を禁止する。
即ち、使用許可を出さない。
対するアクセス要求があるか調べ、アクセス要求がある
と、ステップ(4) で半導体メモリ7の使用を禁止する。
即ち、使用許可を出さない。
【0042】そして、ステップ(5) で半導体メモリ7の
使用禁止が解除されたか調べ、解除されない時はステッ
プ(3) の処理に戻り、解除された時はステップ(6) で半
導体メモリの使用を許可する。
使用禁止が解除されたか調べ、解除されない時はステッ
プ(3) の処理に戻り、解除された時はステップ(6) で半
導体メモリの使用を許可する。
【0043】ステップ(3) で半導体メモリ7に対するア
クセス要求がないと、ステップ(7)の処理に移行し、他
の処理が要求されたか調べ、他の処理が要求されると、
ステップ(8) で他の処理を実行してステップ(5) の処理
に移行し、他の処理が要求されなければ、ステップ(5)
の処理に移行する。
クセス要求がないと、ステップ(7)の処理に移行し、他
の処理が要求されたか調べ、他の処理が要求されると、
ステップ(8) で他の処理を実行してステップ(5) の処理
に移行し、他の処理が要求されなければ、ステップ(5)
の処理に移行する。
【0044】又、ステップ(1) で扉開放の通知がない場
合は、ステップ(7) の処理に移行する。
合は、ステップ(7) の処理に移行する。
【0045】
【発明の効果】以上説明した如く、本発明はディスク制
御装置の扉が開かれた時、バッファメモリとして使用さ
れる半導体メモリ上のデータを総てディスク装置に書込
ませると共に、バッファメモリに対するデータの書込み
を禁止するため、上位装置が送出したデータの紛失を防
止することが出来る。
御装置の扉が開かれた時、バッファメモリとして使用さ
れる半導体メモリ上のデータを総てディスク装置に書込
ませると共に、バッファメモリに対するデータの書込み
を禁止するため、上位装置が送出したデータの紛失を防
止することが出来る。
【図1】 本発明の原理を説明するブロック図
【図2】 本発明の一実施例を説明する図
【図3】 各機能単位の詳細ブロック図(その1)
【図4】 各機能単位の詳細ブロック図(その2)
【図5】 図2の動作を説明するフローチャート(その
1)
1)
【図6】 図2の動作を説明するフローチャート(その
2)
2)
1 上位装置 2 ディスク制御装置 3 ディスク装置 4 扉 5 電源スイッチ 6 バックアップ電源 7 半導体メモリ 8 検出手段 9 チャネル 10 チャネルアダプタ 11 デバイスアダプタ 12 キャッシュ制御回路 13 リソースマネージャ 14 サービスアダプタ 15 メモリ制御回路 16 共用メモリ 18 AND回路 19、20 スイッチ 21 共通バス 22 筐体 23、37 インタフェース回路 24、29、33、40、42 共通バス制御回路 25、28、32、38 プロセッサ 26、27、31、39 制御記憶 30、34、36 RAM 35 RAMアクセス制御回路 41 メモリインタフェース回路
Claims (1)
- 【請求項1】 扉(4) によって操作することが防止され
ている電源スイッチ(5) を備えたバックアップ電源(6)
から電源を供給されて動作する揮発性の半導体メモリ
(7) に、上位装置(1) が送出するデータを一旦格納し
て、該上位装置(1) からのデータ書込みを完了させた
後、該半導体メモリ(7) のデータをディスク装置(3) に
書込むディスク制御装置(2) であって、 前記扉(4) の開閉を検出する検出手段(8) を設け、 該検出手段(8) が該扉(4) の閉じられた状態を検出して
いる時は、前記半導体メモリ(7) に対するデータの書込
みを許可し、 該検出手段(8) が該扉(4) の開放を検出した時は、前記
半導体メモリ(7) のデータを前記ディスク装置(3) に書
込ませると共に、該半導体メモリ(7) へのデータ書込み
を禁止し、 該検出手段(8) が再び該扉(4) の閉じられたことを検出
した時は、該半導体メモリ(7) へのデータ書込みを再び
許可するように制御することを特徴とするディスク制御
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4166479A JPH0612345A (ja) | 1992-06-25 | 1992-06-25 | ディスク制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4166479A JPH0612345A (ja) | 1992-06-25 | 1992-06-25 | ディスク制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0612345A true JPH0612345A (ja) | 1994-01-21 |
Family
ID=15832167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4166479A Withdrawn JPH0612345A (ja) | 1992-06-25 | 1992-06-25 | ディスク制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0612345A (ja) |
-
1992
- 1992-06-25 JP JP4166479A patent/JPH0612345A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7411757B2 (en) | Disk drive with nonvolatile memory having multiple modes of operation | |
| JPS5960552A (ja) | 周辺デ−タ記憶システム | |
| KR910008678B1 (ko) | 정보 기억 제어 시스템 | |
| JPH0612345A (ja) | ディスク制御装置 | |
| JPH11212733A (ja) | 外部記憶システム | |
| JPH0484215A (ja) | ディスク制御装置のデータ二重書き方法 | |
| JPH0460730A (ja) | キャッシュ制御方式 | |
| JPH06267175A (ja) | 記憶装置およびその制御方法 | |
| JPS63305445A (ja) | 電源切断時のデ−タ書込み方式 | |
| JPH10254778A (ja) | 磁気ディスクキャッシュ制御方式 | |
| JPH064228A (ja) | 半導体ディスク装置 | |
| JPH0619634A (ja) | 二重化メモリを備えたディスク制御装置 | |
| JPH0520196A (ja) | デイスク・キヤツシユ制御装置 | |
| JP2003242027A (ja) | インタフェース装置、データ処理システム、及びデータ処理方法 | |
| JP2503314B2 (ja) | 入出力制御装置の制御用メモリ複写方式 | |
| JPH04220739A (ja) | ディスク制御装置のライトヒット制御方法 | |
| JPH04311216A (ja) | 外部記憶制御装置 | |
| JP2746978B2 (ja) | 書き込み保護機構付き外部記憶装置 | |
| JP3594202B2 (ja) | 外部記憶制御装置 | |
| JPH07210321A (ja) | ディスク制御装置 | |
| JPH0541022A (ja) | セーブデイスク付き電子デイスク装置のデータバツクアツプ方式 | |
| JPH05324475A (ja) | 磁気ディスクサブシステム | |
| JPS61210453A (ja) | デ−タ記憶装置 | |
| JP2864751B2 (ja) | ディスク制御装置の不揮発性メモリ管理方式 | |
| JPH0418649A (ja) | バッファメモリ制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |