JPH0612970A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】 この発明は、パターン面積を増大させること
なく、フューズ回路通過後の信号を互いに逆方向に取り
出すことを目的とする。 【構成】 半導体装置は、フューズ領域においてフュー
ズとして用いる第１の配線層２１と、第１の配線層２１
によって形成される配線と同じ信号が通される第２の配
線層２２を有する。コンタクト２０によって接続される
第１の配線層２１と第２の配線層２２は、絶縁層２３に
よって絶縁されている。ワード線に接続されたメモリセ
ルに欠陥がある場合には、このワード線に接続されたフ
ューズ（第１の配線層２１）をレーザ光線の照射によっ
てレーザカットし、このワード線を選択不可とし、スペ
ア行のワード線を選択する。上記構成の半導体装置は、
パターン面積を増大させることなく、フューズ回路通過
後の信号を互いに逆である２つの方向に取り出すことが
できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体装置のフュー
ズ回路に関するもので、特にフューズ領域における配線
に使用されるものである。

【０００２】

【従来の技術】以下、図５乃至図７を参照して、従来の
フューズ回路について説明する。図５は、従来のフュー
ズ回路の一例を示す。この回路は、フューズ領域５２に
形成されたフューズ５１ａの断絶により、インバータ５
４の出力をインバータ５３に供給するか否かを制御す
る。

【０００３】一般にフューズは、フューズ領域５２に集
中して配置され、フューズ領域５２内には、フューズ以
外の配線を配置しない。これは確実にフューズ５１ａを
レーザカットする為である。

【０００４】具体的に説明すると、フューズ領域内にフ
ューズ５１ａ以外の配線を配置しない理由は、フューズ
配線でない他のアルミニウムＡｌによる配線、例えば、
フューズ回路通過後の信号を互いに逆方向に出す為に使
用される配線をフューズ領域に形成すると、構造上、こ
の配線が剥き出しの状態で形成されてしまい、損傷しや
すくなる為である。

【０００５】図６は、フューズ回路通過後の信号を互い
に反対の２つの方向に取り出す構成の回路を示す。図６
の回路は、メインワード線２分割方式及びアイソレーシ
ョンフューズ方式によって構成されている。メインワー
ド線２分割方式とは、メインワード線を左右２つに分け
て、左右別々のメイワード線ドライバによりメインワー
ド線を駆動する方法である。

【０００６】また、アイソレーションフューズ方式と
は、欠陥行のメインワード線に接続されたフューズ５１
ａをレーザカットすることにより、欠陥行を選択不可と
し、スペア行を選択する方式である。

【０００７】図６に示すように、ディセーブルヒューズ
５１ａの一端はインバータ５４の出力端に接続されてい
る。ディセーブルヒューズ５１ａの他端はインバータ５
３を介してメインワード線６２に接続されている。ディ
セーブルヒューズ５１ａの他端とインバータ６５の入力
端は信号線６４によって接続されている。一点鎖線で囲
まれたヒューズ領域６１内にフューズ以外の配線を配置
することが望しくないので、信号線６４は、ヒューズ領
域６１を避けるように迂回して配置される。

【０００８】図７は、同様の方法によって構成された他
の回路例を示す。図７のフューズ回路５１ａの一端はイ
ンバータ５４の出力端に接続され、フューズ回路５１ａ
の他端はインバータ５３を介してメインワード線５３に
接続されている。また、フューズ回路５１ｂの一端は信
号線７４によってインバータ５４の出力端に接続されて
いる。フューズ回路５１ｂの他端はインバータ６５を介
してメインワード線６３に接続されている。

【０００９】図７の回路の場合、信号線７４はインバー
タ５４の出力端に接続されているので、フューズ領域７
６を迂回する必要はないが、２つのフューズ５１ａ、５
１ｂを設ける必要がある。

【００１０】

【発明が解決しようとする課題】フューズ領域にはフュ
ーズ以外の配線を配置することができない。よって、フ
ューズ回路通過後の信号を図６に示すように逆方向に引
き出そうとすると、フューズ領域を迂回する信号線６４
が必要であり、パターン面積が大きくなるという問題が
ある。

【００１１】図７に示す構成の回路では、複数のフュー
ズをメインワード線６２、６３に接続する為、パターン
面積が大きくなるという問題がある。また、図７に示す
構成の回路では、図６の回路に比べ、レーザカットの回
数が２倍になり、レーザカットの歩留まりが下がるとい
う問題がある。この発明は、上記実情に鑑みなされたも
ので、パターン面積を増大させることなく、フューズ回
路通過後の信号を互いに逆方向に取り出すことを目的と
する。

【００１２】

【課題を解決するための手段】この発明に係る半導体装
置は、フューズ領域においてフューズとして用いられる
第１の配線層と、前記第１の配線層の下に形成される絶
縁層と、前記絶縁層の下に形成され、前記第１の配線層
と同一の信号が通される第２の配線層とを具備し、前記
第１の配線層と前記第２の配線層を介して、前記フュー
ズ通過後の信号を互いに逆である２つの方向に取り出す
ことを特徴とする。

【００１３】

【作用】上記構成により、第２の配線は絶縁層の下に配
置されているので、フューズ領域内を通過させることが
できる。これにより、パターン面積を増大させることな
く、フューズ通過後の信号を互いに逆方向に取り出すこ
とができる。

【００１４】

【実施例】以下、図面を参照してこの発明の一実施例に
係るフューズ回路について説明する。図１のフューズ領
域内１０に形成されるフューズ回路は、フューズとして
使用する第１の配線１１、フューズの下に配置する第２
の配線１２を有する。図１のインバータ１４の入力端に
は信号線１４ａが接続されており、信号線１４ａを介し
て外部からの入力信号が供給される。フューズ１１の一
端はインバータ１４の出力端に接続されており、フュー
ズ１１の他端はインバータ１３の入力端に接続されてい
る。フューズ１１の他端とインバータ１３の入力端の中
点には第２の配線１２が接続されている。

【００１５】図２は、図１に示すヒューズ周辺回路の断
面を示したものである。基板と第２の配線層２２は絶縁
層２４によって絶縁されている。また、第２の配線層２
２と第１の配線層２１は絶縁層２３によって絶縁されて
いる。第１の配線層２１と第２の配線層２２は絶縁層２
３に形成されたコンタクト２０によって接続されてい
る。絶縁層２３、２４は例えば、シリコン酸化膜（Ｓｉ
Ｏ₂ ）等によって形成される。第１の配線層２１は、図
１のフューズ１１を形成し、第２の配線層２２は第２の
配線１２を形成している。

【００１６】図３は、図２に示すフューズ周辺の回路の
平面パターンを示す。第２の配線層２２の上に第１の配
線層２１が形成されているが、第１の配線層２１と第２
の配線層２２の配線のパターンは上から見て重なってい
てもよいし、重なってなくても構わない。

【００１７】図４は、図１に示すフューズ回路を、メイ
ンワード線２分割方式及びアイソレーションフューズ方
式によって構成されるメモリ選択回路に適用した状態を
示す。

【００１８】図４の回路は、図１のフューズ周辺回路に
抵抗４４ａ、４４ｂ、インバータ１５を追加したもので
あり、抵抗４４ａの一端は、インバータ１３の入力端と
フューズ１１の一端との中点に接続されており、また抵
抗４４ａの他端は接地されている。インバータ１５の入
力端は第２の配線１２に接続されており、出力端はワー
ド線４３に接続されている。抵抗４４ｂの一端はインバ
ータ１５の入力端と第２の配線１２に接続されており、
その他端は接地されている。尚、図４のフューズ１１と
第２の配線１２は、図１のフューズ回路と同様に図２及
び図３に示すような構造で形成されている。次に、図４
を参照して、フューズ周辺の回路の動作について説明す
る。 （通常のデータ読み出し時）

【００１９】選択したい行のインバータ１４の入力端に
図示せぬローデコーダからロウレベルのワード線選択信
号が供給され、インバータ１４によって反転され、ハイ
レベルの信号がフューズ１１を介してインバータ１３に
供給される。インバータ１４からのハイレベルの信号
は、フューズ１１と第２の配線１２を介してインバータ
１５の入力端にも供給される。

【００２０】また、インバータ１３、１５は、このハイ
レベルの信号を反転し、ロウレベルの信号を出力する。
この結果、ワード線１３ａ、４３の電位がロウレベルと
なり、このワード線１３ａ、４３に接続されているメモ
リセルが選択される。 （欠陥行をスペアの行と交換する場合）

【００２１】メモリセルが不良になった場合、このメモ
リセルを選択するのに使用されているフューズを切断す
る。即ち、レーザ光線をフューズ１１に照射し、フュー
ズ１１をレーザカットする。すると、プルダウン抵抗４
４ａ、４４ｂによりインバータ１３、１５の入力端はロ
ウレベルに固定され、ワード線１３ａ、４３はハイレベ
ルの非選択状態に維持され、欠陥のあるメモリセルは選
択されない。

【００２２】尚、ディセーブルのフューズ１１をレーザ
カットする際、レーザ光線の照射量が必要な量よりも多
いと、図２に示す第１の配線層２１と同時に第２の配線
層２２もレーザカットされてしまう可能性がある。しか
し、図４に示す回路にはプルダウン抵抗４４ａ、４４ｂ
が接続されているので第２の配線層２２（図２）が切断
されても、インバータ１３、１５の入力端の電位はロウ
レベルを維持し、ワード線の電位はハイレベルとなり、
非選択状態に維持される。よって、欠陥のあるメモリセ
ルは選択されず、第２の配線層２２（図２）が切断され
ても、回路動作上、問題ない。

【００２３】また、上記実施例ではフューズ回路通過後
の信号を、フューズ回路をはさんで互いに逆である２つ
の方向に取り出す場合、第２の配線を絶縁層を介してフ
ューズ回路の下に通すので、信号線を迂回させる必要が
なく、図６に示す従来の回路と比べてパターン面積を小
さくできる。図７に示す従来の回路と比べてパターン面
積を小さくできると共に、レーザ光線によるカットの回
数が半分となり、レーザカットの歩留まりが上がる。

【００２４】

【発明の効果】上記構成により、この発明の半導体装置
は、パターン面積を増大させることなく、フューズ回路
通過後の信号を互いに逆方向に取り出すことができる。

【図面の簡単な説明】

【図１】この発明の一実施例に係るフューズ周辺の回路
を示す回路図。

【図２】図１に示すフューズ回路のパターン断面図。

【図３】図２に示すフューズ回路のパターン断面図。

【図４】図１に示すフューズ回路の適用例を示す図。

【図５】従来のフューズ回路を示す図。

【図６】従来のフューズ回路の適用例を示す図。

【図７】従来のフューズ回路の他の適用例を示す図。

【符号の説明】

１０…フューズ領域、１１…フューズ（第１の配線）、
１２…第２の配線、１３、１４…インバータ、１３ａ、
１４ａ…信号線、２０…コンタクト、２１…第１の配線
層、２２…第２の配線層、２３、２４…絶縁層。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 フューズとして用いる第１の配線と、前
   記第１の配線の下に形成される絶縁層と、 前記絶縁層の下に形成されることによって第１の配線と
   絶縁され、前記第１の配線と同電位である第２の配線と
   を具備することを特徴とする半導体装置。
2. 【請求項２】 フューズ領域においてフューズとして用
   いられる第１の配線層と、 前記第１の配線層の下に形成される絶縁層と、 前記絶縁層の下に形成され、前記第１の配線層と同一の
   信号が通される第２の配線層とを具備し、 前記第１の配線層と前記第２の配線層を介して、前記フ
   ューズ通過後の信号を互いに逆である２つの方向に取り
   出すことを特徴とする半導体装置。