JPH06104338A - メモリセルリペア用ヒューズ素子 - Google Patents
メモリセルリペア用ヒューズ素子Info
- Publication number
- JPH06104338A JPH06104338A JP25113192A JP25113192A JPH06104338A JP H06104338 A JPH06104338 A JP H06104338A JP 25113192 A JP25113192 A JP 25113192A JP 25113192 A JP25113192 A JP 25113192A JP H06104338 A JPH06104338 A JP H06104338A
- Authority
- JP
- Japan
- Prior art keywords
- fuse element
- fuse
- memory cell
- width
- repair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 冗長回路に用いられるメモリセルのリペア用
ヒューズ素子を提供する。 【構成】 メモリセル配列中にリペア用の予備ビットを
付加してなる冗長回路に用いられるヒューズ素子１の形
状を、その中央部の幅Ｗを両端部の幅Ｄよりも太くする
ことにより、レーザビームによる溶断による下地などの
損傷を抑制することを可能にするとともに、その認識を
容易に行えるようにする。
ヒューズ素子を提供する。 【構成】 メモリセル配列中にリペア用の予備ビットを
付加してなる冗長回路に用いられるヒューズ素子１の形
状を、その中央部の幅Ｗを両端部の幅Ｄよりも太くする
ことにより、レーザビームによる溶断による下地などの
損傷を抑制することを可能にするとともに、その認識を
容易に行えるようにする。
Description
【０００１】
【産業上の利用分野】本発明は、メモリセルリペア用ヒ
ューズ素子に関する。
ューズ素子に関する。
【０００２】
【従来の技術】近年、半導体装置の素子が微細化され、
１つの集積回路チップ中に含まれる素子数が巨大化する
につれて、一方で欠陥密度の水準も向上するものの、や
はり開発段階や量産の初期においては低い歩留りに終始
することが多い。こうした問題を解決する手段の１つと
して、冗長回路技術が提案され、実用化されてきた。
１つの集積回路チップ中に含まれる素子数が巨大化する
につれて、一方で欠陥密度の水準も向上するものの、や
はり開発段階や量産の初期においては低い歩留りに終始
することが多い。こうした問題を解決する手段の１つと
して、冗長回路技術が提案され、実用化されてきた。
【０００３】すなわち、この冗長回路技術は、メモリ配
列中に欠陥の行または列あるいはメモリセルが存在する
場合、予備ビットの行や列を何本か用意しておき、欠陥
部分に相当するアドレス信号が入ったとき、代わりに予
備ビットの行や列を選択することによって、欠陥を含み
ながらも良品として使用することができるようにしたも
のである。この予備ビットへの切換方法としては、プロ
グラミング回路の専有面積が小さいこと、レーザビーム
がトリミング装置として位置合わせが容易であることな
どの利点があることから、レーザによるヒューズ溶断方
式が多用されている（たとえば、「メモリリペア技術と
その装置（月刊 Semiconductor World,1989.7, P60-6
8）」参照）。
列中に欠陥の行または列あるいはメモリセルが存在する
場合、予備ビットの行や列を何本か用意しておき、欠陥
部分に相当するアドレス信号が入ったとき、代わりに予
備ビットの行や列を選択することによって、欠陥を含み
ながらも良品として使用することができるようにしたも
のである。この予備ビットへの切換方法としては、プロ
グラミング回路の専有面積が小さいこと、レーザビーム
がトリミング装置として位置合わせが容易であることな
どの利点があることから、レーザによるヒューズ溶断方
式が多用されている（たとえば、「メモリリペア技術と
その装置（月刊 Semiconductor World,1989.7, P60-6
8）」参照）。
【０００４】ところで、このようなレーザによるヒュー
ズ溶断方式において、ヒューズ素子としてはポリシリコ
ンが用いられる。このヒューズ素子の形状としては、た
とえば図４(a) に示すような平行な幅を有するヒューズ
素子１ａや、あるいは、図４(b) に示すような中央部が
細幅の形状をしたヒューズ素子１ｂ（たとえば、香山晋
編「超高速ＭＯＳデバイス（昭和61年２月，培風館発
行, P.331 ) 参照」）などが一般的である。また、ヒュ
ーズ溶断に用いられるレーザビームの波形・強度分布と
しては、図５(a) に示すようなガウス分布Ｇか、あるい
は図５(b) に示すような矩形分布Ｈが一般的である。
ズ溶断方式において、ヒューズ素子としてはポリシリコ
ンが用いられる。このヒューズ素子の形状としては、た
とえば図４(a) に示すような平行な幅を有するヒューズ
素子１ａや、あるいは、図４(b) に示すような中央部が
細幅の形状をしたヒューズ素子１ｂ（たとえば、香山晋
編「超高速ＭＯＳデバイス（昭和61年２月，培風館発
行, P.331 ) 参照」）などが一般的である。また、ヒュ
ーズ溶断に用いられるレーザビームの波形・強度分布と
しては、図５(a) に示すようなガウス分布Ｇか、あるい
は図５(b) に示すような矩形分布Ｈが一般的である。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
ような形状を有するヒューズ素子１ａあるいは１ｂに、
ガウス分布Ｇあるいは矩形分布Ｈを有するレーザビーム
を適用すると、ガウス分布Ｇの場合はレーザビームの照
射幅が狭過ぎるとヒューズ側面でのヒューズ残りが発生
して完全に溶断できないという問題があり、また矩形分
布Ｈの場合はレーザビームの照射幅が広過ぎるとヒュー
ズの下地を損傷するなどの欠点がある。
ような形状を有するヒューズ素子１ａあるいは１ｂに、
ガウス分布Ｇあるいは矩形分布Ｈを有するレーザビーム
を適用すると、ガウス分布Ｇの場合はレーザビームの照
射幅が狭過ぎるとヒューズ側面でのヒューズ残りが発生
して完全に溶断できないという問題があり、また矩形分
布Ｈの場合はレーザビームの照射幅が広過ぎるとヒュー
ズの下地を損傷するなどの欠点がある。
【０００６】さらに、従来の考え方の方向としては、
ヒューズ面積をできるだけ小さくしたいこと、ヒュー
ズ溶断にはレーザによる方式以外に電気的ヒューズ方式
があるが、これはヒューズ幅を一般配線に比べて狭く
し、ジュール発熱が集中するようにする必要があったこ
と、などの理由から前出図４(b) に示したヒューズ素子
１ｂのヒューズ幅をより細くする傾向にあるため、ヒュ
ーズ素子の形状を正確に認識することができずに、下地
を損傷するという問題がますます高まる恐れがあった。
ヒューズ面積をできるだけ小さくしたいこと、ヒュー
ズ溶断にはレーザによる方式以外に電気的ヒューズ方式
があるが、これはヒューズ幅を一般配線に比べて狭く
し、ジュール発熱が集中するようにする必要があったこ
と、などの理由から前出図４(b) に示したヒューズ素子
１ｂのヒューズ幅をより細くする傾向にあるため、ヒュ
ーズ素子の形状を正確に認識することができずに、下地
を損傷するという問題がますます高まる恐れがあった。
【０００７】本発明は、上記のような従来技術の有する
課題を解決したメモリセルリペア用ヒューズを提供する
ことを目的とする。
課題を解決したメモリセルリペア用ヒューズを提供する
ことを目的とする。
【０００８】
【課題を解決するための手段】本発明は、メモリセル配
列中にリペア用の予備ビットを付加してなる冗長回路に
用いられるヒューズ素子であって、その中央部の幅を両
端部よりも太い形状とされることを特徴とするメモリセ
ルリペア用ヒューズ素子である。
列中にリペア用の予備ビットを付加してなる冗長回路に
用いられるヒューズ素子であって、その中央部の幅を両
端部よりも太い形状とされることを特徴とするメモリセ
ルリペア用ヒューズ素子である。
【０００９】
【作 用】本発明によれば、冗長回路に用いるヒューズ
素子を中太の形状としたので、その認識が容易に行える
とともに、レーザビームによる溶断の際に下地などの損
傷を抑制することができる。
素子を中太の形状としたので、その認識が容易に行える
とともに、レーザビームによる溶断の際に下地などの損
傷を抑制することができる。
【００１０】
【実施例】以下に、本発明の実施例について図面を参照
して説明する。図１に示すように、本発明のヒューズ素
子１の形状は両端部の幅に比して中央部の幅が膨らん
だ、いわゆる中太の形状とされる。この中央部の幅Ｗ
は、溶断に用いるガウス分布のレーザビームＲの有効照
射半径ｒの√２倍以内、すなわちＷ≦√２ｒが望まし
く、具体的には、たとえばヒューズ素子１の両端部の幅
Ｄが２μm ，ｒが３μm に対して幅Ｗは４μm 程度が適
当とされる。
して説明する。図１に示すように、本発明のヒューズ素
子１の形状は両端部の幅に比して中央部の幅が膨らん
だ、いわゆる中太の形状とされる。この中央部の幅Ｗ
は、溶断に用いるガウス分布のレーザビームＲの有効照
射半径ｒの√２倍以内、すなわちＷ≦√２ｒが望まし
く、具体的には、たとえばヒューズ素子１の両端部の幅
Ｄが２μm ，ｒが３μm に対して幅Ｗは４μm 程度が適
当とされる。
【００１１】このように、本発明のヒューズ素子１の形
状を中太にすることにより、レーザビームの位置決めの
際に、ヒューズアライメントの認識を容易に行うことが
可能になる。すなわち、図２に示すヒューズ素子１の周
辺部Ｓを画像認識パターンとして登録しておくと、たと
えばレーザスキャンによって位置決めする場合は中太部
の両側の長手方向を点線Ｔに沿ってスキャンするように
すれば、容易に認識し得ることになる。
状を中太にすることにより、レーザビームの位置決めの
際に、ヒューズアライメントの認識を容易に行うことが
可能になる。すなわち、図２に示すヒューズ素子１の周
辺部Ｓを画像認識パターンとして登録しておくと、たと
えばレーザスキャンによって位置決めする場合は中太部
の両側の長手方向を点線Ｔに沿ってスキャンするように
すれば、容易に認識し得ることになる。
【００１２】図３は、ヒューズ素子１の両側にＳＯＧあ
るいはSiO2などで構成したヒューズ窓２，２を設けた例
を示したもので、このヒューズ窓２，２の周辺部Ｓ′を
登録しておき、その凸部の両側の長手方向を点線Ｔ′に
沿ってスキャンするようにして、認識することも可能で
ある。なお、このヒューズ窓２，２を設けることにより
ヒューズの下地を損傷することはない。
るいはSiO2などで構成したヒューズ窓２，２を設けた例
を示したもので、このヒューズ窓２，２の周辺部Ｓ′を
登録しておき、その凸部の両側の長手方向を点線Ｔ′に
沿ってスキャンするようにして、認識することも可能で
ある。なお、このヒューズ窓２，２を設けることにより
ヒューズの下地を損傷することはない。
【００１３】
【発明の効果】本発明によれば、冗長回路に用いるヒュ
ーズ素子を中太の形状としたので、その認識が容易に行
えるとともに、レーザビームによる溶断による下地など
の損傷を抑制することができるから、回路の信頼性の向
上に寄与する。
ーズ素子を中太の形状としたので、その認識が容易に行
えるとともに、レーザビームによる溶断による下地など
の損傷を抑制することができるから、回路の信頼性の向
上に寄与する。
【図１】本発明のヒューズ素子の形状の一例を示す平面
図である。
図である。
【図２】本発明のヒューズ素子の認識方法の一例を説明
する図である。
する図である。
【図３】本発明のヒューズ素子の認識方法の他の例を説
明する図である。
明する図である。
【図４】(a) ，(b) は従来のヒューズ素子の形状を例示
する平面図である。
する平面図である。
【図５】(a) ，(b) はヒューズ素子の溶断に用いるレー
ザビームの波形・強度分布を例示する特性図である。
ザビームの波形・強度分布を例示する特性図である。
１ ヒューズ素子 ２ ヒューズ窓
Claims (1)
- 【請求項１】 メモリセル配列中にリペア用の予備ビ
ットを付加してなる冗長回路に用いられるヒューズ素子
であって、その中央部の幅を両端部よりも太い形状とさ
れることを特徴とするメモリセルリペア用ヒューズ素
子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25113192A JPH06104338A (ja) | 1992-09-21 | 1992-09-21 | メモリセルリペア用ヒューズ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25113192A JPH06104338A (ja) | 1992-09-21 | 1992-09-21 | メモリセルリペア用ヒューズ素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06104338A true JPH06104338A (ja) | 1994-04-15 |
Family
ID=17218137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25113192A Pending JPH06104338A (ja) | 1992-09-21 | 1992-09-21 | メモリセルリペア用ヒューズ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06104338A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5872389A (en) * | 1996-01-29 | 1999-02-16 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a fuse layer |
| EP0969508A3 (en) * | 1998-06-30 | 2003-03-05 | Clear Logic, Inc. | Radiant-energy configurable fuse structure |
| US8552427B2 (en) | 2008-04-02 | 2013-10-08 | Hynix Semiconductor Inc. | Fuse part of semiconductor device and method of fabricating the same |
| US9754876B2 (en) | 2015-10-22 | 2017-09-05 | Lapis Semiconductor Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
-
1992
- 1992-09-21 JP JP25113192A patent/JPH06104338A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5872389A (en) * | 1996-01-29 | 1999-02-16 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a fuse layer |
| EP0969508A3 (en) * | 1998-06-30 | 2003-03-05 | Clear Logic, Inc. | Radiant-energy configurable fuse structure |
| US8552427B2 (en) | 2008-04-02 | 2013-10-08 | Hynix Semiconductor Inc. | Fuse part of semiconductor device and method of fabricating the same |
| US9754876B2 (en) | 2015-10-22 | 2017-09-05 | Lapis Semiconductor Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100333633B1 (ko) | 리페어용 퓨즈를 구비한 반도체 장치 및 퓨즈의 레이저트리밍 방법 | |
| US4984054A (en) | Electric fuse for a redundancy circuit | |
| JPH06104338A (ja) | メモリセルリペア用ヒューズ素子 | |
| JP2913768B2 (ja) | 半導体装置 | |
| TW410443B (en) | Semiconductor memory device | |
| US5355338A (en) | Redundancy circuit for semiconductor memory device | |
| US5763908A (en) | Semiconductor memory device having an interconnect structure which improves yield | |
| US7034378B2 (en) | Fuse structure used in an integrated circuit device | |
| US6861682B2 (en) | Laser link structure capable of preventing an upper crack and broadening an energy window of a laser beam, and fuse box using the same | |
| JP3239889B2 (ja) | リペア用ヒューズを備えた半導体装置およびそのレーザトリミング方法 | |
| JP2633306B2 (ja) | レーザ加工方法 | |
| KR101043841B1 (ko) | 반도체 메모리 장치의 퓨즈 | |
| US8445989B2 (en) | Semiconductor device | |
| JPS61241943A (ja) | 半導体集積回路装置用ヒユ−ズの溶断方法 | |
| JPS6288338A (ja) | 半導体記憶装置 | |
| JPH06244285A (ja) | 半導体装置 | |
| KR100611396B1 (ko) | 반도체 소자의 퓨즈 | |
| JPH10340960A (ja) | 半導体装置および混成半導体装置並びに半導体装置の製造方法 | |
| KR101060714B1 (ko) | 반도체 소자의 퓨즈 및 그 형성 방법 | |
| JP2002368090A (ja) | ヒューズを有する半導体装置 | |
| KR20100002673A (ko) | 반도체 소자의 퓨즈 및 그 형성 방법 | |
| JPS6091654A (ja) | 半導体装置におけるレ−ザトリム用ヒユ−ズ | |
| JP2002270692A (ja) | 半導体装置 | |
| KR101051181B1 (ko) | 반도체 소자의 퓨즈 | |
| JPH0612970A (ja) | 半導体装置 |