JPH06131275A - 警報処理回路 - Google Patents
警報処理回路Info
- Publication number
- JPH06131275A JPH06131275A JP4282620A JP28262092A JPH06131275A JP H06131275 A JPH06131275 A JP H06131275A JP 4282620 A JP4282620 A JP 4282620A JP 28262092 A JP28262092 A JP 28262092A JP H06131275 A JPH06131275 A JP H06131275A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- state
- warning
- cpu
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 26
- 239000000284 extract Substances 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract 1
- 238000005070 sampling Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000008054 signal transmission Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】
【目的】ＣＰＵが起動する際に、主信号より抜き取られ
た状態信号の入力をアドレスとして、その状態信号の組
み合わせに対応する警報信号を出力するようにメモリ回
路に書き込むことによって、警報処理を外部のメモリ回
路で行い、ＣＰＵの処理上の負担を軽減する。 【構成】状態抜き取り回路１０によって主信号ａより抜
き取られた状態信号ｂは、ＣＰＵ２０からの設定信号ｃ
であるアドレスとなり、この対応するアドレスに警報信
号を書き込むメモリ回路３０と、読み出された警報信号
ｄの出力を主信号ｅに多重化する警報多重回路４０と、
警報内容を表示する表示回路５０とから構成される。
た状態信号の入力をアドレスとして、その状態信号の組
み合わせに対応する警報信号を出力するようにメモリ回
路に書き込むことによって、警報処理を外部のメモリ回
路で行い、ＣＰＵの処理上の負担を軽減する。 【構成】状態抜き取り回路１０によって主信号ａより抜
き取られた状態信号ｂは、ＣＰＵ２０からの設定信号ｃ
であるアドレスとなり、この対応するアドレスに警報信
号を書き込むメモリ回路３０と、読み出された警報信号
ｄの出力を主信号ｅに多重化する警報多重回路４０と、
警報内容を表示する表示回路５０とから構成される。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタルデータ通信
における状態情報をメモリに記憶し、この状態情報に対
応して警報信号を出力する警報処理回路に関する。
における状態情報をメモリに記憶し、この状態情報に対
応して警報信号を出力する警報処理回路に関する。
【０００２】
【従来の技術】一般にディジタルデータ通信において
は、回線の接続や装置の動作が正常であるかを判定し、
異常時には迅速に異常箇所を判別して修理などの対応を
する必要がある。まず状態情報として回線の接続や装置
の動作が正常かを判定するためには、信号が正しく伝え
られているかの情報や各回路の動作状態の情報、他の装
置から信号に多重されて送られてきた状態情報を入力し
て処理を行った後に、対応する警報信号を用いる。この
警報信号によって信号を制御すると共に警報を表示し、
他の装置への警報情報として信号に多重する。
は、回線の接続や装置の動作が正常であるかを判定し、
異常時には迅速に異常箇所を判別して修理などの対応を
する必要がある。まず状態情報として回線の接続や装置
の動作が正常かを判定するためには、信号が正しく伝え
られているかの情報や各回路の動作状態の情報、他の装
置から信号に多重されて送られてきた状態情報を入力し
て処理を行った後に、対応する警報信号を用いる。この
警報信号によって信号を制御すると共に警報を表示し、
他の装置への警報情報として信号に多重する。
【０００３】従来、この種の警報処理回路は、処理内容
が小規模なものは図２（ａ）のようなハードロックの処
理回路を用い、処理内容が大規模なものや処理が複雑な
ものは図２（ｂ）のようにＣＰＵを用いることによって
警報の抑圧や合成などを行っていた。
が小規模なものは図２（ａ）のようなハードロックの処
理回路を用い、処理内容が大規模なものや処理が複雑な
ものは図２（ｂ）のようにＣＰＵを用いることによって
警報の抑圧や合成などを行っていた。
【０００４】
【発明が解決しようとする課題】上述した従来の警報処
理回路は、ＣＰＵによる警報処理の場合に、ＣＰＵが警
報処理以外に信号処理なども行っている場合には、警報
処理の規模が大きくなるとＣＰＵの負担が大きくなり、
さらに状態信号の伝送速度が速くなると、ＣＰＵの処理
速度が追いつかなくなるので、処理内容が制限されてし
まう等の欠点がある。
理回路は、ＣＰＵによる警報処理の場合に、ＣＰＵが警
報処理以外に信号処理なども行っている場合には、警報
処理の規模が大きくなるとＣＰＵの負担が大きくなり、
さらに状態信号の伝送速度が速くなると、ＣＰＵの処理
速度が追いつかなくなるので、処理内容が制限されてし
まう等の欠点がある。
【０００５】
【課題を解決するための手段】本発明の警報処理回路
は、主信号から警報に関連する状態信号を抽出する状態
抜取り回路と、この状態信号をアドレスとして対応する
アドレスに警報信号を書き込む制御を行うＣＰＵと、こ
のＣＰＵからの書き込み信号により指定アドレスに警報
信号を記憶し、前記ＣＰＵからのアドレス対応の読み出
し信号により警報信号を出力するメモリ回路とを有す
る。
は、主信号から警報に関連する状態信号を抽出する状態
抜取り回路と、この状態信号をアドレスとして対応する
アドレスに警報信号を書き込む制御を行うＣＰＵと、こ
のＣＰＵからの書き込み信号により指定アドレスに警報
信号を記憶し、前記ＣＰＵからのアドレス対応の読み出
し信号により警報信号を出力するメモリ回路とを有す
る。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例の警報処理回路の全体の構
成図、図２は本実施例のＣＰＵとメモリ回路の信号授受
ならびにメモリ回路のアドレスと記憶データの関係図、
図３は複数メモリの応用例の構成図である。
る。図１は本発明の一実施例の警報処理回路の全体の構
成図、図２は本実施例のＣＰＵとメモリ回路の信号授受
ならびにメモリ回路のアドレスと記憶データの関係図、
図３は複数メモリの応用例の構成図である。
【０００７】まず、図１において状態抜取り回路１０は
他の装置で主信号ａに多重された状態信号から警報関連
の状態情報を抜き取る。複数の状態信号ｂをメモリ回路
３０のアドレスにそれぞれ入力する。メモリ回路３０に
はＣＰＵ起動時にＣＰＵ２０からの設定信号ｃによっ
て、入力される状態信号の組み合わせに対応する警報信
号の組み合わせが記憶されている。ここで状態信号は後
述するように読み込まれるアドレスになり、指定アドレ
スに警報データが書き込まれる。状態信号ｂが入力され
ることにより対応する警報信号ｄが出力される。警報信
号ｄは警報多重回路４０によって主信号ｅに多重される
か、またはＬＥＤなどの警報表示回路５０によって表示
される。
他の装置で主信号ａに多重された状態信号から警報関連
の状態情報を抜き取る。複数の状態信号ｂをメモリ回路
３０のアドレスにそれぞれ入力する。メモリ回路３０に
はＣＰＵ起動時にＣＰＵ２０からの設定信号ｃによっ
て、入力される状態信号の組み合わせに対応する警報信
号の組み合わせが記憶されている。ここで状態信号は後
述するように読み込まれるアドレスになり、指定アドレ
スに警報データが書き込まれる。状態信号ｂが入力され
ることにより対応する警報信号ｄが出力される。警報信
号ｄは警報多重回路４０によって主信号ｅに多重される
か、またはＬＥＤなどの警報表示回路５０によって表示
される。
【０００８】次にＣＰＵ２０とメモリ回路３０との間の
信号授受の具体例を説明する。図２（ａ）に示すよう
に、ＣＰＵ２０に１００１０１１１という状態信号を入
力すると１０１１１１という警報信号が出力されるとす
ると、図２（ｂ）に示すようにメモリ回路３０のアドレ
スとして状態信号の１００１０１１１を使用して対応す
るアドレスから警報信号の１０１１１１をＣＰＵ２０に
読み出す。しかし、ＲＡＭなどのメモリ回路のアドレス
や出力の数には限りがあり、ＣＰＵで処理するような複
雑な警報処理は一つのメモリ回路では処理できない。そ
こで図３のように複数のメモリ回路３０Ａ，３０Ｂ，３
０Ｃを組み合わせて、例えば、メモリ回路３０Ａの出力
を他のメモリ回路３０Ｂに対する情報信号として用いる
ことにより解決できる。
信号授受の具体例を説明する。図２（ａ）に示すよう
に、ＣＰＵ２０に１００１０１１１という状態信号を入
力すると１０１１１１という警報信号が出力されるとす
ると、図２（ｂ）に示すようにメモリ回路３０のアドレ
スとして状態信号の１００１０１１１を使用して対応す
るアドレスから警報信号の１０１１１１をＣＰＵ２０に
読み出す。しかし、ＲＡＭなどのメモリ回路のアドレス
や出力の数には限りがあり、ＣＰＵで処理するような複
雑な警報処理は一つのメモリ回路では処理できない。そ
こで図３のように複数のメモリ回路３０Ａ，３０Ｂ，３
０Ｃを組み合わせて、例えば、メモリ回路３０Ａの出力
を他のメモリ回路３０Ｂに対する情報信号として用いる
ことにより解決できる。
【０００９】
【発明の効果】以上説明したように本発明は、状態信号
をアドレスとして使用し、対応する警報信号を読み出す
ことにより、警報処理がＣＰＵの外部回路であるメモリ
回路で処理されるので、ＣＰＵ自体の負担が軽減される
効果がある。
をアドレスとして使用し、対応する警報信号を読み出す
ことにより、警報処理がＣＰＵの外部回路であるメモリ
回路で処理されるので、ＣＰＵ自体の負担が軽減される
効果がある。
【図１】本発明の一実施例の構成図である。
【図２】本実施例のＣＰＵとメモリ回路との信号授受の
説明図である。
説明図である。
【図３】本実施例のメモリ回路の応用例の構成図であ
る。
る。
【図４】従来の警報処理回路の構成図である。
１０ 状態抜き取り回路 ２０ ＣＰＵ ３０，３０Ａ〜３０Ｃ メモリ回路 ４０ 警報多重回路 ５０ 警報表示回路
Claims (2)
- 【請求項１】 主信号から警報に関連する状態信号を抽
出する状態抜取り回路と、この状態信号をアドレスとし
て対応するアドレスに警報信号を書き込む制御を行うＣ
ＰＵと、このＣＰＵからの書き込み信号により指定アド
レスに警報信号を記憶し、前記ＣＰＵからのアドレス対
応の読み出し信号により警報信号を出力するメモリ回路
とを有することを特徴とする警報処理回路。 - 【請求項２】 前記メモリ回路が複数メモリで構成さ
れ、前記複数メモリ中のいずれかのメモリの出力情報が
他のメモリのアドレス情報として入力されて対応する警
報信号を出力し、複数個の状態信号の組み合わせに対応
する警報信号を出力することを特徴とする請求項１記載
の警報処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4282620A JPH06131275A (ja) | 1992-10-21 | 1992-10-21 | 警報処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4282620A JPH06131275A (ja) | 1992-10-21 | 1992-10-21 | 警報処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06131275A true JPH06131275A (ja) | 1994-05-13 |
Family
ID=17654896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4282620A Pending JPH06131275A (ja) | 1992-10-21 | 1992-10-21 | 警報処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06131275A (ja) |
-
1992
- 1992-10-21 JP JP4282620A patent/JPH06131275A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2790034B2 (ja) | 非運用系メモリ更新方式 | |
| US4167041A (en) | Status reporting | |
| KR960018880A (ko) | 배경 모드에서 투명 동작을 갖는 데이타 처리기 및 그 방법 | |
| KR0152726B1 (ko) | 다중 시스템에서 액티브/스탠바이 방식의 이중화 및 절체를 위한 시스템 및 방법 | |
| US4777484A (en) | Display control device | |
| US5333259A (en) | Graphic information processing system having a RISC CPU for displaying information in a window | |
| JPH05327825A (ja) | 警報処理回路 | |
| JPH06202715A (ja) | 状態変化検知記録回路 | |
| JPH06119250A (ja) | メモリ情報保護回路及びメモリ情報保護方法 | |
| JP2731461B2 (ja) | 端末制御方法及び端末装置 | |
| JPH083078Y2 (ja) | デジタル多重化装置におけるａｉｓ送出回路 | |
| JPH03147164A (ja) | 情報処理装置 | |
| JPH0553923A (ja) | 主記憶装置制御回路 | |
| JPH022198B2 (ja) | ||
| JPH1027085A (ja) | 表示装置 | |
| JPH0421123A (ja) | Ｆｉｆｏレジスタ | |
| JPS62274964A (ja) | ボタン電話機 | |
| KR970012165A (ko) | 중앙 처리 장치 신호 상태의 모니터링 장치 | |
| JPS60221842A (ja) | 論理装置の故障診断回路 | |
| KR980007342A (ko) | 전전자 교환기의 프로세서와 타임 슬롯 스위치간 이중화 알람 통신 장치 | |
| JPS62115189A (ja) | Ｃｒｔ制御器 | |
| JPS63157399A (ja) | 記憶装置 | |
| JPS62145939A (ja) | 障害情報送出装置 | |
| JPS60100297A (ja) | 感知ル−プ表示器 | |
| JPS5860785A (ja) | 表示情報選択装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981110 |