JPH0613232A - 負荷駆動回路の異常検出装置 - Google Patents
負荷駆動回路の異常検出装置Info
- Publication number
- JPH0613232A JPH0613232A JP4167758A JP16775892A JPH0613232A JP H0613232 A JPH0613232 A JP H0613232A JP 4167758 A JP4167758 A JP 4167758A JP 16775892 A JP16775892 A JP 16775892A JP H0613232 A JPH0613232 A JP H0613232A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- drive circuit
- terminal
- turned
- load drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Stepping Motors (AREA)
Abstract
(57)【要約】
【目的】部品点数を削減してコストを低減する。
【構成】ＣＰＵ１からトランジスタTr1 のベースに入力
されたハイレベルの信号によりトランジスタTr3 がオン
し、ロータリソレノイド１に通電される。そして保護回
路としてのダイオードＤ1 のアノード電圧をモニタし、
端子ｐが地絡した時のローレベルを検出して保護回路の
動作を検出する。
されたハイレベルの信号によりトランジスタTr3 がオン
し、ロータリソレノイド１に通電される。そして保護回
路としてのダイオードＤ1 のアノード電圧をモニタし、
端子ｐが地絡した時のローレベルを検出して保護回路の
動作を検出する。
Description
【０００１】
【産業上の利用分野】本発明は負荷駆動回路の異常検出
装置に関する。
装置に関する。
【０００２】
【従来の技術】例えば自動車のアクティブサスペンショ
ン等に、近年、ロータリーソレノイドを制御用アクチュ
エータとして使用しているものがある（特願平３−３４
６０７７号）。図３において、かかるロータリーソレノ
イド１には夫々負荷駆動回路２ａ〜２ｃが例えばハーネ
ス等を介して接続され、このロータリーソレノイド１を
２相−３相励磁するようにしている。
ン等に、近年、ロータリーソレノイドを制御用アクチュ
エータとして使用しているものがある（特願平３−３４
６０７７号）。図３において、かかるロータリーソレノ
イド１には夫々負荷駆動回路２ａ〜２ｃが例えばハーネ
ス等を介して接続され、このロータリーソレノイド１を
２相−３相励磁するようにしている。
【０００３】また、ロータリーソレノイド１の各負荷駆
動回路２を示す図４において、ＮＰＮトランジスタT
r3 、ＰＮＰトランジスタTr4 とが電圧ＶB の電源とア
ース間に直列接続し、その接続点にロータリーソレノイ
ド１が負荷として接続することによりプッシュ・プル駆
動回路が構成されている。プッシュ・プル駆動回路によ
りロータリーソレノイド１の通電方向が双方向になるよ
うに制御される。トランジスタTr1 、Tr2 は夫々ＣＰＵ
３のポートＰ1 、Ｐ2 からハイレベル信号「Ｈ」、また
はローレベル信号「Ｌ」を入力し、夫々ＮＰＮトランジ
スタTr3 、ＰＮＰトランジスタTr4 を駆動制御する。
動回路２を示す図４において、ＮＰＮトランジスタT
r3 、ＰＮＰトランジスタTr4 とが電圧ＶB の電源とア
ース間に直列接続し、その接続点にロータリーソレノイ
ド１が負荷として接続することによりプッシュ・プル駆
動回路が構成されている。プッシュ・プル駆動回路によ
りロータリーソレノイド１の通電方向が双方向になるよ
うに制御される。トランジスタTr1 、Tr2 は夫々ＣＰＵ
３のポートＰ1 、Ｐ2 からハイレベル信号「Ｈ」、また
はローレベル信号「Ｌ」を入力し、夫々ＮＰＮトランジ
スタTr3 、ＰＮＰトランジスタTr4 を駆動制御する。
【０００４】かかる負荷駆動回路２では、例えばロータ
リーソレノイド１を接続しているハーネスが地絡したま
ま上流側トランジスタTr3 をオンさせると過電流によっ
てトランジスタTr3 が焼損するおそれがあるので、負荷
駆動回路２において、地絡時には上流側トランジスタTr
3 をオフさせるように保護回路を設けるのが一般的であ
り、その保護回路としてのダイオードＤ1 を、端子ｐを
カソード側にして、端子ｐとトランジスタTr1 のベース
間に接続させている。このダイオードＤ1 により、ハー
ネス地絡して端子ｐの端子電圧Ｖp がトランジスタTr1
のベース電圧よりも低下した時には、トランジスタT
r1 、Tr3 がオフしてプッシュ・プル駆動回路を保護す
る。
リーソレノイド１を接続しているハーネスが地絡したま
ま上流側トランジスタTr3 をオンさせると過電流によっ
てトランジスタTr3 が焼損するおそれがあるので、負荷
駆動回路２において、地絡時には上流側トランジスタTr
3 をオフさせるように保護回路を設けるのが一般的であ
り、その保護回路としてのダイオードＤ1 を、端子ｐを
カソード側にして、端子ｐとトランジスタTr1 のベース
間に接続させている。このダイオードＤ1 により、ハー
ネス地絡して端子ｐの端子電圧Ｖp がトランジスタTr1
のベース電圧よりも低下した時には、トランジスタT
r1 、Tr3 がオフしてプッシュ・プル駆動回路を保護す
る。
【０００５】またハーネス地絡時、ロータリーソレノイ
ド１の本来の動作が不能となるため、ドライバにその状
態を警告する必要があり、そのため従来の負荷駆動回路
２では、上記保護回路とは別に端子ｐの端子電圧Ｖp を
モニタするための異常検出装置を設けている。異常検出
装置は端子モニタ回路４とＣＰＵ３とからなり、端子モ
ニタ回路４において、ダイオードＤ2 はロータリーソレ
ノイド１の逆起電力による電圧を阻止してＰＮＰトラン
ジスタTr5 を保護するダイオードであり耐圧の高いもの
である。またトランジスタTr5 のコレクタ、アース間に
は抵抗Ｒ6 が接続し、抵抗Ｒ6 の端子電圧がＣＰＵ３の
ポートＰ3 に入力される。そしてＣＰＵ３には図５の異
常判定表が備えられており、この異常判定表に基づいて
端子ｐの地絡が検出される。
ド１の本来の動作が不能となるため、ドライバにその状
態を警告する必要があり、そのため従来の負荷駆動回路
２では、上記保護回路とは別に端子ｐの端子電圧Ｖp を
モニタするための異常検出装置を設けている。異常検出
装置は端子モニタ回路４とＣＰＵ３とからなり、端子モ
ニタ回路４において、ダイオードＤ2 はロータリーソレ
ノイド１の逆起電力による電圧を阻止してＰＮＰトラン
ジスタTr5 を保護するダイオードであり耐圧の高いもの
である。またトランジスタTr5 のコレクタ、アース間に
は抵抗Ｒ6 が接続し、抵抗Ｒ6 の端子電圧がＣＰＵ３の
ポートＰ3 に入力される。そしてＣＰＵ３には図５の異
常判定表が備えられており、この異常判定表に基づいて
端子ｐの地絡が検出される。
【０００６】次に異常検出動作を説明する。端子ｐが正
常であり、ポートＰ1 、Ｐ2 から共にハイレベル信号
「Ｈ」が出力された時、トランジスタTr1 、Tr2 は夫々
オン、オフし、トランジスタTr3 、Tr 4 がオン、オフし
て端子ｐの端子電圧Ｖp は「Ｈ」となり、ＣＰＵ３のポ
ートＰ 3 の信号レベルは「Ｌ」となる。またポート
Ｐ1 、Ｐ2 から共にローレベル信号「Ｌ」を出力した時
トランジスタTr1 Tr2 が夫々オフ、オンしてトランジス
タTr 3 、Tr4 がオフ、オンして端子電圧Ｖp は「Ｌ」と
なりＣＰＵ３のポートＰ3 の信号レベルは「Ｈ」とな
る。
常であり、ポートＰ1 、Ｐ2 から共にハイレベル信号
「Ｈ」が出力された時、トランジスタTr1 、Tr2 は夫々
オン、オフし、トランジスタTr3 、Tr 4 がオン、オフし
て端子ｐの端子電圧Ｖp は「Ｈ」となり、ＣＰＵ３のポ
ートＰ 3 の信号レベルは「Ｌ」となる。またポート
Ｐ1 、Ｐ2 から共にローレベル信号「Ｌ」を出力した時
トランジスタTr1 Tr2 が夫々オフ、オンしてトランジス
タTr 3 、Tr4 がオフ、オンして端子電圧Ｖp は「Ｌ」と
なりＣＰＵ３のポートＰ3 の信号レベルは「Ｈ」とな
る。
【０００７】したがって上流側トランジスタTr3 をオン
させた時、ＣＰＵ３のポートＰ3 の信号レベルがモード
11に対応し、下流側トランジスタTr4 をオンさせた時、
ポートＰ3 の信号レベルがモード12に対応することによ
り端子ｐが地絡していないと判定される。またＣＰＵ３
のポートＰ1 から上流側トランジスタTr3 をオンさせる
信号「Ｈ」が出力されているにもかかわらずポートＰ3
の信号レベルが図５のモード13のように「Ｈ」である場
合には、例えば負荷駆動回路２とロータリーソレノイド
１とを接続しているハーネス等が地絡していると判定さ
れる。
させた時、ＣＰＵ３のポートＰ3 の信号レベルがモード
11に対応し、下流側トランジスタTr4 をオンさせた時、
ポートＰ3 の信号レベルがモード12に対応することによ
り端子ｐが地絡していないと判定される。またＣＰＵ３
のポートＰ1 から上流側トランジスタTr3 をオンさせる
信号「Ｈ」が出力されているにもかかわらずポートＰ3
の信号レベルが図５のモード13のように「Ｈ」である場
合には、例えば負荷駆動回路２とロータリーソレノイド
１とを接続しているハーネス等が地絡していると判定さ
れる。
【０００８】
【発明が解決しようとする課題】ところで、従来の負荷
駆動回路の異常検出装置では、ロータリーソレノイド１
への出力端子ｐの端子電圧Ｖp を直接モニタするためロ
ータリーソレノイド１の逆起電力による電圧等にも耐え
る強固な端子モニタ回路４が必要であり、端子モニタ回
路４を構成する部品のコストを低減することが出来なか
った。
駆動回路の異常検出装置では、ロータリーソレノイド１
への出力端子ｐの端子電圧Ｖp を直接モニタするためロ
ータリーソレノイド１の逆起電力による電圧等にも耐え
る強固な端子モニタ回路４が必要であり、端子モニタ回
路４を構成する部品のコストを低減することが出来なか
った。
【０００９】本発明ではこのような従来の課題に鑑みて
なされたもので、部品点数を削減してコストを低減する
ことが可能な負荷駆動回路の異常検出装置を提供するこ
とを目的とする。
なされたもので、部品点数を削減してコストを低減する
ことが可能な負荷駆動回路の異常検出装置を提供するこ
とを目的とする。
【００１０】
【課題を解決するための手段】このため本発明は、入力
されるハイレベルの制御信号に基づいてハイレベルの駆
動信号で負荷を駆動する負荷駆動回路であって、該負荷
駆動回路の制御信号入力側から負荷側にのみ導通する整
流手段を有する前記負荷駆動回路の保護回路を備えた負
荷駆動回路において、前記整流手段の導通の有無を検出
する異常検出手段を備えるようにした。
されるハイレベルの制御信号に基づいてハイレベルの駆
動信号で負荷を駆動する負荷駆動回路であって、該負荷
駆動回路の制御信号入力側から負荷側にのみ導通する整
流手段を有する前記負荷駆動回路の保護回路を備えた負
荷駆動回路において、前記整流手段の導通の有無を検出
する異常検出手段を備えるようにした。
【００１１】
【作用】上記の構成によれば、保護回路が動作した時、
整流手段が導通する。整流手段が導通したことが異常検
出手段により検出され、負荷駆動回路の異常が検出され
る。したがって、異常検出手段の構成が簡易なのでコス
トを低減することが可能となる。
整流手段が導通する。整流手段が導通したことが異常検
出手段により検出され、負荷駆動回路の異常が検出され
る。したがって、異常検出手段の構成が簡易なのでコス
トを低減することが可能となる。
【００１２】
【実施例】以下、本発明の一実施例を図１及び２に基づ
いて説明する。尚、図３〜５と同一要素のものについて
は同一符号を付して説明は省略する。本実施例を示す図
１において、従来のような端子モニタ回路を削減し、整
流手段としてのダイオードＤ1 のアノードの信号レベル
をＣＰＵ３のポートＰ3 に入力する。またＣＰＵ３は異
常検出手段に相当し、ＣＰＵ３には図２に示す異常判定
表が備えられている。
いて説明する。尚、図３〜５と同一要素のものについて
は同一符号を付して説明は省略する。本実施例を示す図
１において、従来のような端子モニタ回路を削減し、整
流手段としてのダイオードＤ1 のアノードの信号レベル
をＣＰＵ３のポートＰ3 に入力する。またＣＰＵ３は異
常検出手段に相当し、ＣＰＵ３には図２に示す異常判定
表が備えられている。
【００１３】次に動作を説明する。上流側トランジスタ
Tr3 がオンしている時、端子ｐが地絡していなければ、
端子ｐの端子電圧Ｖp はポートＰ1 の信号レベルよりも
高いので、ダイオードＤ1は導通しない。したがってト
ランジスタTr1 のベース電位は「Ｈ」レベルとなり、こ
の信号レベルはＣＰＵ３のポートＰ3 に入力される。そ
してポートＰ3 の信号レベルが図２の異常判定表と比較
され、モード１に対応するので保護回路は動作していな
いと判定される。
Tr3 がオンしている時、端子ｐが地絡していなければ、
端子ｐの端子電圧Ｖp はポートＰ1 の信号レベルよりも
高いので、ダイオードＤ1は導通しない。したがってト
ランジスタTr1 のベース電位は「Ｈ」レベルとなり、こ
の信号レベルはＣＰＵ３のポートＰ3 に入力される。そ
してポートＰ3 の信号レベルが図２の異常判定表と比較
され、モード１に対応するので保護回路は動作していな
いと判定される。
【００１４】図１において点線で示すように端子ｐが地
絡した状態で上流側トランジスタTr 3 がオンした場合、
端子電圧Ｖp は接地電位となるので、ダイオードＤ1 が
導通してトランジスタTr1 のベース電位が０Ｖとなり、
トランジスタTr1 、Tr3 がオフして過電流によるトラン
ジスタTr3 の焼損が防止される。一方、このベース電位
はポートＰ3 にも入力され、ポートＰ3 の信号レベルが
端子ｐの地絡時のモード２と対応するので、ダイオード
Ｄ1 が導通して保護回路が動作していると判定され点線
で示すように端子ｐの地絡が検出される。
絡した状態で上流側トランジスタTr 3 がオンした場合、
端子電圧Ｖp は接地電位となるので、ダイオードＤ1 が
導通してトランジスタTr1 のベース電位が０Ｖとなり、
トランジスタTr1 、Tr3 がオフして過電流によるトラン
ジスタTr3 の焼損が防止される。一方、このベース電位
はポートＰ3 にも入力され、ポートＰ3 の信号レベルが
端子ｐの地絡時のモード２と対応するので、ダイオード
Ｄ1 が導通して保護回路が動作していると判定され点線
で示すように端子ｐの地絡が検出される。
【００１５】かかる構成によれば、ロータリーソレノイ
ド１の端子電圧を直接モニタせずに、端子ｐが地絡した
時に保護回路としてのダイオードＤ1 が導通してトラン
ジスタTr1 のベース電圧を０Ｖになったことを検出する
ことにより、負荷駆動回路２の異常を検出出来るので、
従来の端子モニタ回路を削減することが出来、コストを
低減することが出来る。
ド１の端子電圧を直接モニタせずに、端子ｐが地絡した
時に保護回路としてのダイオードＤ1 が導通してトラン
ジスタTr1 のベース電圧を０Ｖになったことを検出する
ことにより、負荷駆動回路２の異常を検出出来るので、
従来の端子モニタ回路を削減することが出来、コストを
低減することが出来る。
【００１６】
【発明の効果】以上説明したように本発明によれば、整
流手段の導通の有無を検出して異常を検出することによ
り、回路構成が簡易になりコストを低減することが出来
る。
流手段の導通の有無を検出して異常を検出することによ
り、回路構成が簡易になりコストを低減することが出来
る。
【図１】本発明の一実施例を示す回路図。
【図２】図１の異常判定表を示す図。
【図３】ロータリーソレノイドの回路図。
【図４】従来の回路図。
【図５】図４の異常判定表を示す図。
１ ロータリーソレノイド ２ａ〜２ｃ 負荷駆動回路 ３ ＣＰＵ Ｄ1 ダイオード
Claims (1)
- 【請求項１】入力されるハイレベルの制御信号に基づい
てハイレベルの駆動信号で負荷を駆動する負荷駆動回路
であって、該負荷駆動回路の制御信号入力側から負荷側
にのみ導通する整流手段を有する前記負荷駆動回路の保
護回路を備えた負荷駆動回路において、 前記整流手段の導通の有無を検出する異常検出手段を備
えたことを特徴とする負荷駆動回路の異常検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4167758A JPH0613232A (ja) | 1992-06-25 | 1992-06-25 | 負荷駆動回路の異常検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4167758A JPH0613232A (ja) | 1992-06-25 | 1992-06-25 | 負荷駆動回路の異常検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0613232A true JPH0613232A (ja) | 1994-01-21 |
Family
ID=15855550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4167758A Pending JPH0613232A (ja) | 1992-06-25 | 1992-06-25 | 負荷駆動回路の異常検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0613232A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014068966A1 (ja) * | 2012-10-31 | 2014-05-08 | パナソニック株式会社 | 電源装置及びそれを用いた車両用照明装置 |
-
1992
- 1992-06-25 JP JP4167758A patent/JPH0613232A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014068966A1 (ja) * | 2012-10-31 | 2014-05-08 | パナソニック株式会社 | 電源装置及びそれを用いた車両用照明装置 |
| JP2014093786A (ja) * | 2012-10-31 | 2014-05-19 | Panasonic Corp | 電源装置及び該電源装置を用いた車両用照明装置 |
| US9376056B2 (en) | 2012-10-31 | 2016-06-28 | Panasonic Intellectual Property Management Co., Ltd. | Power supply device and illumination device for vehicle using same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0942129A (ja) | 内燃機関の点火装置 | |
| JP2007010563A (ja) | 誘導性負荷の異常検出装置 | |
| JP2003308123A (ja) | 電源保護回路 | |
| JPH0613232A (ja) | 負荷駆動回路の異常検出装置 | |
| US7130169B2 (en) | Short circuit protection for a power isolation device and associated diode | |
| JP3574599B2 (ja) | 入力過電圧制限機能を備えた突入電流防止回路 | |
| JP3221334B2 (ja) | 誘導性負荷の短絡検出装置 | |
| JPH09182463A (ja) | 電圧形インバータのアーム短絡検出装置 | |
| JP2008118812A (ja) | 車両用オルタネータの制御装置 | |
| JP3365808B2 (ja) | モータ駆動制御回路、モータ駆動制御回路を備えた装置、及びモータ駆動制御方法 | |
| JPH0513696A (ja) | 信号伝達回路 | |
| JPH0142054Y2 (ja) | ||
| JP3627481B2 (ja) | インターフェイス回路 | |
| JP3295833B2 (ja) | 電源冗長システム | |
| JP3289815B2 (ja) | 断線検出装置 | |
| JPH0898594A (ja) | 過電流保護装置 | |
| JP2571745Y2 (ja) | 負荷駆動回路の保護回路 | |
| JPH0588430B2 (ja) | ||
| JPH1199938A (ja) | 定電流制御装置 | |
| JPS6146214Y2 (ja) | ||
| JPH11332087A (ja) | モータの異常検出装置 | |
| JPH0739063A (ja) | 過電流保護装置 | |
| JPS6192032A (ja) | トランジスタスイツチング回路 | |
| JPH05244722A (ja) | Ｄｃ電源保護回路 | |
| JPH05146048A (ja) | 負荷駆動回路 |