JPH06132780A

JPH06132780A - デジタル信号の周波数変換方法、及び変換回路

Info

Publication number: JPH06132780A
Application number: JP4278398A
Authority: JP
Inventors: Hiroshi Doi; 博土肥
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1992-10-16
Filing date: 1992-10-16
Publication date: 1994-05-13

Abstract

(57)【要約】【目的】各タップの出力信号に掛ける係数列の順序を
逆にした係数列を選択することによりＤＤ変換に必要な
掛け算回路に与える係数の格納容量を削減する。【構成】入力信号１５３をラッチ回路１５４でｍ＊ｆ
ｃクロック１５０でラッチし、１〜（Ｎ−１）クロック
遅延信号を得る。各遅延信号にＲＯＭ１６２から係数列
を供給し補間演算がなされるが、切り換えタイミング発
生回路１６４から出力する切り換えタイミング信号に同
期して、適時切り換えスイッチ１６３により切り換え
る。補間演算出力はレベルシフト回路１５７で適切なレ
ベルに補正され、間引きｍ＊ｆｃクロックラッチ回路１
５８内で与えられるタイミングで間引きを行った間引き
ｍ＊ｆｃクロックでラッチを行い、間引きｍ＊ｆｃラッ
チ出力を形成する。間引きｍ＊ｆｃ出力をＲＡＭ１６０
に取り込み、ｍ＊ｆｃクロック１５９のタイミングで読
み出し、出力信号１６１を形成しｍ＊ｆｃ→ｎ＊ｆｃの
ＤＤ変換が完了する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デジタル信号の周波数
変換方法、及び変換回路に関するものである。

【０００２】

【従来の技術】デジタル信号処理回路を用いた装置の開
発が盛んになり、機器間の互換性を容易にするデジタル
信号の周波数変換（以下ＤＤ変換と呼ぶ）技術が必要不
可欠になってきている。

【０００３】ＤＤ変換の基本的考え方についてはいくつ
かの文献（「画像のデジタル信号処理」吹抜敬彦著
等）、特願平３−３４６１１１号で説明されているので
ここでは詳細な説明を省略する。

【０００４】図２〜図４はＤＤ変換フィルターのタップ
数を７タップに設定したときの周波数変換比率４ｆｃ→
３ｆｃ（ｆｃは単位周波数）のＤＤ変換の考え方を示す
ものである。図２はＤＤ変換の特性を表わすオーバーサ
ンプリングフィルター（すなわちｆｓ（サンプリング周
波数）＝１２ｆｃ、帯域（１／２）＊（３ｆｃ）、タッ
プ数３＊７タップのローパスフィルター）の周波数特性
の一例を示すものである。図３は本フィルターのインパ
ルス応答であり、ｓ₀，ｓ₁……、はインパルス応答の各
係数を示す。図４は図３のインパルス応答をＤＤ変換時
の信号補間にあてはめた補間形式を示すものであり、１
０は変換前の信号形式、１１は変換後の信号形成を示す
ものである。１２は原信号ｇ（ｔ）、１３はサンプリン
グデーター（ｆｓ＝４ｆｃ）ｇ（０），ｇ（１），…
…、１４はＤＤ変換後のサンプリングデーター（ｆｓ＝
３ｆｃ）ｆ（１），ｆ（２），……、１５は再生信号ｆ
（ｔ）である。また、１６で示す点線は、図２で示した
インパルス応答のサンプリングデーター１３への重み付
けの度合を明らかにするためのものである。

【０００５】図４の３ｆｃサンプルの信号に変換された
サンプルポイントｆ（１），ｆ（２）に着目すると（数
１）である。

【０００６】

【数１】

【０００７】この結果からも分かるように、４ｆｃ→３
ｆｃのＤＤ変換において３ｆｃサンプルのデーターは、
４ｆｃサンプルのデーターにオーバーサンプリングフィ
ルターのインパルス応答の係数列から３飛ばしに選択し
た係数を順番に掛けてゆき、それらをすべて加算して再
現している。

【０００８】この関係をｍ＊ｆｃ→ｎ＊ｆｃ、タップ数
ＮのＤＤ変換にあてはめると、オーバーサンプリングフ
ィルター（すなわちｆｓ＝ｍ＊ｎ＊ｆｃタップ数ｎ＊
Ｎタップのローパスフィルター）のインパルス応答の係
数列を（数２）とし、その係数列を（表１）のようにｎ
飛ばしにグループ化すれば、与えられた係数グループの
いずれかをｍ＊ｆｃサンプルの信号のクロックタイミン
グに対して選択してフィルター処理を施していることに
相当している。

【０００９】

【数２】

【００１０】

【表１】

【００１１】では次に、ｍ＊ｆｃサンプルの信号のクロ
ックタイミングに対して（表１）のごとく配列された係
数グループのいずれのグループが選択されるのかを考え
てみる。

【００１２】まずｎ，Ｎがともに奇数の場合を考える。
ここでは、７ｆｃ→５ｆｃのＤＤ変換を例に取り説明を
行う。今、ｎ＝５でありＮ＝３とすると、この時オーバ
ーサンプリングフィルターのタップ数は（数３）であ
る。

【００１３】

【数３】

【００１４】図５は７ｆｃ→５ｆｃ、Ｎ＝３のＤＤ変換
を行うためのオーバーサンプリングフィルター（すなわ
ちｆｓ＝３５ｆｃ、帯域２．５ｆｃ、タップ数１５タッ
プのローパスフィルター）の特性の一例、図６は本フィ
ルターのインパルス応答を示したものである。ＤＤ変換
フィルターの補間演算の係数は図５で示すオーバーサン
プリングフィルターのインパルス応答を５飛ばしにして
グループ化するので（数４）と表せる。

【００１５】

【数４】

【００１６】図７は７ｆｃ→５ｆｃ、Ｎ＝３のＤＤ変換
のタイミングと上記オーバーサンプリングフィルターに
よる補間演算の値を示したものである、３０は７ｆｃの
サンプルタイミング、３１は変換された５ｆｃのサンプ
ルタイミングである。これを（数４）の補間演算の係数
グループの現れる順序に照らし合わせてみると（数５）
となる。

【００１７】

【数５】

【００１８】ここで［ヌケ］は補間処理を行わないタイ
ミングを示している。これらの係数グループの登場順序
は、（数５）のＧ［２］、すなわちオーバーサンプリン
グフィルターのインパルス応答のセンター値の属するグ
ループから開始して２つ飛ばしに選択し、Ｇ［４］を越
える時、上に戻って繰り返し、その際［ヌケ］を一つ介
する、という規則性を持っている。これをｍ＊ｆｃ→ｎ
＊ｆｃのＤＤ変換方式に当てはめると、ｎ，Ｎがともに
奇数の場合、ｆｓ＝ｎ＊ｍ＊ｆｃ、タップ数ｎ＊Ｎタッ
プのオーバーサンプリングフィルターのインパルス応答
をｎ飛ばしにグループ化した係数グループを作り、その
並びをＧ［０］，Ｇ［１］，……，Ｇ［ｎ−１］とした
時にＧ［（ｎ−１）／２］から開始して（ｍ−ｎ）飛ば
しに選択し、Ｇ［ｎ−１］を越える時、上に戻って繰り
返し、その際［ヌケ］を一つ介する、という規則性を持
っていると言える。この関係を、オーバーサンプリング
フィルターのインパルス応答をｎ飛ばしにグループ化し
た係数グループをＧ［ｋ］＝ｓ_k，ｓ_k+n，……，ｓ
_k+n*(N-1)］（ｋ＝０，１，……，ｎ−１）、整数ｉを
ｊで割った剰余系を_iＪ_j、基準タイミングからのｍ＊ｆ
ｃのクロックの数を１（１＝０，１，……）という記号
条件のもとで数式で表すと、選択される係数グループは
（数６）であり、（数７）の時、補間処理を行わずクロ
ックを飛ばし、その時の信号を無効にする、という形で
表せる。

【００１９】

【数６】

【００２０】

【数７】

【００２１】次にｎが奇数でＮが偶数の場合を考える。
ここでも、７ｆｃ→５ｆｃのＤＤ変換を例に取り説明を
行う。今、ｎ＝５でありＮ＝２とすると、この時オーバ
ーサンプリングフィルターのタップ数は（数８）であ
る。

【００２２】

【数８】

【００２３】図８は７ｆｃ→５ｆｃ、Ｎ＝２のＤＤ変換
を行うためのオーバーサンプリングフィルター（すなわ
ちｆｓ＝３５ｆｃ、帯域２．５ｆｃ、タップ数１１タッ
プのローパスフィルター）の特性の一例、図９は本フィ
ルターのインパルス応答を示したものである。ＤＤ変換
フィルターの補間演算の係数は図８で示すオーバーサン
プリングフィルターのインパルス応答を５飛ばしにして
グループ化するので（数９）と表せる。

【００２４】

【数９】

【００２５】図１０は７ｆｃ→５ｆｃ、Ｎ＝２のＤＤ変
換のタイミングと上記オーバーサンプリングフィルター
による補間演算の値を示したものであり、３２は７ｆｃ
のサンプルタイミング、３３は変換された５ｆｃのサン
プルタイミングである。これを（数９）の補間演算の係
数グループの現れる順序に照らし合わせてみると（数１
０）となる。

【００２６】

【数１０】

【００２７】これらの係数グループの登場順序は、（数
１０）のＧ［０］、すなわちオーバーサンプリングフィ
ルターのインパルス応答のセンター値の属するグループ
から開始して２つ飛ばしに選択し、Ｇ［４］を越える
時、上に戻って繰り返し、その際［ヌケ］を一つ介す
る、という規則性を持っている。これをｍ＊ｆｃ→ｎ＊
ｆｃのＤＤ変換方式に当てはめると、ｎが奇数でＮが偶
数の場合、ｆｓ＝ｎ＊ｍ＊ｆｃ、タップ数ｎ＊Ｎ＋１タ
ップのオーバーサンプリングフィルターのインパルス応
答をｎ飛ばしにグループ化した係数グループを作り、そ
の並びをＧ［０］，Ｇ［１］，……，Ｇ［ｎ−１］とし
た時にＧ［０］から開始して（ｍ−ｎ）飛ばしに選択
し、Ｇ［ｎ−１］を越える時、上に戻って繰り返し、そ
の際［ヌケ］を一つ介する、という規則性を持っている
と言える。この関係を先の記号条件を用いて数式で表す
と、選択される係数グループは（数１１）であり、（数
１２）の時、補間処理を行わずクロックを飛ばし、その
時の信号を無効にする、という形で表せる。

【００２８】

【数１１】

【００２９】

【数１２】

【００３０】次にｎ，Ｎがともに偶数の場合を考える。
ここでは、７ｆｃ→４ｆｃのＤＤ変換を例に取り説明を
行う。今、ｎ＝４でありＮ＝２とすると、この時オーバ
ーサンプリングフィルターのタップ数は（数１３）であ
る。

【００３１】

【数１３】

【００３２】図１１は７ｆｃ→４ｆｃ、Ｎ＝２のＤＤ変
換を行うためのオーバーサンプリングフィルター（すな
わちｆｓ＝２８ｆｃ、帯域２．０ｆｃ、タップ数９タッ
プのローパスフィルター）の特性の一例、図１２は本フ
ィルターのインパルス応答を示したものである。ＤＤ変
換フィルターの補間演算の係数は図１１で示すオーバー
サンプリングフィルターのインパルス応答を４飛ばしに
してグループ化するので（数１４）と表せる。

【００３３】

【数１４】

【００３４】図１３は７ｆｃ→４ｆｃ、Ｎ＝２のＤＤ変
換のタイミングと上記オーバーサンプリングフィルター
による補間演算の値を示したものであり、３４は７ｆｃ
のサンプルタイミング、３５は変換された４ｆｃのサン
プルタイミングである。これを（数１４）の補間演算の
係数グループの現れる順序に照らし合わせてみると（数
１５）となる。

【００３５】

【数１５】

【００３６】これらの係数グループの登場順序は、（数
１４）のＧ［０］、すなわちオーバーサンプリングフィ
ルターのインパルス応答のセンター値の属するグループ
から開始して３つ飛ばしに選択し、Ｇ［３］を越える
時、上に戻って繰り返し、その際［ヌケ］を一つ介す
る、という規則性を持っている。これをｍ＊ｆｃ→ｎ＊
ｆｃのＤＤ変換方式に当てはめると、ｎ，Ｎがともに偶
数の場合、ｆｓ＝ｎ＊ｍ＊ｆｃ、タップ数ｎ＊Ｎ＋１タ
ップのオーバーサンプリングフィルターのインパルス応
答をｎ飛ばしにグループ化した係数グループを作り、そ
の並びをＧ［０］，Ｇ［１］，……，Ｇ［ｎ−１］とし
た時にＧ［０］から開始して（ｍ−ｎ）飛ばしに選択
し、Ｇ［ｎ−１］を越える時、上に戻って繰り返し、そ
の際［ヌケ］を一つ介する、という規則性を持っている
と言える。この関係は先に示したｎが奇数でＮが偶数の
場合と同一である。従ってこの関係を数式で表すと、
（数１１），（数１２）の式がそのまま適応できる。

【００３７】次にｎが偶数でＮが奇数の場合を考える。
ここでも、７ｆｃ→４ｆｃのＤＤ変換を例に取り説明を
行う。今、ｎ＝４でありＮ＝３とすると、この時オーバ
ーサンプリングフィルターのタップ数は（数１６）であ
る。

【００３８】

【数１６】

【００３９】図１４は７ｆｃ→４ｆｃ、Ｎ＝３のＤＤ変
換を行うためのオーバーサンプリングフィルター（すな
わちｆｓ＝２８ｆｃ、帯域２．０ｆｃ、タップ数１３タ
ップのローパスフィルター）の特性の一例、図１５は本
フィルターのインパルス応答を示したものである。ＤＤ
変換フィルターの補間演算の係数は図１４で示すオーバ
ーサンプリングフィルターのインパルス応答を５飛ばし
にしてグループ化するので（数１７）と表せる。

【００４０】

【数１７】

【００４１】図１６は７ｆｃ→５ｆｃ、Ｎ＝３のＤＤ変
換のタイミングと上記オーバーサンプリングフィルター
による補間演算の値を示したものであり、３６は７ｆｃ
のサンプルタイミング、３７は変換された５ｆｃのサン
プルタイミングである。これを（数１７）の補間演算の
係数グループの現れる順序に照らし合わせてみると（数
１８）となる。

【００４２】

【数１８】

【００４３】これらの係数グループの登場順序は、（数
１７）のＧ［２］、すなわちオーバーサンプリングフィ
ルターのインパルス応答のセンター値の属するグループ
から開始して３つ飛ばしに選択し、Ｇ［３］を越える
時、上に戻って繰り返し、その際［ヌケ］を一つ介す
る、という規則性を持っている。これをｍ＊ｆｃ→ｎ＊
ｆｃのＤＤ変換方式に当てはめると、ｎが偶数でＮが奇
数の場合、ｆｓ＝ｎ＊ｍ＊ｆｃ、タップ数ｎ＊Ｎ＋１タ
ップのオーバーサンプリングフィルターのインパルス応
答をｎ飛ばしにグループ化した係数グループを作り、そ
の並びをＧ［０］，Ｇ［１］，……，Ｇ［ｎ−１］とし
た時にＧ［ｎ／２］から開始して（ｍ−ｎ）飛ばしに選
択し、Ｇ［ｎ−１］を越える時、上に戻って繰り返し、
その際［ヌケ］を一つ介する、という規則性を持ってい
ると言える。この関係を先の記号条件を用いて数式で表
すと、選択される係数グループは（数１９）であり、
（数２０）の時、補間処理を行わずクロックを飛ばし、
その時の信号を無効にする、という形で表せる。

【００４４】

【数１９】

【００４５】

【数２０】

【００４６】図１７は従来のｍ＊ｆｃ→ｎ＊ｆｃのＤＤ
変換回路の構成の一例を示すものである。図１７で５０
はｍ＊ｆｃクロック、５１は間引きｍ＊ｆｃクロック発
生回路、５２は間引きｍ＊ｆｃクロック、５３はｆｓ＝
ｍ＊ｆｃの入力信号、５４はタップ数Ｎタップのラッチ
回路、５５は掛け算回路、５６は加算回路、５７はレベ
ルシフト回路、５８は間引きｍ＊ｆｃクロックラッチ回
路、５９はｎ＊ｆｃクロック、６０は間引きｍ＊ｆｃク
ロックラッチ回路４８から出力する信号を一時格納する
ＲＡＭ、６１は出力信号、６２は補間係数を格納してい
るＲＯＭである。

【００４７】図１８は、図１７で示したＤＤ変換回路の
信号処理形式を示したものである。図１８で、７０はｍ
＊ｆｃクロック（図１７ａ）、７１は入力信号（図１７
ｂ）、７２は１クロック遅延信号（図１７ｃ）、７３は
２クロック遅延信号（図１７ｄ）、７４は（Ｎ−１）ク
ロック遅延信号（図１７ｅ）、７５は補間演算、７６は
レベルシフトした後の補間演算出力信号（図１７ｇ）、
７７は間引きｍ＊ｆｃクロック（図１７ｈ）、７８は間
引き４ｆｃラッチ出力（図１７ｉ）、７９はｎ＊ｆｃク
ロック（図１７ｊ）、７０は出力信号（図１７ｋ）であ
る。

【００４８】入力信号５３（図１８７１）をラッチ回
路５４でｍ＊ｆｃクロック５０（図１８７０）でラッ
チし、１〜（Ｎ−１）クロック遅延信号（図１８７２
〜７４）を得る。各遅延信号にＲＯＭ６２から（数
６），（数１１），（数１９）で与えられる係数を供給
し補間演算がなされる。補間演算出力はレベルシフト回
路５７で適切なレベルに補正され（図１８７６）、間
引きｍ＊ｆｃクロックラッチ回路５８内で（数７），
（数１２），（数２０）で与えられるタイミングで間引
きを行った間引きｍ＊ｆｃクロック（図１８７７）で
ラッチを行い、間引きｍ＊ｆｃラッチ出力（図１８７
８）を形成する。間引きｍ＊ｆｃ出力をＲＡＭ６０に取
り込み、ｍ＊ｆｃクロック５９（図１８７９）のタイ
ミングで読み出し、出力信号６１（図１８８０）を形
成しｍ＊ｆｃ→ｎ＊ｆｃのＤＤ変換が完了する。

【００４９】図１９は間引きｍ＊ｆｃクロック発生回路
の構成の一例を示すものである。図１９で９０はｍ＊ｆ
ｃクロック、９１はカウンター、９２はオーバーフロー
値設定部、９３は初期値設定部、９４はオーバーフロー
キャリー信号、９５はＡＮＤ回路、９６は間引きｍ＊ｆ
ｃクロックである。カウンター９１は初期値設定部９３
から与えられる初期値からｍ＊ｆｃクロック９０のクロ
ック数を数え始め、オーバーフロー値設定部９２で与え
られるオーバーフロー値を越えた場合オーバーフローキ
ャリー信号９４を発生する。ＡＮＤ回路９５でオーバー
フローキャリー信号９４とｍ＊ｆｃクロック９０のＡＮ
Ｄを取ることで間引きｍ＊ｆｃクロックを形成する。Ｄ
Ｄ変換の変換比率、ＤＤ変換フィルターのタップ数によ
りオーバーフロー値、初期値が設定される。

【００５０】

【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、各タップに与える係数グループの数はｎ
個必要であり、変換比率が複雑でｎが非常に大きい場合
は係数を格納するメモリーの容量が大きくなり、ハード
ウェア構成上の問題点となる。

【００５１】本発明は上記問題点を解決するものであっ
て、順序を逆にした係数列を適時選択することにより、
ＤＤ変換に必要な掛け算回路に与える係数の格納容量を
削減するデジタル信号の周波数変換方法及び変換回路を
提供することを目的とする。

【００５２】

【課題を解決するための手段】上記課題を解決するため
に本発明では、タップ数ＮからなるＦＩＲ型デジタルフ
ィルターの構成をとり、各タップの出力信号に所定の係
数を掛ける演算回路を用いてサンプリング周波数ｍ＊ｆ
ｃの信号をサンプリング周波数ｎ＊ｆｃ（ｆｃは単位ク
ロック周波数、ｍ，ｎは互いに素な自然数）の信号に変
換するデジタル信号の周波数変換方法であって、ｎ，Ｎ
がそれぞれ奇数の場合、クロック周波数ｍ＊ｎ＊ｆｃ、
タップ数ｎ＊Ｎタップのローパスフィルターのインパル
ス応答をｓ₀，ｓ₁，……，Ｓ_(n*N-1)、インパルス応答
をｎ飛ばしにしてグループ化した係数列をＧ［ｋ］＝
［ｓ_k，ｓ_k+n，……，ｓ_k+n*(N-1)］（ｋ＝０，１，…
…，ｎ−１）、係数列を順序を逆に並べ替えた係数列を
Ｇ^-1［Ｋ］＝［ｓ_k+n*(N-1)，……，ｓ_k+n，ｓ_k］（ｋ
＝０，１，……，ｎ−１）、整数ｉをｊで割った剰余系
を_iＪ_j、基準タイミングからのｍ＊ｆｃのクロックの数
を１（１＝０，１，……）とした時、各タップの出力信
号にＧ［_{(((n-1)/2)+1*(m-n))}Ｊ_n］なる係数を掛けるデジタル信号の周波数変換方法であっ
て、前記各タップの出力信号に掛ける係数を_{(((n-1)/2)+1*(m-n))} Ｊ_n＞（ｎ＋１）２の時Ｇ^-1［_{(((n-1)/2)-1*(m-n))}Ｊ_n］に切り換えることを特徴とするデジタル信号の周波数変
換方法を提案する。。

【００５３】さらに、Ｎが偶数の場合、クロック周波数
ｍ＊ｎ＊ｆｃ、タップ数ｎ＊Ｎ＋１タップのローパスフ
ィルターのインパルス応答をｓ₀，ｓ₁，……，
Ｓ_(n*N)、インパルス応答をｎ飛ばしにしてグループ化
した係数列をＧ［ｋ］＝［ｓ_k，ｓ_k+n，……，ｓ
_k+n*(N-1)］（ｋ＝０，１，……，ｎ−１）、係数列を
順序を逆に並べ替えた係数列をＧ^-1［Ｋ］＝［ｓ
_k+n*(N-1)，……，ｓ_k+n，ｓ_k］（ｋ＝０，１，……，
ｎ−１）、整数ｉをｊで割った剰余系を_iＪ_j、基準タイ
ミングからのｍ＊ｆｃのクロックの数を１（１＝０，
１，……）とした時、各タップの出力信号に、Ｇ［_(1*(m-n))Ｊ_n］なる係数を掛けるデジタル信号の周波数変換方法であっ
て、各タップの出力信号に掛ける係数を_(1*(m-n)) Ｊ_n＞ｎ／２の時Ｇ^-1［_-(1*(m-n))Ｊ_n］に切り換えることを特徴とするデジタル信号の周波数変
換方法を提案する。

【００５４】さらに、ｎが偶数、Ｎが奇数の場合、クロ
ック周波数ｍ＊ｎ＊ｆｃ、タップ数ｎ＊Ｎ＋１タップの
ローパスフィルターのインパルス応答をｓ₀，ｓ₁，…
…，ｓ _(n*N)、インパルス応答をｎ飛ばしにしてグルー
プ化した係数列をＧ［ｋ］＝［ｓ_k，ｓ_k+n，……，ｓ
_k+n*(N-1)］（ｋ＝０，１，……，ｎ−１）、係数列を
順序を逆に並べ替えた係数列をＧ^-1［Ｋ］＝［ｓ
_k+n*(N-1)，……，ｓ_k+n，ｓ_k］（ｋ＝０，１，……，
ｎ−１）、整数ｉをｊで割った剰余系を_iＪ_j、基準タイ
ミングからのｍ＊ｆｃのクロックの数を１（１＝０，
１，……）とした時、各タップの出力信号に、Ｇ［_{((n/2)+1*(m-n))}Ｊ_n］なる係数を掛けるデジタル信号の周波数変換方法であっ
て、各タップの出力信号に掛ける係数を_{((n/2)+1*(m-n))} Ｊ_n＞ｎ／２の時Ｇ^-1［_{((n/2)-1*(m-n))}Ｊ_n］に切り換えることを特徴とするデジタル信号の周波数変
換方法を提案する。

【００５５】さらに、タップ数ＮからなるＦＩＲ型デジ
タルフィルターの構成をとり、各タップの出力信号に所
定の係数を掛ける演算回路を用いてサンプリング周波数
ｍ＊ｆｃの信号をサンプリング周波数ｎ＊ｆｃ（ｆｃは
単位クロック周波数、ｍ，ｎは互いに素な自然数）の信
号に変換するデジタル信号の周波数変換回路であって、
周波数ｍ＊ｆｃの第１のクロックをｍ回に（ｍ−ｎ）回
間引く間引きｍ＊ｆｃクロック形成手段と、サンプリン
グ周波数ｍ＊ｆｃの第１のデジタル信号を第１のクロッ
クでＮタップラッチする第１のラッチ手段と、第１のラ
ッチ手段の各単位ラッチ出力に任意の係数を掛ける掛け
算手段と、掛け算手段の出力を加算する加算手段と、加
算手段の出力を間引きｍ＊ｆｃクロックでラッチする第
２のラッチ手段と、第２のラッチ出力を一時格納し、か
つ周波数ｎ＊ｆｃの第２のクロックのタイミングで格納
データーを読み出すメモリー手段と、掛け算手段に係数
を供給する係数列供給手段からなり、ｎ，Ｎがそれぞれ
奇数の場合、前記係数列供給手段は掛け算手段に、Ｇ［_{(((n-1)/2)+1*(m-n))}Ｊ_n］なる係数列を供給し、かつ間引きｍ＊ｆｃクロック形成
手段は、_{(((n-1)/2)+(1+1)*(m-n))} Ｊ_n＜_{(((n-1)/2)+1*(m-n))}Ｊ_n の時、ｍ＊ｆｃクロックからクロックを間引くデジタル
信号の周波数変換回路であって、デジタル信号の周波数
変換回路は係数列、Ｇ［_{(((n-1)/2)-1*(m-n))}Ｊ_n］の列順序を反転させ係数列、Ｇ^-1［_{(((n-1)/2)-1*(m-n))}Ｊ_n］を形成する反転手段と、_{(((n-1)/2)+1*(m-n))} Ｊ_n＞（ｎ＋１）／２の時、係数
列Ｇ［_{(((n-1)/2)+1*(m-n))}Ｊ_n］を係数列Ｇ^-1［_{(((n-1)/2)-1*(m-n))}Ｊ_n］に切り換える切り換え手段を有することを特徴とするデ
ジタル信号の周波数変換回路を提案する。

【００５６】さらに、Ｎが偶数の場合、係数列供給手段
は掛け算手段に、Ｇ［_(1*(m-n))Ｊ_n］なる係数列を供給し、かつ間引きｍ＊ｆｃクロック形成
手段は、_{((1+1)*(m-n))} Ｊ_n＜_(1*(m-n))Ｊ_n の時、ｍ＊ｆｃクロックからクロックを間引くデジタル
信号の周波数変換回路であって、デジタル信号の周波数
変換回路は係数列Ｇ［_-(1*(m-n))Ｊ_n］の列順序を反転させ係数列Ｇ^-1［_-(1*(m-n))Ｊ_n］を形成する反転手段と、_(1*(m-n)) Ｊ_n＞ｎ／２の時、係数列Ｇ［_(1*(m-n))Ｊ_n］を係数列Ｇ^-1［_-(1*(m-n))Ｊ_n］に切り換える切り換え手段を有することを特徴とするデ
ジタル信号の周波数変換回路を提案する。

【００５７】さらに、ｎが偶数、Ｎが奇数の場合、係数
列供給手段は掛け算手段に、Ｇ［_{((n/2)+1*(m-n))}Ｊ_n］なる係数列を供給し、かつ間引きｍ＊ｆｃクロック形成
手段は、_{((n/2)+(1+1)*(m-n))} Ｊ_n＜_{((n/2)+1*(m-n))}Ｊ_n の時、ｍ＊ｆｃクロックからクロックを間引くデジタル
信号の周波数変換回路であって、デジタル信号の周波数
変換回路は係数列Ｇ［_{((n/2)-1*(m-n))}Ｊ_n］の列順序を反転させ係数列、Ｇ^-1［_{((n/2)-1*(m-n))}Ｊ_n］を形成する反転手段と、_{((n/2)+1*(m-n))} Ｊ_n＞ｎ／２の時、係数列Ｇ［_{((n/2)+1*(m-n))}Ｊ_n］を係数列Ｇ^-1［_{((n/2)-1*(m-n))}Ｊ_n］に切り換える切り換え手段を有することを特徴とするも
のである。

【００５８】

【作用】上記構成により、各タップの出力信号に掛ける
係数列の順序を逆にした係数列を選択することができ
る。

【００５９】

【実施例】以下に、本発明のＤＤの変換の変換方法の一
実施例について説明を行う。

【００６０】従来例に示した、ＤＤ変換フィルターのタ
ップ数を７タップに設定したときの周波数変換比率４ｆ
ｃ→３ｆｃ（ｆｃは単位周波数）のＤＤ変換の場合、図
３のオーバーサンプリングフィルターのインパルス応答
に着目すると、その係数の値はｔ＝０を中心にして対称
になっている。すなわちｔ＝−１０Ｔにおける係数ｓ ₀
とｔ＝１０Ｔにおける係数ｓ₂₀は同一の値であり、同様
に、ｓ₁＝ｓ₁₉，ｓ₂＝ｓ₁₈，……，ｓ₉＝ｓ₁₁である。
この関係を例えばＤＤ変換後のサンプリングデーターの
ポイントｆ（２）に適用すると（数２１）のように変更
できる。

【００６１】

【数２１】

【００６２】この関係は、サンプリングデーターｆ
（１）の形成（数２２）の時用いられた係数列（数２
３）の順序を逆にした係数列（数２４）をｆ（２）形成
の時運用していることに相当している。

【００６３】

【数２２】

【００６４】

【数２３】

【００６５】

【数２４】

【００６６】この関係をｍ＊ｆｃ→ｎ＊ｆｃ、タップ数
ＮのＤＤ変換について対応させ、そのオーバーサンプリ
ングフィルターのインパルス応答を従来例（表１）のご
とくグループ化した時のある係数列Ｇ［ｋ］（数２５）
に対しＧ［ｋ］の係数の順序を逆にした係数列をＧ
^-1［ｋ］（数２６）とした時、この係数列はＧ［（ｎ−
１）−ｋ］（数２７）に等しい事に相当する。

【００６７】

【数２５】

【００６８】

【数２６】

【００６９】

【数２７】

【００７０】上述の事象は、ＤＤ変換を行うために準備
しておかねばならない（メモリーに格納しておかねばな
らない）係数の個数を約半分にできる事を意味してい
る。従来、ｍ＊ｆｃ→ｎ＊ｆｃ、タップ数ＮのＤＤ変換
に対し（表１）のごとくグループ化した場合、格納して
おかねばならない係数列の数はＧ［０］〜Ｇ［ｎ−１］
のｎグループであった。本発明のＤＤ変換の変換方法で
は、ｎが奇数の場合Ｇ［（ｎ＋１）／２］より後の係数
グループを削除し、格納する係数列の数をＧ［０］〜Ｇ
［（ｎ＋１）／２］の（（ｎ＋１）／２＋１）グループ
にする。また、ｎが偶数の場合Ｇ［ｎ／２］より後の係
数グループを削除し、格納する係数列の数をＧ［０］〜
Ｇ［ｎ／２］の（ｎ／２＋１）グループにする。選択す
る係数グループは、ｎ，Ｎがともに奇数の場合、（数２
８）であるが、削除した係数列が選択される場合、格納
されている係数列を（数２７）の関係を利用して変型し
充足する。すなわち（数３１）の時（数２８）を（数３
２）に切り換えて削除した係数列を充足する。同様に、
ｎが奇数でＮが偶数の場合、（数３３）の時（数２９）
を（数３４）に、ｎが偶数の場合、（数３５）の時（数
３０）を（数３６）に切り換える。

【００７１】

【数２８】

【００７２】

【数２９】

【００７３】

【数３０】

【００７４】

【数３１】

【００７５】

【数３２】

【００７６】

【数３３】

【００７７】

【数３４】

【００７８】

【数３５】

【００７９】

【数３６】

【００８０】次に、本発明のＤＤ変換回路の一例につい
て説明を行う。図１は本発明のｍ＊ｆｃ→ｎ＊ｆｃＤＤ
変換回路の概略を表したものである。図１で１５０はｍ
＊ｆｃクロック、１５１は間引きｍ＊ｆｃクロック発生
回路、１５２は間引きｍ＊ｆｃクロック、１５３はｆｓ
＝ｍ＊ｆｃの入力信号、１５４はタップ数Ｎタップのラ
ッチ回路、１５５は掛け算回路、１５６は加算回路、１
５７はレベルシフト回路、１５８は間引きｍ＊ｆｃクロ
ックラッチ回路、１５９はｎ＊ｆｃクロック、１６０は
間引きｍ＊ｆｃクロックラッチ回路１５８から出力する
信号を一時格納するＲＡＭ、１６１は出力信号、１６２
は補間係数を格納しているＲＯＭ、１６３はＲＯＭ１６
２から出力するデーターを切り換える切り換えスイッ
チ、１６４は切り換えスイッチ１６３の切り換えタイミ
ングを指示する切り換えタイミング信号発生回路、１６
５は切り換えタイミング信号である。

【００８１】入力信号１５３をラッチ回路１５４でｍ＊
ｆｃクロック１５０でラッチし、１〜（Ｎ−１）クロッ
ク遅延信号を得る。各遅延信号にＲＯＭ１６２から係数
列を供給し補間演算がなされる。ここで、供給する係数
列は、ｎ，Ｎがともに奇数の場合、（数３１）の時（数
２８）を（数３２）に、ｎが奇数でＮが偶数の場合、
（数３３）の時（数２９）を（数３４）に、ｎが偶数の
場合、（数３５）の時（数３０）を（数３６）に切り換
えて削除した係数列を充足するのであるが、本回路では
切り換えタイミング信号発生回路１６４から出力する切
り換えタイミング信号１６５に同期して切り換えスイッ
チ１６３で係数列の順序を全く逆にすることで行ってい
る。補間演算出力はレベルシフト回路１５７で適切なレ
ベルに補正され、間引きｍ＊ｆｃクロックラッチ回路１
５８内で（数７），（数１２），（数２０）で与えられ
るタイミングで間引きを行った間引きｍ＊ｆｃクロック
でラッチを行い、間引きｍ＊ｆｃラッチ出力を形成す
る。間引きｍ＊ｆｃ出力をＲＡＭ１６０に取り込み、ｍ
＊ｆｃクロック１５９のタイミングで読み出し、出力信
号１６１を形成しｍ＊ｆｃ→ｎ＊ｆｃのＤＤ変換が完了
する。

【００８２】

【発明の効果】以上のように本発明によれば、従来格納
しておかねばならない係数列の数はｎグループであった
が、ｎが奇数の場合（（ｎ＋１）／２＋１）グループ
に、ｎが偶数の場合（ｎ／２＋１）グループとメモリー
容量を削減したＤＤ変換回路の構築がなされ、その効果
は大なるものである。

【図面の簡単な説明】

【図１】本発明の一実施例におけるＤＤ変換回路の回路
図

【図２】従来における特性図

【図３】従来における特性図

【図４】従来における特性図

【図５】従来における特性図

【図６】従来における特性図

【図７】従来における特性図

【図８】従来における特性図

【図９】従来における特性図

【図１０】従来における特性図

【図１１】従来における特性図

【図１２】従来における特性図

【図１３】従来における特性図

【図１４】従来における特性図

【図１５】従来における特性図

【図１６】従来における特性図

【図１７】従来のＤＤ変換回路の回路図

【図１８】従来のＤＤ変換回路におけるタイミングチャ
ート

【図１９】従来の間引きｍ＊ｆｃクロック発生回路のブ
ロック図

【符号の説明】

１５０ｍ＊ｆｃクロック１５１間引きｍ＊ｆｃクロック発生回路１５２間引きｍ＊ｆｃクロック１５３ｆｓ＝ｍ＊ｆｃの入力信号１５４タップ数Ｎタップのラッチ回路１５５掛け算回路１５６加算回路１５７レベルシフト回路１５８間引きｍ＊ｆｃクロックラッチ回路１５９ｎ＊ｆｃクロック１６０ＲＡＭ１６１出力信号１６２ＲＯＭ１６３切り換えスイッチ１６４切り換えタイミング信号発生回路１６５切り換えタイミング信号

Claims

【特許請求の範囲】

【請求項１】タップ数ＮからなるＦＩＲ型デジタルフ
ィルターの構成をとり、前記各タップの出力信号に所定
の係数を掛ける演算回路を用いてサンプリング周波数ｍ
＊ｆｃの信号をサンプリング周波数ｎ＊ｆｃ（ｆｃは単
位クロック周波数、ｍ，ｎは互いに素な自然数）の信号
に変換するデジタル信号の周波数変換方法であって、
ｎ，Ｎがそれぞれ奇数の場合、クロック周波数ｍ＊ｎ＊
ｆｃ、タップ数ｎ＊Ｎタップのローパスフィルターのイ
ンパルス応答をｓ₀，ｓ₁，……，Ｓ _(n*N-1)、前期イン
パルス応答をｎ飛ばしにしてグループ化した係数列をＧ
［ｋ］＝［ｓ_k，ｓ_k+n，……，ｓ_k+n*(N-1)］（ｋ＝
０，１，……，ｎ−１）、前記係数列を順序を逆に並べ
替えた係数列をＧ^-1［Ｋ］＝［ｓ_k+n*(N-1)，……，ｓ_k
_+n，ｓ_k］（ｋ＝０，１，……，ｎ−１）、整数ｉをｊ
で割った剰余系を_iＪ_j、基準タイミングからのｍ＊ｆｃ
のクロックの数を１（１＝０，１，……）とした時、各
タップの出力信号に、Ｇ［_{(((n-1)/2)+1*(m-n))}Ｊ_n］なる係数を掛けるデジタル信号の周波数変換方法であっ
て、前記各タップの出力信号に掛ける係数を_{(((n-1)/2)+1*(m-n))} Ｊ_n＞（ｎ＋１）２の時Ｇ^-1［_{(((n-1)/2)-1*(m-n))}Ｊ_n］に切り換えることを特徴とするデジタル信号の周波数変
換方法。
【請求項２】タップ数ＮからなるＦＩＲ型デジタルフ
ィルターの構成をとり、前記各タップの出力信号に所定
の係数を掛ける演算回路を用いてサンプリング周波数ｍ
＊ｆｃの信号をサンプリング周波数ｎ＊ｆｃ（ｆｃは単
位クロック周波数、ｍ，ｎは互いに素な自然数）の信号
に変換するデジタル信号の周波数変換方法であって、Ｎ
が偶数の場合、クロック周波数ｍ＊ｎ＊ｆｃ、タップ数
ｎ＊Ｎ＋１タップのローパスフィルターのインパルス応
答をｓ₀，ｓ₁，……，Ｓ_(n*N)、前期インパルス応答を
ｎ飛ばしにしてグループ化した係数列をＧ［ｋ］＝［ｓ
_k，ｓ_k+n，……，ｓ_k+n*(N-1)］（ｋ＝０，１，……，
ｎ−１）、前記係数列を順序を逆に並べ替えた係数列を
Ｇ^-1［Ｋ］＝［ｓ_k+n*(N-1)，……，ｓ_k+n，ｓ_k］（ｋ
＝０，１，……，ｎ−１）、整数ｉをｊで割った剰余系
を_iＪ_j、基準タイミングからのｍ＊ｆｃのクロックの数
を１（１＝０，１，……）とした時、前記各タップの出
力信号に、Ｇ［_(1*(m-n))Ｊ_n］なる係数を掛けるデジタル信号の周波数変換方法であっ
て、前記各タップの出力信号に掛ける係数を、_(1*(m-n)) Ｊ_n＞ｎ／２の時Ｇ^-1［_-(1*(m-n))Ｊ_n］に切り換えることを特徴とするデジタル信号の周波数変
換方法。
【請求項３】タップ数ＮからなるＦＩＲ型デジタルフ
ィルターの構成をとり、前記各タップの出力信号に所定
の係数を掛ける演算回路を用いてサンプリング周波数ｍ
＊ｆｃの信号をサンプリング周波数ｎ＊ｆｃ（ｆｃは単
位クロック周波数、ｍ，ｎは互いに素な自然数）の信号
に変換するデジタル信号の周波数変換方法であって、ｎ
が偶数、Ｎが奇数の場合、クロック周波数ｍ＊ｎ＊ｆ
ｃ、タップ数ｎ＊Ｎ＋１タップのローパスフィルターの
インパルス応答をｓ₀，ｓ₁，……，Ｓ_(n*N)、前期イン
パルス応答をｎ飛ばしにしてグループ化した係数列をＧ
［ｋ］＝［ｓ_k，ｓ_k+n，……，ｓ_k+n*(N-1)］（ｋ＝
０，１，……，ｎ−１）、前記係数列を順序を逆に並べ
替えた係数列をＧ^-1［Ｋ］＝［ｓ_k+n*(N-1)，……，ｓ_k
_+n，ｓ_k］（ｋ＝０，１，……，ｎ−１）、整数ｉをｊ
で割った剰余系を_iＪ_j、基準タイミングからのｍ＊ｆｃ
のクロックの数を１（１＝０，１，……）とした時、前
記各タップの出力信号に、Ｇ［_{((n/2)+1*(m-n))}Ｊ_n］なる係数を掛けるデジタル信号の周波数変換方法であっ
て、前記各タップの出力信号に掛ける係数を_{((n/2)+1*(m-n))} Ｊ_n＞ｎ／２の時Ｇ^-1［_{((n/2)-1*(m-n))}Ｊ_n］に切り換えることを特徴とするデジタル信号の周波数変
換方法。
【請求項４】タップ数ＮからなるＦＩＲ型デジタルフ
ィルターの構成をとり、前記各タップの出力信号に所定
の係数を掛ける演算回路を用いてサンプリング周波数ｍ
＊ｆｃの信号をサンプリング周波数ｎ＊ｆｃ（ｆｃは単
位クロック周波数、ｍ，ｎは互いに素な自然数）の信号
に変換するデジタル信号の周波数変換回路であって、周
波数ｍ＊ｆｃの第１のクロックをｍ回に（ｍ−ｎ）回間
引く間引きｍ＊ｆｃクロック形成手段と、サンプリング
周波数ｍ＊ｆｃの第１のデジタル信号を前記第１のクロ
ックでＮタップラッチする第１のラッチ手段と、前記第
１のラッチ手段の各単位ラッチ出力に任意の係数を掛け
る掛け算手段と、前記掛け算手段の出力を加算する加算
手段と、前記加算手段の出力を前記間引きｍ＊ｆｃクロ
ックでラッチする第２のラッチ手段と、前記第２のラッ
チ出力を一時格納し、かつ周波数ｎ＊ｆｃの第２のクロ
ックのタイミングで格納データーを読み出すメモリー手
段と、前記掛け算手段に係数を供給する係数列供給手段
からなり、ｎ，Ｎがそれぞれ奇数の場合、前記係数列供
給手段は前記掛け算手段に、Ｇ［_{(((n-1)/2)+1*(m-n))}Ｊ_n］なる係数列を供給し、かつ間引きｍ＊ｆｃクロック形成
手段は、_{(((n-1)/2)+(1+1)*(m-n))} Ｊ_n＜_{(((n-1)/2)+1*(m-n))}Ｊ_n の時、ｍ＊ｆｃクロックからクロックを間引くデジタル
信号の周波数変換回路であって、前記デジタル信号の周
波数変換回路は係数列、Ｇ［_{(((n-1)/2)-1*(m-n))}Ｊ_n］の列順序を反転させ係数列、Ｇ^-1［_{(((n-1)/2)-1*(m-n))}Ｊ_n］を形成する反転手段と、_{(((n-1)/2)+1*(m-n))} Ｊ_n＞（ｎ＋１）／２の時、係数列Ｇ［_{(((n-1)/2)+1*(m-n))}Ｊ_n］を前記係数列Ｇ^-1［_{((((n-1)/2)-1*(m-n))}Ｊ_n］に切り換える切り換え手段を有することを特徴とするデ
ジタル信号の周波数変換回路。
【請求項５】タップ数ＮからなるＦＩＲ型デジタルフ
ィルターの構成をとり、前記各タップの出力信号に所定
の係数を掛ける演算回路を用いてサンプリング周波数ｍ
＊ｆｃの信号をサンプリング周波数ｎ＊ｆｃ（ｆｃは単
位クロック周波数、ｍ，ｎは互いに素な自然数）の信号
に変換するデジタル信号の周波数変換回路であって、周
波数ｍ＊ｆｃの第１のクロックをｍ回に（ｍ−ｎ）回間
引く間引きｍ＊ｆｃクロック形成手段と、サンプリング
周波数ｍ＊ｆｃの第１のデジタル信号を前記第１のクロ
ックでＮタップラッチする第１のラッチ手段と、前記第
１のラッチ手段の各単位ラッチ出力に任意の係数を掛け
る掛け算手段と、前記掛け算手段の出力を加算する加算
手段と、前記加算手段の出力を前記間引きｍ＊ｆｃクロ
ックでラッチする第２のラッチ手段と、前記第２のラッ
チ出力を一時格納し、かつ周波数ｎ＊ｆｃの第２のクロ
ックのタイミングで格納データーを読み出すメモリー手
段と、前記掛け算手段に係数を供給する係数列供給手段
からなり、Ｎが偶数の場合、前記係数列供給手段は前記
掛け算手段に、Ｇ［_(1*(m-n))Ｊ_n］なる係数列を供給し、かつ間引きｍ＊ｆｃクロック形成
手段は、_{((1+1)*(m-n))} Ｊ_n＜_(1*(m-n))Ｊ_n の時、ｍ＊ｆｃクロックからクロックを間引くデジタル
信号の周波数変換回路であって、該デジタル信号の周波
数変換回路は係数列、Ｇ［_-(1*(m-n))Ｊ_n］の列順序を反転させ係数列、Ｇ^-1［_-(1*(m-n))Ｊ_n］を形成する反転手段と、_(1*(m-n)) Ｊ_n＞ｎ／２の時、係数列、Ｇ［_(1*(m-n))Ｊ_n］を前記係数列、Ｇ^-1［_-(1*(m-n))Ｊ_n］に切り換える切り換え手段を有することを特徴とするデ
ジタル信号の周波数変換回路。
【請求項６】タップ数ＮからなるＦＩＲ型デジタルフ
ィルターの構成をとり、前記各タップの出力信号に所定
の係数を掛ける演算回路を用いてサンプリング周波数ｍ
＊ｆｃの信号をサンプリング周波数ｎ＊ｆｃ（ｆｃは単
位クロック周波数、ｍ，ｎは互いに素な自然数）の信号
に変換するデジタル信号の周波数変換回路であって、周
波数ｍ＊ｎ＊ｆｃの第１のクロックをｍ回に（ｍ−ｎ）
回間引く間引きｍ＊ｆｃクロック形成手段と、サンプリ
ング周波数ｍ＊ｆｃの第１のデジタル信号を前記第１の
クロックでＮタップラッチする第１のラッチ手段と、前
記第１のラッチ手段の各単位ラッチ出力に任意の係数を
掛ける掛け算手段と、前記掛け算手段の出力を加算する
加算手段と、前記加算手段の出力を前記間引きｍ＊ｆｃ
クロックでラッチする第２のラッチ手段と、前記第２の
ラッチ出力を一時格納し、かつ周波数ｎ＊ｆｃの第２の
クロックのタイミングで格納データーを読み出すメモリ
ー手段と、前記掛け算手段に係数を供給する係数列供給
手段からなり、ｎが偶数、Ｎが奇数の場合、前記係数列
供給手段は前記掛け算手段に、Ｇ［_{((n/2)+1*(m-n))}Ｊ_n］なる係数列を供給し、かつ間引きｍ＊ｆｃクロック形成
手段は、_{((n/2)+(1+1)*(m-n))} Ｊ_n＜_{((n/2)+1*(m-n))}Ｊ_n の時、ｍ＊ｆｃクロックからクロックを間引くデジタル
信号の周波数変換回路であって、該デジタル信号の周波
数変換回路は係数列、Ｇ［_{((n/2)-1*(m-n))}Ｊ_n］の列順序を反転させ係数列、Ｇ^-1［_{((n/2)-1*(m-n))}Ｊ_n］を形成する反転手段と、_{((n/2)+1*(m-n))} Ｊ_n＞ｎ／２の時、係数列Ｇ［_{((n/2)+1*(m-n))}Ｊ_n］を前記係数列Ｇ^-1［_{((n/2)-1*(m-n))}Ｊ_n］に切り換える切り換え手段を有することを特徴とするデ
ジタル信号の周波数変換回路。