JPH06133192A - 映像表示装置 - Google Patents
映像表示装置Info
- Publication number
- JPH06133192A JPH06133192A JP4282922A JP28292292A JPH06133192A JP H06133192 A JPH06133192 A JP H06133192A JP 4282922 A JP4282922 A JP 4282922A JP 28292292 A JP28292292 A JP 28292292A JP H06133192 A JPH06133192 A JP H06133192A
- Authority
- JP
- Japan
- Prior art keywords
- video
- display
- video data
- address
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012546 transfer Methods 0.000 description 39
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 7
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 7
- 101000589436 Homo sapiens Membrane progestin receptor alpha Proteins 0.000 description 4
- 102100032328 Membrane progestin receptor alpha Human genes 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Abstract
(57)【要約】 （修正有）
【目的】 ビデオカメラからの映像データを表示装置に
直接表示する表示モードと、ビデオカメラからの映像デ
ータを一旦ビデオメモリに記憶した後、ビデオメモリか
ら映像データを読み出して表示装置に表示する表示モー
ドとを切り替えても、両表示モード間での表示画像にず
れの生じない映像表示装置を提供する。 【構成】 書込モード時においては、アドレス発生部２
から１水平ライン期間前に発生したアドレスで指定され
るビデオメモリ１５内の記憶エリアに、シリアルポート
に入力されているビデオカメラ１８からの映像データを
転送する。読出モード時においては、アドレス発生部２
から発生しているアドレスで指定されるビデオメモリ１
５内の記憶エリアからシリアルポートに映像データを転
送することにより、ビデオメモリ１５からの映像データ
を表示装置に表示する。
直接表示する表示モードと、ビデオカメラからの映像デ
ータを一旦ビデオメモリに記憶した後、ビデオメモリか
ら映像データを読み出して表示装置に表示する表示モー
ドとを切り替えても、両表示モード間での表示画像にず
れの生じない映像表示装置を提供する。 【構成】 書込モード時においては、アドレス発生部２
から１水平ライン期間前に発生したアドレスで指定され
るビデオメモリ１５内の記憶エリアに、シリアルポート
に入力されているビデオカメラ１８からの映像データを
転送する。読出モード時においては、アドレス発生部２
から発生しているアドレスで指定されるビデオメモリ１
５内の記憶エリアからシリアルポートに映像データを転
送することにより、ビデオメモリ１５からの映像データ
を表示装置に表示する。
Description
【０００１】
【産業上の利用分野】この発明は、ビデオカメラからの
映像データを表示装置に直接表示する表示モードと、ビ
デオカメラからの映像データを一旦ビデオメモリに記憶
した後、ビデオメモリから映像データを読み出して表示
装置に表示する表示モードとを切り替えることができる
映像表示装置に関する。
映像データを表示装置に直接表示する表示モードと、ビ
デオカメラからの映像データを一旦ビデオメモリに記憶
した後、ビデオメモリから映像データを読み出して表示
装置に表示する表示モードとを切り替えることができる
映像表示装置に関する。
【０００２】
【従来の技術】近年、ビデオメモリとしてシリアルポー
トとＲＡＭポートとを備えたマルチポートＲＡＭ（ＭＰ
ＲＡＭ）が使用されることが多くなっている。ＭＰＲＡ
Ｍにおいては、映像データの書き込みまたは読み出し
は、シリアルポートへのデータ転送を行えば、あとはシ
リアルクロックを与えるだけで実行される。このため、
ＭＰＲＡＭをビデオメモリとして使用すると、ランダム
ポート側のアクセスに使用できる期間が多くとれるとい
う利点があり、高速処理を必要とする映像表示装置に有
効である。
トとＲＡＭポートとを備えたマルチポートＲＡＭ（ＭＰ
ＲＡＭ）が使用されることが多くなっている。ＭＰＲＡ
Ｍにおいては、映像データの書き込みまたは読み出し
は、シリアルポートへのデータ転送を行えば、あとはシ
リアルクロックを与えるだけで実行される。このため、
ＭＰＲＡＭをビデオメモリとして使用すると、ランダム
ポート側のアクセスに使用できる期間が多くとれるとい
う利点があり、高速処理を必要とする映像表示装置に有
効である。
【０００３】ＭＰＲＡＭのアクセスアドレスを発生する
ためのアドレス発生回路としては、一般的にＣＲＴコン
トローラが使用されることが多い。ＭＰＲＡＭの使用方
法としては、ＣＲＴコントローラから出力された表示ア
ドレスを使用することにより、水平同期信号の映像表示
期間の最初にＭＰＲＡＭのシリアルポートへの転送サイ
クルを発生させてアクセスする方法が一般的である。
ためのアドレス発生回路としては、一般的にＣＲＴコン
トローラが使用されることが多い。ＭＰＲＡＭの使用方
法としては、ＣＲＴコントローラから出力された表示ア
ドレスを使用することにより、水平同期信号の映像表示
期間の最初にＭＰＲＡＭのシリアルポートへの転送サイ
クルを発生させてアクセスする方法が一般的である。
【０００４】
【発明が解決しようとする課題】ＭＰＲＡＭから映像デ
ータを読み出してＣＲＴ等の表示装置に表示するときに
は、映像表示期間の最初にリード転送サイクルが実行さ
れ、アドレス発生回路から発生した表示アドレスで指定
されるＲＡＭポート内の記憶エリアからシリアルポート
に１ロー分のデータが転送される。この後、シリアルク
ロックに同期してシリアルポートから映像データが読み
出され、表示装置に表示される。
ータを読み出してＣＲＴ等の表示装置に表示するときに
は、映像表示期間の最初にリード転送サイクルが実行さ
れ、アドレス発生回路から発生した表示アドレスで指定
されるＲＡＭポート内の記憶エリアからシリアルポート
に１ロー分のデータが転送される。この後、シリアルク
ロックに同期してシリアルポートから映像データが読み
出され、表示装置に表示される。
【０００５】ビデオカメラからの映像データをＭＰＲＡ
Ｍに書き込むときには、映像表示期間の最初にライト転
送サイクルが実行され、アドレス発生回路から発生した
表示アドレスで指定されるＲＡＭポート内の記憶エリア
に、シリアルポートから１ロー分のデータが転送され
る。
Ｍに書き込むときには、映像表示期間の最初にライト転
送サイクルが実行され、アドレス発生回路から発生した
表示アドレスで指定されるＲＡＭポート内の記憶エリア
に、シリアルポートから１ロー分のデータが転送され
る。
【０００６】しかしながら、ライト転送サイクルの場
合、シリアルポートからＲＡＭポートに転送される映像
データは、ライト転送前にシリアルクロックに同期して
シリアルポートに入力された１水平ライン前の映像デー
タである。したがって、ライト転送サイクルの場合、１
水平ライン前の映像データがシリアルポートからＲＡＭ
ポートに転送される。このため、ビデオカメラからの映
像データの直接表示と、ＭＰＲＡＭに映像データを書き
込んだ後にＭＰＲＡＭから読み出された映像データの表
示とを比較して見ると、同一水平ライン上の映像データ
であっても、ＭＰＲＡＭからの映像データの表示の方
が、ビデオカメラからの映像データの表示より１水平ラ
イン下に表示される。
合、シリアルポートからＲＡＭポートに転送される映像
データは、ライト転送前にシリアルクロックに同期して
シリアルポートに入力された１水平ライン前の映像デー
タである。したがって、ライト転送サイクルの場合、１
水平ライン前の映像データがシリアルポートからＲＡＭ
ポートに転送される。このため、ビデオカメラからの映
像データの直接表示と、ＭＰＲＡＭに映像データを書き
込んだ後にＭＰＲＡＭから読み出された映像データの表
示とを比較して見ると、同一水平ライン上の映像データ
であっても、ＭＰＲＡＭからの映像データの表示の方
が、ビデオカメラからの映像データの表示より１水平ラ
イン下に表示される。
【０００７】したがって、ビデオカメラからの映像デー
タの折り返し表示（スルー表示）と、ＭＰＲＡＭからの
映像データの表示とが頻繁に切り替えられる映像表示装
置では、同じ画像を表示装置に表示しても表示画像にず
れが生じるため非常に見にくいものとなる。また、ＭＰ
ＲＡＭには１水平ラインずれて映像データが入力される
ので、入力後の演算及び処理の精度に悪影響が及ぶ。
タの折り返し表示（スルー表示）と、ＭＰＲＡＭからの
映像データの表示とが頻繁に切り替えられる映像表示装
置では、同じ画像を表示装置に表示しても表示画像にず
れが生じるため非常に見にくいものとなる。また、ＭＰ
ＲＡＭには１水平ラインずれて映像データが入力される
ので、入力後の演算及び処理の精度に悪影響が及ぶ。
【０００８】この発明は、ビデオカメラからの映像デー
タを表示装置に直接表示する表示モードと、ビデオカメ
ラからの映像データを一旦ビデオメモリに記憶した後、
ビデオメモリから映像データを読み出して表示装置に表
示する表示モードとを切り替えても、両表示モード間で
の表示画像にずれの生じない映像表示装置を提供するこ
とを目的とする。
タを表示装置に直接表示する表示モードと、ビデオカメ
ラからの映像データを一旦ビデオメモリに記憶した後、
ビデオメモリから映像データを読み出して表示装置に表
示する表示モードとを切り替えても、両表示モード間で
の表示画像にずれの生じない映像表示装置を提供するこ
とを目的とする。
【０００９】
【課題を解決するための手段】この発明による映像表示
装置は、ビデオカメラ、シリアルポートを備え上記ビデ
オカメラからの映像データを記憶するためのビデオメモ
リ、上記ビデオメモリのアクセスアドレスを発生するア
ドレス発生部および表示装置を備えた映像表示装置にお
いて、上記ビデオメモリからの映像データを読み出して
上記表示装置に表示するための読出モードと上記ビデオ
カメラからのデータを上記ビデオメモリに書き込むため
の書込モードとを切り替えるモード切替手段、上記書込
モード時において、上記アドレス発生部から１水平ライ
ン期間前に発生したアドレスで指定される上記ビデオメ
モリ内の記憶エリアに、上記シリアルポートに入力され
ている上記ビデオカメラからの映像データを転送する手
段、上記読出モード時において、上記アドレス発生部か
ら発生しているアドレスで指定される上記ビデオメモリ
内の記憶エリアから上記シリアルポートに映像データを
転送することにより、上記ビデオメモリからの映像デー
タを上記表示装置に表示する第１表示制御手段、上記ビ
デオカメラからの映像信号を上記ビデオメモリに送るこ
となく直接に上記表示装置に表示する第２表示制御手
段、ならびに上記第１表示制御手段による表示モードと
上記第２表示制御手段による表示モードとを切り替える
表示モード切替手段を備えていることを特徴とする。
装置は、ビデオカメラ、シリアルポートを備え上記ビデ
オカメラからの映像データを記憶するためのビデオメモ
リ、上記ビデオメモリのアクセスアドレスを発生するア
ドレス発生部および表示装置を備えた映像表示装置にお
いて、上記ビデオメモリからの映像データを読み出して
上記表示装置に表示するための読出モードと上記ビデオ
カメラからのデータを上記ビデオメモリに書き込むため
の書込モードとを切り替えるモード切替手段、上記書込
モード時において、上記アドレス発生部から１水平ライ
ン期間前に発生したアドレスで指定される上記ビデオメ
モリ内の記憶エリアに、上記シリアルポートに入力され
ている上記ビデオカメラからの映像データを転送する手
段、上記読出モード時において、上記アドレス発生部か
ら発生しているアドレスで指定される上記ビデオメモリ
内の記憶エリアから上記シリアルポートに映像データを
転送することにより、上記ビデオメモリからの映像デー
タを上記表示装置に表示する第１表示制御手段、上記ビ
デオカメラからの映像信号を上記ビデオメモリに送るこ
となく直接に上記表示装置に表示する第２表示制御手
段、ならびに上記第１表示制御手段による表示モードと
上記第２表示制御手段による表示モードとを切り替える
表示モード切替手段を備えていることを特徴とする。
【００１０】
【作用】書込モード時においては、アドレス発生部から
１水平ライン期間前に発生したアドレスで指定されるビ
デオメモリ内の記憶エリアに、シリアルポートに入力さ
れているビデオカメラからの１水平ライン前の映像デー
タが転送される。したがって、１水平ライン分ずれるこ
となく、映像データがビデオメモリに記憶される。読出
モード時においては、アドレス発生部から発生している
アドレスで指定されるビデオメモリ内の記憶エリアから
シリアルポートに映像データが転送される。この後、シ
リアルクロックに同期して、シリアルポートから映像デ
ータが出力され、ビデオメモリからの映像データが表示
装置に表示される。
１水平ライン期間前に発生したアドレスで指定されるビ
デオメモリ内の記憶エリアに、シリアルポートに入力さ
れているビデオカメラからの１水平ライン前の映像デー
タが転送される。したがって、１水平ライン分ずれるこ
となく、映像データがビデオメモリに記憶される。読出
モード時においては、アドレス発生部から発生している
アドレスで指定されるビデオメモリ内の記憶エリアから
シリアルポートに映像データが転送される。この後、シ
リアルクロックに同期して、シリアルポートから映像デ
ータが出力され、ビデオメモリからの映像データが表示
装置に表示される。
【００１１】このように、１水平ライン分ずれることな
く映像データがビデオメモリに記憶されるので、ビデオ
カメラからの映像データを表示装置に直接表示する第２
表示制御手段による表示モードと、ビデオカメラからの
映像データを一旦ビデオメモリに記憶した後、ビデオメ
モリから映像データを読み出して表示装置に表示する第
１表示制御手段による表示モードとが切り替えられて
も、両表示モードによる表示画像にずれが生じなくな
り、見やすい画像が得られるようになる。
く映像データがビデオメモリに記憶されるので、ビデオ
カメラからの映像データを表示装置に直接表示する第２
表示制御手段による表示モードと、ビデオカメラからの
映像データを一旦ビデオメモリに記憶した後、ビデオメ
モリから映像データを読み出して表示装置に表示する第
１表示制御手段による表示モードとが切り替えられて
も、両表示モードによる表示画像にずれが生じなくな
り、見やすい画像が得られるようになる。
【００１２】
【実施例】図１は、映像表示装置の構成を示している。
【００１３】この映像表示装置では、ＣＣＤカメラ１８
からの映像データをＣＲＴ２２に表示する表示モード
と、ビデオメモリ１５からの映像データをＣＲＴ２２に
表示する表示モードとが切替可能となっている。映像表
示装置は、中央処理装置（ＣＰＵ）１によって制御され
る。
からの映像データをＣＲＴ２２に表示する表示モード
と、ビデオメモリ１５からの映像データをＣＲＴ２２に
表示する表示モードとが切替可能となっている。映像表
示装置は、中央処理装置（ＣＰＵ）１によって制御され
る。
【００１４】ビデオメモリ１５としてはマルチポートＲ
ＡＭ（ＭＰＲＡＭ）が用いられており、図２に示すよう
に、ダイナミックＲＡＭ（ＲＡＭポート）５１、シリア
ルアクセスメモリ（ＳＡＭポート）５２およびロー・ア
ドレス・デコーダ５３から構成されている。ＳＡＭポー
ト５２の全ての動作は、シリアル・クロックSCに同期し
て実行される。シリアルリード時には、図４に示すよう
に、シリアル・クロックSCの立ち上がりに同期して、確
定出力が得られる。シリアルライト時には、図５に示す
ように、シリアル・クロックSCの立ち上がりによりシリ
アル入力データがラッチされてＳＡＭポート５２に書き
込まれる。
ＡＭ（ＭＰＲＡＭ）が用いられており、図２に示すよう
に、ダイナミックＲＡＭ（ＲＡＭポート）５１、シリア
ルアクセスメモリ（ＳＡＭポート）５２およびロー・ア
ドレス・デコーダ５３から構成されている。ＳＡＭポー
ト５２の全ての動作は、シリアル・クロックSCに同期し
て実行される。シリアルリード時には、図４に示すよう
に、シリアル・クロックSCの立ち上がりに同期して、確
定出力が得られる。シリアルライト時には、図５に示す
ように、シリアル・クロックSCの立ち上がりによりシリ
アル入力データがラッチされてＳＡＭポート５２に書き
込まれる。
【００１５】レジスタ３は、ＣＰＵ１によってアクセス
され、ビデオメモリ１５に対する転送モード選択信号
（モード選択信号）SEL を出力する。モード選択信号SE
L がＬレベルのときには（SEL ＝Ｌ）、ビデオメモリ１
５のＲＡＭポート５１からシリアルポート５２に映像デ
ータを転送するリード転送モードとなり、モード選択信
号SEL がＨレベルのときには（SEL ＝Ｈ）、シリアルポ
ート５２からＲＡＭポート５１に映像データを転送する
ライト転送モードとなる。
され、ビデオメモリ１５に対する転送モード選択信号
（モード選択信号）SEL を出力する。モード選択信号SE
L がＬレベルのときには（SEL ＝Ｌ）、ビデオメモリ１
５のＲＡＭポート５１からシリアルポート５２に映像デ
ータを転送するリード転送モードとなり、モード選択信
号SEL がＨレベルのときには（SEL ＝Ｈ）、シリアルポ
ート５２からＲＡＭポート５１に映像データを転送する
ライト転送モードとなる。
【００１６】ＣＲＴコントローラ２は、ＣＲＴ２２に水
平同期をかけるための水平同期信号*HSYNC、ＣＲＴ２２
に垂直同期をかけるための垂直同期信号*VSYNC、画面の
表示期間を示すタイミング信号*DISP 、ビデオメモリ１
５のアドレスをラッチするタイミングを示すアドレスス
トローブ信号*AS 、ビデオメモリ１５が転送動作を行う
転送サイクルを示す信号*TRAN 、描画サイクルを示す信
号*DRAW およびビデオメモリ１５のアドレスを示す信号
ADを発生する。ＣＲＴコントローラ２の出力信号のタイ
ムチャートが図３に示されている。
平同期をかけるための水平同期信号*HSYNC、ＣＲＴ２２
に垂直同期をかけるための垂直同期信号*VSYNC、画面の
表示期間を示すタイミング信号*DISP 、ビデオメモリ１
５のアドレスをラッチするタイミングを示すアドレスス
トローブ信号*AS 、ビデオメモリ１５が転送動作を行う
転送サイクルを示す信号*TRAN 、描画サイクルを示す信
号*DRAW およびビデオメモリ１５のアドレスを示す信号
ADを発生する。ＣＲＴコントローラ２の出力信号のタイ
ムチャートが図３に示されている。
【００１７】水平同期信号*HSYNCの１周期である１水平
ライン期間は、水平帰線期間、水平バックポーチ、表示
期間および水平フロントポーチの期間からなる。１水平
ライン期間には１回の表示期間があり、リード転送モー
ド時には表示期間の間に１水平ライン分のデータがＲＡ
Ｍポート５１からＳＡＭポート５２に転送され、その後
シリアルクロックSCによってＳＡＭポート５２のデータ
が順次出力される。ライト転送モード時には、ＳＡＭポ
ート５２に書き込まれたビデオ信号が表示期間の間にＲ
ＡＭポート５１に転送される。すなわち、リード転送モ
ード時においてもライト転送モード時においても、１水
平期間に１回の転送サイクルが発生する。
ライン期間は、水平帰線期間、水平バックポーチ、表示
期間および水平フロントポーチの期間からなる。１水平
ライン期間には１回の表示期間があり、リード転送モー
ド時には表示期間の間に１水平ライン分のデータがＲＡ
Ｍポート５１からＳＡＭポート５２に転送され、その後
シリアルクロックSCによってＳＡＭポート５２のデータ
が順次出力される。ライト転送モード時には、ＳＡＭポ
ート５２に書き込まれたビデオ信号が表示期間の間にＲ
ＡＭポート５１に転送される。すなわち、リード転送モ
ード時においてもライト転送モード時においても、１水
平期間に１回の転送サイクルが発生する。
【００１８】タイミング発生部４は、ＣＲＴコントロー
ラ２の出力信号*HSYNC、*DISP 、*AS 、*TRAN および*D
RAW ならびにレジスタ３の出力信号SEL に基づいて、ビ
デオメモリ１５のメモリ制御信号およびアドレス選択信
号SEL1を出力する。メモリ制御信号には、図４および図
５に示すように、ロー・アドレス・ストローブ信号*RA
S、カラム・アドレス・ストローブ信号*CAS、データ転
送／出力イネーブル信号*DT/OEおよびライトイネーブル
信号*WB/WEがあり、これらの信号はビデオメモリ１５に
送られる。ロー・アドレス・ストローブ信号*RASの立ち
下がりタイミングでデータ転送／出力イネーブル信号*D
T/OEがＬレベルであればデータ転送サイクルとなり、ロ
ー・アドレス・ストローブ信号*RASの立ち下がりタイミ
ングでデータ転送／出力イネーブル信号*DT/OEがＨレベ
ルであれば出力イネーブルとして作用する。ロー・アド
レス・ストローブ信号*RASの立ち下がりタイミングでラ
イトイネーブル信号*WB/WEがＬレベルであればライト転
送サイクルとなる。
ラ２の出力信号*HSYNC、*DISP 、*AS 、*TRAN および*D
RAW ならびにレジスタ３の出力信号SEL に基づいて、ビ
デオメモリ１５のメモリ制御信号およびアドレス選択信
号SEL1を出力する。メモリ制御信号には、図４および図
５に示すように、ロー・アドレス・ストローブ信号*RA
S、カラム・アドレス・ストローブ信号*CAS、データ転
送／出力イネーブル信号*DT/OEおよびライトイネーブル
信号*WB/WEがあり、これらの信号はビデオメモリ１５に
送られる。ロー・アドレス・ストローブ信号*RASの立ち
下がりタイミングでデータ転送／出力イネーブル信号*D
T/OEがＬレベルであればデータ転送サイクルとなり、ロ
ー・アドレス・ストローブ信号*RASの立ち下がりタイミ
ングでデータ転送／出力イネーブル信号*DT/OEがＨレベ
ルであれば出力イネーブルとして作用する。ロー・アド
レス・ストローブ信号*RASの立ち下がりタイミングでラ
イトイネーブル信号*WB/WEがＬレベルであればライト転
送サイクルとなる。
【００１９】アドレス選択信号SEL1は、描画サイクルを
示す信号*DRAW がＬレベルの時（*DRAW ＝Ｌ）またはモ
ード選択信号SEL がＬレベル（リード転送モード）でか
つ転送サイクルを示す信号*TRAN がＬレベルの時（SEL
＝Ｌ ａｎｄ *TRAN ＝Ｌ）にＬレベルとなる。モード
選択信号SEL がＨレベル（ライト転送モード）でかつ転
送サイクルを示す信号*TRAN がＬレベルの時（SEL ＝Ｈ
ａｎｄ *TRAN ＝Ｌ）には、アドレス選択信号SEL1
は、Ｈレベルとなる。アドレス選択信号SEL1は、マルチ
プレクサ１０の選択入力端子に入力する。また、アドレ
ス選択信号SEL1は、インバータ６を介してマルチプレク
サ１１の選択入力端子に入力する。
示す信号*DRAW がＬレベルの時（*DRAW ＝Ｌ）またはモ
ード選択信号SEL がＬレベル（リード転送モード）でか
つ転送サイクルを示す信号*TRAN がＬレベルの時（SEL
＝Ｌ ａｎｄ *TRAN ＝Ｌ）にＬレベルとなる。モード
選択信号SEL がＨレベル（ライト転送モード）でかつ転
送サイクルを示す信号*TRAN がＬレベルの時（SEL ＝Ｈ
ａｎｄ *TRAN ＝Ｌ）には、アドレス選択信号SEL1
は、Ｈレベルとなる。アドレス選択信号SEL1は、マルチ
プレクサ１０の選択入力端子に入力する。また、アドレ
ス選択信号SEL1は、インバータ６を介してマルチプレク
サ１１の選択入力端子に入力する。
【００２０】ラッチ回路７は、ＣＲＴコントローラ２か
ら出力されたアドレス信号ADをアドレスストローブ信号
*AS の立ち下がりタイミングでラッチする。ラッチ回路
７でラッチされたアドレス信号ADは、マルチプレクサ１
０でロー・アドレスとカラム・アドレスにマルチプレク
スされ、アドレス選択信号SEL1がＬレベルのときに（SE
L1＝Ｌ）、ビデオメモリ１５に送られる。つまり、描画
サイクル時またはリード転送サイクル時には、ＣＲＴコ
ントローラ２から出力されたアドレス信号ADがそのまま
ビデオメモリ１５に送られる。
ら出力されたアドレス信号ADをアドレスストローブ信号
*AS の立ち下がりタイミングでラッチする。ラッチ回路
７でラッチされたアドレス信号ADは、マルチプレクサ１
０でロー・アドレスとカラム・アドレスにマルチプレク
スされ、アドレス選択信号SEL1がＬレベルのときに（SE
L1＝Ｌ）、ビデオメモリ１５に送られる。つまり、描画
サイクル時またはリード転送サイクル時には、ＣＲＴコ
ントローラ２から出力されたアドレス信号ADがそのまま
ビデオメモリ１５に送られる。
【００２１】ラッチ回路８は、ＣＲＴコントローラ２か
ら出力されたアドレス信号ADを、表示期間を示すタイミ
ング信号*DISP がＬレベルでかつ転送サイクルを示す信
号*TRAN がＬレベルの時（*DISP ＝Ｌ ａｎｄ *TRAN
＝Ｌ）のアドレスストローブ信号*AS の立ち上がりでラ
ッチする。ラッチ回路７でラッチされたアドレス信号AD
は、次段のラッチ回路９に送られる。ラッチ回路９は、
ラッチ回路８から出力されたアドレス信号ADを、表示期
間を示すタイミング信号*DISP がＬレベルでかつ転送サ
イクルを示す信号*TRAN がＬレベルの時（*DISP ＝Ｌ
ａｎｄ *TRAN＝Ｌ）のアドレスストローブ信号*AS の
立ち下がりでラッチする。
ら出力されたアドレス信号ADを、表示期間を示すタイミ
ング信号*DISP がＬレベルでかつ転送サイクルを示す信
号*TRAN がＬレベルの時（*DISP ＝Ｌ ａｎｄ *TRAN
＝Ｌ）のアドレスストローブ信号*AS の立ち上がりでラ
ッチする。ラッチ回路７でラッチされたアドレス信号AD
は、次段のラッチ回路９に送られる。ラッチ回路９は、
ラッチ回路８から出力されたアドレス信号ADを、表示期
間を示すタイミング信号*DISP がＬレベルでかつ転送サ
イクルを示す信号*TRAN がＬレベルの時（*DISP ＝Ｌ
ａｎｄ *TRAN＝Ｌ）のアドレスストローブ信号*AS の
立ち下がりでラッチする。
【００２２】ラッチ回路９でラッチされたアドレス信号
ADは、マルチプレクサ１１でロー・アドレスとカラム・
アドレスにマルチプレクスされ、アドレス選択信号SEL1
がＨレベルの期間、すなわち、モード選択信号SEがＨレ
ベルでかつ転送サイクルを示す信号*TRAN がＬレベルの
期間（SEL ＝Ｈ ａｎｄ *TRAN ＝Ｌ）に、ビデオメモ
リ１５に送られる。つまり、ライト転送サイクル時に
は、１水平ライン期間前にＣＲＴコントローラ２から出
力されたアドレス信号AD、すなわち１水平ライン前のア
ドレス信号ADがビデオメモリ１５に送られる。
ADは、マルチプレクサ１１でロー・アドレスとカラム・
アドレスにマルチプレクスされ、アドレス選択信号SEL1
がＨレベルの期間、すなわち、モード選択信号SEがＨレ
ベルでかつ転送サイクルを示す信号*TRAN がＬレベルの
期間（SEL ＝Ｈ ａｎｄ *TRAN ＝Ｌ）に、ビデオメモ
リ１５に送られる。つまり、ライト転送サイクル時に
は、１水平ライン期間前にＣＲＴコントローラ２から出
力されたアドレス信号AD、すなわち１水平ライン前のア
ドレス信号ADがビデオメモリ１５に送られる。
【００２３】発振回路１３の出力は分周回路１２で分周
された後、シリアル・クロック・ジェネレータ１４に送
られる。シリアル・クロック・ジェネレータ１４から
は、シリアル・クロックSCが出力される。シリアル・ク
ロックSCはビデオメモリ１５に送られ、このシリアル・
クロックSCのビデオレートで映像信号がビデオメモリ１
５に入力またはビデオメモリ１５から出力される。
された後、シリアル・クロック・ジェネレータ１４に送
られる。シリアル・クロック・ジェネレータ１４から
は、シリアル・クロックSCが出力される。シリアル・ク
ロックSCはビデオメモリ１５に送られ、このシリアル・
クロックSCのビデオレートで映像信号がビデオメモリ１
５に入力またはビデオメモリ１５から出力される。
【００２４】ＣＣＤカメラ１８から入力されたアナログ
データは、Ａ／Ｄ変換部１９でディジタルデータに変換
されてドライバ１６およびセレクタ２０に送られる。ド
ライバ１６には、インバータ５を介してモード選択信号
SEL が制御信号として入力している。モード選択信号SE
L がＨレベルのときには（SEL ＝Ｈ）、ドライバ１６は
イネーブル状態となり、Ａ／Ｄ変換部１９から出力され
たディジタルデータがビデオメモリ１５のＳＡＭポート
２に送られる。
データは、Ａ／Ｄ変換部１９でディジタルデータに変換
されてドライバ１６およびセレクタ２０に送られる。ド
ライバ１６には、インバータ５を介してモード選択信号
SEL が制御信号として入力している。モード選択信号SE
L がＨレベルのときには（SEL ＝Ｈ）、ドライバ１６は
イネーブル状態となり、Ａ／Ｄ変換部１９から出力され
たディジタルデータがビデオメモリ１５のＳＡＭポート
２に送られる。
【００２５】モード選択信号SEL はドライバ１７にも制
御信号として送られている。モード選択信号SEL がＬレ
ベルのときには（SEL ＝Ｌ）、ドライバ１７がイネーブ
ル状態となり、ビデオメモリ１５からのデータがセレク
タ２０に送られる。セレクタ２０は、ＣＣＤカメラ１８
からのスルー表示とビデオメモリ１５からのデータの表
示との切り替えを行う。
御信号として送られている。モード選択信号SEL がＬレ
ベルのときには（SEL ＝Ｌ）、ドライバ１７がイネーブ
ル状態となり、ビデオメモリ１５からのデータがセレク
タ２０に送られる。セレクタ２０は、ＣＣＤカメラ１８
からのスルー表示とビデオメモリ１５からのデータの表
示との切り替えを行う。
【００２６】セレクタ２０から出力された映像データ
は、ビデオコントロール部２１に送られる。ビデオコン
トロール部２１は、入力されたディジタルデータをアナ
ログデータにＤ／Ａ変換し、水平同期信号*HSYNCおよび
垂直同期信号*VSYNCを重畳してＣＲＴ２２に出力する。
これにより、セレクタ２０によって選択された映像デー
タがＣＲＴ２２に表示される。
は、ビデオコントロール部２１に送られる。ビデオコン
トロール部２１は、入力されたディジタルデータをアナ
ログデータにＤ／Ａ変換し、水平同期信号*HSYNCおよび
垂直同期信号*VSYNCを重畳してＣＲＴ２２に出力する。
これにより、セレクタ２０によって選択された映像デー
タがＣＲＴ２２に表示される。
【００２７】図４は、リード転送サイクルにおけるＭＰ
ＲＡＭ１５の動作を示すタイミングチャートである。リ
ード転送サイクルにおいては、マルチプレクサ１０から
出力されるアドレス信号ADによって指定されるＲＡＭポ
ート５１のアドレスに記憶されている１ローアドレス分
のデータがＳＡＭポート５２に転送される。この後、シ
リアル・クロックSCに同期して、ＳＡＭポート５２の映
像データが出力される。
ＲＡＭ１５の動作を示すタイミングチャートである。リ
ード転送サイクルにおいては、マルチプレクサ１０から
出力されるアドレス信号ADによって指定されるＲＡＭポ
ート５１のアドレスに記憶されている１ローアドレス分
のデータがＳＡＭポート５２に転送される。この後、シ
リアル・クロックSCに同期して、ＳＡＭポート５２の映
像データが出力される。
【００２８】図５は、ライト転送サイクルにおけるにお
けるＭＰＲＡＭ１５の動作を示すタイミングチャートで
ある。ライト転送サイクルにおいては、マルチプレクサ
１１から出力される一水平ライン前のアドレス信号ADに
よって指定されるＲＡＭポート５１のアドレスに、ＳＡ
Ｍポート５２に保持されている一水平ライン前の映像デ
ータが転送される。
けるＭＰＲＡＭ１５の動作を示すタイミングチャートで
ある。ライト転送サイクルにおいては、マルチプレクサ
１１から出力される一水平ライン前のアドレス信号ADに
よって指定されるＲＡＭポート５１のアドレスに、ＳＡ
Ｍポート５２に保持されている一水平ライン前の映像デ
ータが転送される。
【００２９】上記実施例では、ライト転送モード時には
１水平ライン前のアドレスがＭＰＲＡＭ１５に与えられ
ているので、１水平ライン分ずれることなく、映像デー
タがビデオメモリ１５に記憶される。このため、ビデオ
カメラ１８からの映像データを直接ＣＲＴ２２に表示す
る表示モードと、ビデオカメラ１８からの映像データを
一旦ビデオメモリ１５に記憶した後、ビデオメモリ１５
から映像データを読み出してＣＲＴ２２に表示する表示
モードとが切り替えられても、両者の画像にずれが生じ
なくなり、見やすい画像が得られる。
１水平ライン前のアドレスがＭＰＲＡＭ１５に与えられ
ているので、１水平ライン分ずれることなく、映像デー
タがビデオメモリ１５に記憶される。このため、ビデオ
カメラ１８からの映像データを直接ＣＲＴ２２に表示す
る表示モードと、ビデオカメラ１８からの映像データを
一旦ビデオメモリ１５に記憶した後、ビデオメモリ１５
から映像データを読み出してＣＲＴ２２に表示する表示
モードとが切り替えられても、両者の画像にずれが生じ
なくなり、見やすい画像が得られる。
【００３０】
【発明の効果】この発明によれば、ビデオカメラからの
映像データを表示装置に直接表示する表示モードと、ビ
デオカメラからの映像データを一旦ビデオメモリに記憶
した後、ビデオメモリから映像データを読み出して表示
装置に表示する表示モードとが切り替えられても、両表
示モードによる表示画像にずれが生じなくなり、見やす
い画像が得られるようになる。
映像データを表示装置に直接表示する表示モードと、ビ
デオカメラからの映像データを一旦ビデオメモリに記憶
した後、ビデオメモリから映像データを読み出して表示
装置に表示する表示モードとが切り替えられても、両表
示モードによる表示画像にずれが生じなくなり、見やす
い画像が得られるようになる。
【図１】図１は、映像表示制御装置の構成を示す電気ブ
ロック図である。
ロック図である。
【図２】図２は、ＭＰＲＡＭの構成を示す電気ブロック
図である。
図である。
【図３】図３は、ＣＲＴコントローラの出力信号を示す
タイムチャートである。
タイムチャートである。
【図４】図４は、リード転送サイクルにおけるＭＰＲＡ
Ｍの動作を示すタイムチャートである。
Ｍの動作を示すタイムチャートである。
【図５】図５は、ライト転送サイクルにおけるＭＰＲＡ
Ｍの動作を示すタイムチャートである。
Ｍの動作を示すタイムチャートである。
１ ＣＰＵ ２ ＣＲＴコントローラ ３ レジスタ ４ タイミング発生部 ７、８、９ ラッチ回路 １０、１１ マルチプレクサ １４ シリアル・クロック・ジェネレータ １５ ビデオメモリ １８ ＣＣＤカメラ ２０ セレクタ ２１ ヒデオコントロール部 ２２ ＣＲＴ ５１ ＲＡＭポート ５２ ＳＡＭポート ５３ ロー・アドレス・デコーダ
Claims (1)
- 【請求項１】 ビデオカメラ、シリアルポートを備え上
記ビデオカメラからの映像データを記憶するためのビデ
オメモリ、上記ビデオメモリのアクセスアドレスを発生
するアドレス発生部および表示装置を備えた映像表示装
置において、 上記ビデオメモリからの映像データを読み出して上記表
示装置に表示するための読出モードと上記ビデオカメラ
からのデータを上記ビデオメモリに書き込むための書込
モードとを切り替えるモード切替手段、 上記書込モード時において、上記アドレス発生部から１
水平ライン期間前に発生したアドレスで指定される上記
ビデオメモリ内の記憶エリアに、上記シリアルポートに
入力されている上記ビデオカメラからの映像データを転
送する手段、 上記読出モード時において、上記アドレス発生部から発
生しているアドレスで指定される上記ビデオメモリ内の
記憶エリアから上記シリアルポートに映像データを転送
することにより、上記ビデオメモリからの映像データを
上記表示装置に表示する第１表示制御手段、 上記ビデオカメラからの映像信号を上記ビデオメモリに
送ることなく直接に上記表示装置に表示する第２表示制
御手段、ならびに上記第１表示制御手段による表示モー
ドと上記第２表示制御手段による表示モードとを切り替
える表示モード切替手段、 を備えている映像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4282922A JPH06133192A (ja) | 1992-10-21 | 1992-10-21 | 映像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4282922A JPH06133192A (ja) | 1992-10-21 | 1992-10-21 | 映像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06133192A true JPH06133192A (ja) | 1994-05-13 |
Family
ID=17658854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4282922A Pending JPH06133192A (ja) | 1992-10-21 | 1992-10-21 | 映像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06133192A (ja) |
-
1992
- 1992-10-21 JP JP4282922A patent/JPH06133192A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960035628A (ko) | 메모리 인터페이스 회로 및 액세스 방법 | |
| US5654773A (en) | Picture storage device separates luminance signal into even number and odd number data and separates two channel color signal into former half pixels and latter half pixels | |
| US4748504A (en) | Video memory control apparatus | |
| KR100194922B1 (ko) | 화면비 변환장치 | |
| US5438376A (en) | Image processing apparatus and image reception apparatus using the same | |
| JP2577926B2 (ja) | 画像データの書き込み及び読み出し方法 | |
| US5963221A (en) | Device for writing and reading of size reduced video on a video screen by fixing read and write of alternating field memories during resize operation | |
| JPH0620292B2 (ja) | 時間軸修正機能を有する映像信号回路 | |
| US6928118B1 (en) | Device and method for displaying video | |
| JP3423327B2 (ja) | 映像信号入出力装置 | |
| JPH06245115A (ja) | 映像表示装置 | |
| JP2918049B2 (ja) | ピクチャ・イン・ピクチャのための記憶方法 | |
| KR970003427B1 (ko) | 디지탈 비디오 신호의 스캔속도 변환장치 | |
| JP2548018B2 (ja) | 倍速変換装置 | |
| JPH0431892A (ja) | ビデオ信号表示装置 | |
| KR930009803B1 (ko) | 고해상도 칼라그래픽 처리장치 | |
| JPS63148292A (ja) | 画像メモリアクセス装置 | |
| KR930009183B1 (ko) | 디지탈 텔레비젼 수상기의 움직임 궤적표시회로 | |
| KR0132433Y1 (ko) | 비데오 필드 메모리의 쓰기 제어장치 | |
| KR100206265B1 (ko) | 씨알티 디스플레이 인터페이스장치의 어드레스 디코딩방식 | |
| JPH06289846A (ja) | 動画像出力装置 | |
| JPH0591403A (ja) | 画像データ転送装置 | |
| JPH03287299A (ja) | 画像拡大縮小装置 | |
| JPH113066A (ja) | 液晶表示装置 | |
| JPH0642133B2 (ja) | 表示装置 |