JPH06133327A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH06133327A JPH06133327A JP30628392A JP30628392A JPH06133327A JP H06133327 A JPH06133327 A JP H06133327A JP 30628392 A JP30628392 A JP 30628392A JP 30628392 A JP30628392 A JP 30628392A JP H06133327 A JPH06133327 A JP H06133327A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- subcarrier
- output
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】
【目的】 水平同期信号ＨＤとサブキャリアとの周波数
インターリーブ関係を満たし、かつドットクロールを発
生させない複合カラー映像信号を得ること。 【構成】 ドット・クロック発振回路２０のクロックに
同期して動作する信号処理回路１２、Ｄ／Ａ変換回路１
４で色信号をエンコーダ１６に導き、クロックに同期し
た複合同期信号ＨＤ、ＶＤとサブキャリア発振回路３０
のサブキャリアとをエンコーダ１６に導き、このエンコ
ーダ１６によって、色信号で変調されたサブキャリア、
ＨＤ、ＶＤおよび輝度信号を合成して複合カラー映像信
号を出力する画像処理装置において、サブキャリア発振
回路３０を、ドット・クロック発振回路２０から出力す
るクロックに同期したＨＤにロックし、かつＨＤと周波
数インターリーブ関係を満たすサブキャリアを出力する
ＰＬＬ回路で形成する。
インターリーブ関係を満たし、かつドットクロールを発
生させない複合カラー映像信号を得ること。 【構成】 ドット・クロック発振回路２０のクロックに
同期して動作する信号処理回路１２、Ｄ／Ａ変換回路１
４で色信号をエンコーダ１６に導き、クロックに同期し
た複合同期信号ＨＤ、ＶＤとサブキャリア発振回路３０
のサブキャリアとをエンコーダ１６に導き、このエンコ
ーダ１６によって、色信号で変調されたサブキャリア、
ＨＤ、ＶＤおよび輝度信号を合成して複合カラー映像信
号を出力する画像処理装置において、サブキャリア発振
回路３０を、ドット・クロック発振回路２０から出力す
るクロックに同期したＨＤにロックし、かつＨＤと周波
数インターリーブ関係を満たすサブキャリアを出力する
ＰＬＬ回路で形成する。
Description
【０００１】
【産業上の利用分野】本発明は、信号処理回路で信号処
理されたデジタルのＲ（赤）、Ｇ（緑）、Ｂ（青）信号
（すなわち画像データ）をＤ／Ａ（デジタル／アナロ
グ）変換回路でアナログ信号に変換し、ついでエンコー
ダ（例えばカラーエンコーダ）によって複合カラー映像
信号に変換するようにした画像処理装置に関するもので
ある。
理されたデジタルのＲ（赤）、Ｇ（緑）、Ｂ（青）信号
（すなわち画像データ）をＤ／Ａ（デジタル／アナロ
グ）変換回路でアナログ信号に変換し、ついでエンコー
ダ（例えばカラーエンコーダ）によって複合カラー映像
信号に変換するようにした画像処理装置に関するもので
ある。
【０００２】
【従来の技術】従来、この種の画像処理装置は、図２に
示すように構成されていた。すなわち、パソコン等のＶ
ＲＡＭ（ビデオラム）１０に記録された複数ビットデー
タ列のデジタルのＲ、Ｇ、Ｂ信号を信号処理回路１２で
信号処理（例えば水平周波数変換や画像の拡大、縮小等
の処理）し、ついでＤ／Ａ変換回路１４でアナログ信号
に変換してＮＴＳＣ（Ｎａｔｉｏｎａｌ Ｔｅｌｅｖｉ
ｓｉｏｎ ＳｙｓｔｅｍＣｏｍｍｉｔｔｅｅ）エンコー
ダ１６に導く。
示すように構成されていた。すなわち、パソコン等のＶ
ＲＡＭ（ビデオラム）１０に記録された複数ビットデー
タ列のデジタルのＲ、Ｇ、Ｂ信号を信号処理回路１２で
信号処理（例えば水平周波数変換や画像の拡大、縮小等
の処理）し、ついでＤ／Ａ変換回路１４でアナログ信号
に変換してＮＴＳＣ（Ｎａｔｉｏｎａｌ Ｔｅｌｅｖｉ
ｓｉｏｎ ＳｙｓｔｅｍＣｏｍｍｉｔｔｅｅ）エンコー
ダ１６に導く。
【０００３】表示制御回路１８は、ドット・クロック発
振回路２０から出力するクロックに同期したアドレス・
クロック、動作クロック、複合同期信号等のタイミング
信号を、それぞれ前記ＶＲＡＭ１０、信号処理回路１２
およびＤ／Ａ変換回路１４、ＮＴＳＣエンコーダ１６に
出力する。サブキャリア発振回路２２は、周波数がＦｓ
ｃ（約３．５８ＭＨｚ）のサブキャリア（色副搬送波）
を前記ＮＴＳＣエンコーダ１６に出力する。このＮＴＳ
Ｃエンコーダ１６は、色信号で変調されたサブキャリ
ア、複合同期信号および輝度信号を合成したＮＴＳＣ複
合カラー映像信号を出力する。
振回路２０から出力するクロックに同期したアドレス・
クロック、動作クロック、複合同期信号等のタイミング
信号を、それぞれ前記ＶＲＡＭ１０、信号処理回路１２
およびＤ／Ａ変換回路１４、ＮＴＳＣエンコーダ１６に
出力する。サブキャリア発振回路２２は、周波数がＦｓ
ｃ（約３．５８ＭＨｚ）のサブキャリア（色副搬送波）
を前記ＮＴＳＣエンコーダ１６に出力する。このＮＴＳ
Ｃエンコーダ１６は、色信号で変調されたサブキャリ
ア、複合同期信号および輝度信号を合成したＮＴＳＣ複
合カラー映像信号を出力する。
【０００４】
【発明が解決しようとする課題】しかしながら、図２に
示した従来例では、ドット・クロック発振回路２０とサ
ブキャリア発振回路２２が互いに独立し、ドット・クロ
ック発振回路２０から出力するクロックとサブキャリア
発振回路２２から出力するサブキャリアとが同期してい
ない。また、ＮＴＳＣ複合カラー映像信号の複合同期信
号（水平同期信号ＨＤおよび垂直同期信号ＶＤ）は、ド
ット・クロック発振回路２０から出力するクロックを基
にして作成されている。
示した従来例では、ドット・クロック発振回路２０とサ
ブキャリア発振回路２２が互いに独立し、ドット・クロ
ック発振回路２０から出力するクロックとサブキャリア
発振回路２２から出力するサブキャリアとが同期してい
ない。また、ＮＴＳＣ複合カラー映像信号の複合同期信
号（水平同期信号ＨＤおよび垂直同期信号ＶＤ）は、ド
ット・クロック発振回路２０から出力するクロックを基
にして作成されている。
【０００５】このため、水平同期信号ＨＤとサブキャリ
アとの周波数インターリーブ関係が崩れ、ＴＶ画面上に
ドット状の妨害（ドットクロール）が発生するという問
題点があった。なお、周波数インターリーブとは、帯域
幅を拡げないようにするために輝度信号の帯域の中でサ
ブキャリアを選び、このサブキャリアと水平同期信号Ｈ
Ｄを同期させ、しかもサブキャリアの周波数Ｆｓｃと水
平同期信号ＨＤの周波数Ｆｈとを所定の関係（例えばＦ
ｓｃ＝（４５５／２）×Ｆｈ）にして、輝度信号と色信
号のエネルギー成分が重ならずに伝送できるような関係
にすることをいう。
アとの周波数インターリーブ関係が崩れ、ＴＶ画面上に
ドット状の妨害（ドットクロール）が発生するという問
題点があった。なお、周波数インターリーブとは、帯域
幅を拡げないようにするために輝度信号の帯域の中でサ
ブキャリアを選び、このサブキャリアと水平同期信号Ｈ
Ｄを同期させ、しかもサブキャリアの周波数Ｆｓｃと水
平同期信号ＨＤの周波数Ｆｈとを所定の関係（例えばＦ
ｓｃ＝（４５５／２）×Ｆｈ）にして、輝度信号と色信
号のエネルギー成分が重ならずに伝送できるような関係
にすることをいう。
【０００６】本発明は上述の問題点に鑑みなされたもの
で、ドット・クロック発振回路から出力するクロックの
周波数に係わらず水平同期信号ＨＤとサブキャリアとの
周波数インターリーブ関係を満たし、ＴＶ画面上にドッ
トクロールを発生させることのない良質な複合カラー映
像信号を得ることのできる画像処理装置を提供すること
を目的とするものである。
で、ドット・クロック発振回路から出力するクロックの
周波数に係わらず水平同期信号ＨＤとサブキャリアとの
周波数インターリーブ関係を満たし、ＴＶ画面上にドッ
トクロールを発生させることのない良質な複合カラー映
像信号を得ることのできる画像処理装置を提供すること
を目的とするものである。
【０００７】
【課題を解決するための手段】本発明は、ドット・クロ
ック発振回路から出力するクロックに同期して動作する
信号処理回路およびＤ／Ａ変換回路によって、デジタル
のＲ、Ｇ、Ｂ信号の信号処理およびアナログ信号への変
換を行なってエンコーダに導き、前記ドット・クロック
発振回路から出力するクロックに同期した複合同期信号
とサブキャリア発振回路から出力するサブキャリアとを
前記エンコーダに導き、前記エンコーダによって、色信
号で変調されたサブキャリア、前記複合同期信号および
輝度信号を合成して複合カラー映像信号を出力するよう
にした画像処理装置において、前記サブキャリア発振回
路を、前記ドット・クロック発振回路から出力するクロ
ックに同期した水平同期信号にロックし、かつ前記水平
同期信号と周波数インターリーブ関係を満たすサブキャ
リアを出力するＰＬＬ回路で形成してなることを特徴と
するものである。
ック発振回路から出力するクロックに同期して動作する
信号処理回路およびＤ／Ａ変換回路によって、デジタル
のＲ、Ｇ、Ｂ信号の信号処理およびアナログ信号への変
換を行なってエンコーダに導き、前記ドット・クロック
発振回路から出力するクロックに同期した複合同期信号
とサブキャリア発振回路から出力するサブキャリアとを
前記エンコーダに導き、前記エンコーダによって、色信
号で変調されたサブキャリア、前記複合同期信号および
輝度信号を合成して複合カラー映像信号を出力するよう
にした画像処理装置において、前記サブキャリア発振回
路を、前記ドット・クロック発振回路から出力するクロ
ックに同期した水平同期信号にロックし、かつ前記水平
同期信号と周波数インターリーブ関係を満たすサブキャ
リアを出力するＰＬＬ回路で形成してなることを特徴と
するものである。
【０００８】
【作用】信号処理回路およびＤ／Ａ変換回路は、ドット
・クロック発振回路から出力するクロックに同期して動
作し、デジタルのＲ、Ｇ、Ｂ信号の信号処理およびアナ
ログ信号への変換を行なってエンコーダ（例えばＮＴＳ
Ｃエンコーダ）に導く。また、ドット・クロック発振回
路から出力するクロックに同期した複合同期信号とサブ
キャリア発振回路から出力するサブキャリアとは、エン
コーダに導かれる。このため、エンコーダは、色信号で
変調されたサブキャリア、複合同期信号および輝度信号
を合成して複合カラー映像信号を出力する。
・クロック発振回路から出力するクロックに同期して動
作し、デジタルのＲ、Ｇ、Ｂ信号の信号処理およびアナ
ログ信号への変換を行なってエンコーダ（例えばＮＴＳ
Ｃエンコーダ）に導く。また、ドット・クロック発振回
路から出力するクロックに同期した複合同期信号とサブ
キャリア発振回路から出力するサブキャリアとは、エン
コーダに導かれる。このため、エンコーダは、色信号で
変調されたサブキャリア、複合同期信号および輝度信号
を合成して複合カラー映像信号を出力する。
【０００９】このとき、エンコーダにサブキャリアを出
力するサブキャリア発振回路は、ドット・クロック発振
回路から出力するクロックに同期した水平同期信号にロ
ックし、かつ水平同期信号と周波数インターリーブ関係
を満たしたサブキャリアを出力するＰＬＬ回路で形成さ
れているので、エンコーダに導かれるサブキャリアは、
ドット・クロック発振回路から出力するクロックに同期
した水平同期信号に同期するとともに、この水平同期信
号と周波数インターリーブ関係を満たしている。このた
め、ドット・クロック発振回路から出力するクロックの
周波数に係わらず水平同期信号とサブキャリアとの周波
数インターリーブ関係を満たすことができ、ＴＶ画面上
にドットクロールを発生させることのない良質な複合カ
ラー映像信号を得ることができる
力するサブキャリア発振回路は、ドット・クロック発振
回路から出力するクロックに同期した水平同期信号にロ
ックし、かつ水平同期信号と周波数インターリーブ関係
を満たしたサブキャリアを出力するＰＬＬ回路で形成さ
れているので、エンコーダに導かれるサブキャリアは、
ドット・クロック発振回路から出力するクロックに同期
した水平同期信号に同期するとともに、この水平同期信
号と周波数インターリーブ関係を満たしている。このた
め、ドット・クロック発振回路から出力するクロックの
周波数に係わらず水平同期信号とサブキャリアとの周波
数インターリーブ関係を満たすことができ、ＴＶ画面上
にドットクロールを発生させることのない良質な複合カ
ラー映像信号を得ることができる
【００１０】
【実施例】以下、本発明による画像処理装置の一実施例
を図１を用いて説明する。図１において図２と同一部分
は同一符号とする。図１において、１０はパソコン等の
ＶＲＡＭで、このＶＲＡＭ１０には信号処理回路１２が
結合し、この信号処理回路１２の出力側にはＤ／Ａ変換
回路１４およびＮＴＳＣエンコーダ１６が順次結合して
いる。１８は表示制御回路、２０はドット・クロック発
振回路で、前記表示制御回路１８は、前記ドット・クロ
ック発振回路２０から出力するクロックに同期したアド
レスクロック、動作クロック、複合同期信号（水平同期
信号ＨＤおよび垂直同期信号ＶＤ）等のタイミング信号
を、それぞれ前記ＶＲＡＭ１０、信号処理回路１２およ
びＤ／Ａ変換回路１４、ＮＴＳＣエンコーダ１６に出力
するように構成されている。
を図１を用いて説明する。図１において図２と同一部分
は同一符号とする。図１において、１０はパソコン等の
ＶＲＡＭで、このＶＲＡＭ１０には信号処理回路１２が
結合し、この信号処理回路１２の出力側にはＤ／Ａ変換
回路１４およびＮＴＳＣエンコーダ１６が順次結合して
いる。１８は表示制御回路、２０はドット・クロック発
振回路で、前記表示制御回路１８は、前記ドット・クロ
ック発振回路２０から出力するクロックに同期したアド
レスクロック、動作クロック、複合同期信号（水平同期
信号ＨＤおよび垂直同期信号ＶＤ）等のタイミング信号
を、それぞれ前記ＶＲＡＭ１０、信号処理回路１２およ
びＤ／Ａ変換回路１４、ＮＴＳＣエンコーダ１６に出力
するように構成されている。
【００１１】３０はＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ
Ｌｏｏｐ）回路で構成されたサブキャリア発振回路
で、このサブキャリア発振回路３０は、位相比較回路３
２と、位相比較回路３２の出力側に順次結合したＬＰＦ
（ローパスフィルタ）３４、ＶＣＯ（電圧制御発振器）
３６および分周カウンタ３８とからなり、前記位相比較
回路３２が分周カウンタ３８から出力する信号と前記表
示制御回路１８から出力する水平同期信号ＨＤとの位相
を比較し、その比較出力をＬＰＦ３４およびＶＣＯ３６
を介して分周カウンタ３８へ出力することによって、水
平同期信号ＨＤにロックし、かつ前記水平同期信号ＨＤ
と周波数インターリーブ関係を満たすサブキャリアを前
記ＮＴＳＣエンコーダ１６に出力するように構成されて
いる。
Ｌｏｏｐ）回路で構成されたサブキャリア発振回路
で、このサブキャリア発振回路３０は、位相比較回路３
２と、位相比較回路３２の出力側に順次結合したＬＰＦ
（ローパスフィルタ）３４、ＶＣＯ（電圧制御発振器）
３６および分周カウンタ３８とからなり、前記位相比較
回路３２が分周カウンタ３８から出力する信号と前記表
示制御回路１８から出力する水平同期信号ＨＤとの位相
を比較し、その比較出力をＬＰＦ３４およびＶＣＯ３６
を介して分周カウンタ３８へ出力することによって、水
平同期信号ＨＤにロックし、かつ前記水平同期信号ＨＤ
と周波数インターリーブ関係を満たすサブキャリアを前
記ＮＴＳＣエンコーダ１６に出力するように構成されて
いる。
【００１２】前記ＶＣＯ３６は、前記ＬＰＦ３４からの
出力電圧に比例した周波数（ｎ×Ｆｓｃ）で発振し（ｎ
は正の整数）、その発振信号をサブキャリアとして前記
ＮＴＳＣエンコーダ１６に出力する。前記分周カウンタ
３８は、前記ＶＣＯ３６から出力する発振信号を（ｎ×
（４５５／２））分周して前記位相比較回路３２の一方
の入力側に出力し、前記位相比較回路３２の他方の入力
側には前記表示制御回路１８から出力する水平同期信号
ＨＤが入力している。
出力電圧に比例した周波数（ｎ×Ｆｓｃ）で発振し（ｎ
は正の整数）、その発振信号をサブキャリアとして前記
ＮＴＳＣエンコーダ１６に出力する。前記分周カウンタ
３８は、前記ＶＣＯ３６から出力する発振信号を（ｎ×
（４５５／２））分周して前記位相比較回路３２の一方
の入力側に出力し、前記位相比較回路３２の他方の入力
側には前記表示制御回路１８から出力する水平同期信号
ＨＤが入力している。
【００１３】つぎに、前記実施例の作用を図２を併用し
て説明する。 （イ）表示制御回路１８は、ドット・クロック発振回路
２０から出力するクロックに同期したアドレス・クロッ
ク、動作クロック、複合同期信号（水平同期信号ＨＤお
よび垂直同期信号ＶＤ）をタイミング信号として、それ
ぞれ前記ＶＲＡＭ１０、信号処理回路１２およびＤ／Ａ
変換回路１４、ＮＴＳＣエンコーダ１６に出力するとと
もに、水平同期信号ＨＤをサブキャリア発振回路３０の
位相比較回路３２の一方の入力側に出力している。
て説明する。 （イ）表示制御回路１８は、ドット・クロック発振回路
２０から出力するクロックに同期したアドレス・クロッ
ク、動作クロック、複合同期信号（水平同期信号ＨＤお
よび垂直同期信号ＶＤ）をタイミング信号として、それ
ぞれ前記ＶＲＡＭ１０、信号処理回路１２およびＤ／Ａ
変換回路１４、ＮＴＳＣエンコーダ１６に出力するとと
もに、水平同期信号ＨＤをサブキャリア発振回路３０の
位相比較回路３２の一方の入力側に出力している。
【００１４】（ロ）ＰＬＬ回路で形成されたサブキャリ
ア発振回路３０は、水平同期信号ＨＤにロックし、かつ
水平同期信号ＨＤと周波数インターリーブ関係を満たし
たサブキャリアを、ＮＴＳＣエンコーダ１６に出力す
る。すなわち、位相比較回路３２によって、分周カウン
タ３８から出力する信号と表示制御回路１８から出力す
る水平同期信号ＨＤとの位相比較が行なわれ、その位相
差に比例した電圧がＬＰＦ３４から出力し、その出力電
圧に比例した発振周波数の発振信号がＶＣＯ３６から分
周カウンタ３８に出力し、この分周カウンタ３８で（ｎ
×（４５５／２））分周された信号が位相比較回路３２
にフィードバックすることにより、ＶＣＯ３６からＮＴ
ＳＣエンコーダへ、水平同期信号ＨＤにロックし、かつ
水平同期信号ＨＤと周波数インターリーブ関係を満たし
たサブキャリアが出力する。
ア発振回路３０は、水平同期信号ＨＤにロックし、かつ
水平同期信号ＨＤと周波数インターリーブ関係を満たし
たサブキャリアを、ＮＴＳＣエンコーダ１６に出力す
る。すなわち、位相比較回路３２によって、分周カウン
タ３８から出力する信号と表示制御回路１８から出力す
る水平同期信号ＨＤとの位相比較が行なわれ、その位相
差に比例した電圧がＬＰＦ３４から出力し、その出力電
圧に比例した発振周波数の発振信号がＶＣＯ３６から分
周カウンタ３８に出力し、この分周カウンタ３８で（ｎ
×（４５５／２））分周された信号が位相比較回路３２
にフィードバックすることにより、ＶＣＯ３６からＮＴ
ＳＣエンコーダへ、水平同期信号ＨＤにロックし、かつ
水平同期信号ＨＤと周波数インターリーブ関係を満たし
たサブキャリアが出力する。
【００１５】（ハ）一方、表示制御回路１８からのアド
レス・クロック等に基づいて、ＶＲＡＭ１０からデジタ
ルのＲ、Ｇ、Ｂ信号が読み出され、ついで信号処理回路
１２によって信号処理（例えば水平周波数変換や画像の
拡大、縮小等の処理）され、ついでＤ／Ａ変換回路１４
でアナログ信号に変換されてＮＴＳＣエンコーダ１６に
入力する。このため、ＮＴＳＣエンコーダ１６は、色信
号で変調されたサブキャリア、複合同期信号（ＨＤおよ
びＶＤ）および輝度信号を合成し、その合成したＮＴＳ
Ｃ複合カラー映像信号を出力する。
レス・クロック等に基づいて、ＶＲＡＭ１０からデジタ
ルのＲ、Ｇ、Ｂ信号が読み出され、ついで信号処理回路
１２によって信号処理（例えば水平周波数変換や画像の
拡大、縮小等の処理）され、ついでＤ／Ａ変換回路１４
でアナログ信号に変換されてＮＴＳＣエンコーダ１６に
入力する。このため、ＮＴＳＣエンコーダ１６は、色信
号で変調されたサブキャリア、複合同期信号（ＨＤおよ
びＶＤ）および輝度信号を合成し、その合成したＮＴＳ
Ｃ複合カラー映像信号を出力する。
【００１６】前記実施例では、本発明を日本やアメリカ
で採用されているＮＴＳＣ方式のカラーテレビ信号の画
像処理の場合について説明したが、本発明はこれに限る
ものでなく、例えば西ヨーロッパで採用されているＰＡ
Ｌ（Ｐｈａｓｅ Ａｌｔｅｒｎａｔｅ Ｌｉｎｅ）方式
のカラーテレビ信号の画像処理の場合についても利用で
きること勿論である。このＰＡＬ方式の場合において
は、水平同期信号および垂直同期信号の周波数をＰＡＬ
方式に合致させるとともに、サブキャリアの周波数Ｆｓ
ｃを約４．４３ＭＨｚに、分周カウンタの分周比をｎ×
（１１３５／４）にする。
で採用されているＮＴＳＣ方式のカラーテレビ信号の画
像処理の場合について説明したが、本発明はこれに限る
ものでなく、例えば西ヨーロッパで採用されているＰＡ
Ｌ（Ｐｈａｓｅ Ａｌｔｅｒｎａｔｅ Ｌｉｎｅ）方式
のカラーテレビ信号の画像処理の場合についても利用で
きること勿論である。このＰＡＬ方式の場合において
は、水平同期信号および垂直同期信号の周波数をＰＡＬ
方式に合致させるとともに、サブキャリアの周波数Ｆｓ
ｃを約４．４３ＭＨｚに、分周カウンタの分周比をｎ×
（１１３５／４）にする。
【００１７】
【発明の効果】本発明による画像処理装置は、上記のよ
うに、エンコーダにサブキャリアを出力するサブキャリ
ア発振回路を、ドット・クロック発振回路から出力する
クロックに同期した水平同期信号にロックし、かつ水平
同期信号と周波数インターリーブ関係を満たすサブキャ
リアを出力するＰＬＬ回路で形成し、エンコーダによっ
て、色信号で変調されたサブキャリアと、ドット・クロ
ック発振回路から出力するクロックに同期した複合同期
信号と、輝度信号とを合成して、複合カラー映像信号と
して出力するようにしたので、ドット・クロック発振回
路から出力するクロックの周波数に係わらず水平同期信
号とサブキャリアとの周波数インターリーブ関係を満た
すことができ、ＴＶ画面上にドットクロールを発生させ
ることのない良質な複合カラー映像信号を得ることがで
きる。
うに、エンコーダにサブキャリアを出力するサブキャリ
ア発振回路を、ドット・クロック発振回路から出力する
クロックに同期した水平同期信号にロックし、かつ水平
同期信号と周波数インターリーブ関係を満たすサブキャ
リアを出力するＰＬＬ回路で形成し、エンコーダによっ
て、色信号で変調されたサブキャリアと、ドット・クロ
ック発振回路から出力するクロックに同期した複合同期
信号と、輝度信号とを合成して、複合カラー映像信号と
して出力するようにしたので、ドット・クロック発振回
路から出力するクロックの周波数に係わらず水平同期信
号とサブキャリアとの周波数インターリーブ関係を満た
すことができ、ＴＶ画面上にドットクロールを発生させ
ることのない良質な複合カラー映像信号を得ることがで
きる。
【図１】本発明による画像処理装置の一実施例を示すブ
ロック図である。
ロック図である。
【図２】従来例を示すブロック図である。
１２…信号処理回路、 １４…Ｄ／Ａ変換回路、１６…
ＮＴＳＣエンコーダ（エンコーダの一例）、１８…表示
制御回路、２０…ドット・クロック発振回路、３０…サ
ブキャリア発振回路、 ３２…位相比較回路、３４…Ｌ
ＰＦ、 ３６…ＶＣＯ、３８…分周カウンタ、 ＨＤ…
水平同期信号、ＶＤ…垂直同期信号。
ＮＴＳＣエンコーダ（エンコーダの一例）、１８…表示
制御回路、２０…ドット・クロック発振回路、３０…サ
ブキャリア発振回路、 ３２…位相比較回路、３４…Ｌ
ＰＦ、 ３６…ＶＣＯ、３８…分周カウンタ、 ＨＤ…
水平同期信号、ＶＤ…垂直同期信号。
Claims (1)
- 【請求項１】ドット・クロック発振回路から出力するク
ロックに同期して動作する信号処理回路およびＤ／Ａ変
換回路によって、デジタルのＲ、Ｇ、Ｂ信号の信号処理
およびアナログ信号への変換を行なってエンコーダに導
き、前記ドット・クロック発振回路から出力するクロッ
クに同期した複合同期信号とサブキャリア発振回路から
出力するサブキャリアとを前記エンコーダに導き、前記
エンコーダによって、色信号で変調されたサブキャリ
ア、前記複合同期信号および輝度信号を合成して複合カ
ラー映像信号を出力するようにした画像処理装置におい
て、前記サブキャリア発振回路を、前記ドット・クロッ
ク発振回路から出力するクロックに同期した水平同期信
号にロックし、かつ前記水平同期信号と周波数インター
リーブ関係を満たすサブキャリアを出力するＰＬＬ回路
で形成してなることを特徴とする画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30628392A JPH06133327A (ja) | 1992-10-20 | 1992-10-20 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30628392A JPH06133327A (ja) | 1992-10-20 | 1992-10-20 | 画像処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06133327A true JPH06133327A (ja) | 1994-05-13 |
Family
ID=17955236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30628392A Pending JPH06133327A (ja) | 1992-10-20 | 1992-10-20 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06133327A (ja) |
-
1992
- 1992-10-20 JP JP30628392A patent/JPH06133327A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0806867A2 (en) | Video signal processing apparatus | |
| KR920000299B1 (ko) | 디지털 비디오 신호처리회로 | |
| EP0196315A1 (en) | FREQUENCY GENERATION FOR THE ENCODING AND DECODING OF A M.A.C. TELEVISION SIGNAL. | |
| JP3357028B2 (ja) | デジタル映像機器のためのクロック供給装置 | |
| US5200834A (en) | Magnetic recording and reproducing apparatus obtaining separate clock signals from brightness and color components of a video signal | |
| US4870490A (en) | Television receiver | |
| US5912714A (en) | Clock generator for a video signal processing apparatus | |
| JPH06133327A (ja) | 画像処理装置 | |
| US4709256A (en) | Wide screen composite video signal encoder and standard aspect ratio decoder having barst and subcarrier components of different frequencies | |
| US5907368A (en) | Information processing apparatus having function capable of displaying image by television signal | |
| US5041906A (en) | Digital video signal processing method and apparatus therefor | |
| JPH0321918B2 (ja) | ||
| KR930009180B1 (ko) | 텔레비젼 방식 변환기 | |
| JPH09153798A (ja) | 可変周波数発生装置及びビデオ信号処理装置 | |
| JP3511821B2 (ja) | 映像信号処理回路 | |
| JPH0720271B2 (ja) | Ｐａｌ方式テレビジョン受像機におけるフリッカーフリー回路 | |
| JPS62180689A (ja) | 表示制御クロツク発生回路装置 | |
| JPS63117582A (ja) | 順次走査変換テレビジヨン受像機 | |
| JPH0451836B2 (ja) | ||
| JPH03239086A (ja) | テレビ受像機 | |
| JPH06301363A (ja) | グラフィックデータのエンコード方法 | |
| JPH0376493A (ja) | ハイビジョン受信機の時間軸圧縮装置 | |
| Makino et al. | A high quality digital TV utilizing 2 CMOS chips | |
| JPH02108389A (ja) | Ｐａｌ方式テレビジョン受像機におけるフリッカーフリー回路 | |
| JPH0744699B2 (ja) | Ｐａｌ方式テレビジョン受像機におけるフリッカーフリー回路 |