JPS6140145B2 - - Google Patents

Description

【発明の詳細な説明】 バイポーラ集積回路製造において、分離領域を
絶縁材料特に酸化珪素により形成する方法は、分
離領域をPN接合により形成する方法と比較して
集積度を上げ、且つ寄生容量を減ずる効果がある
ことが知られている。酸化珪素による分離法の中
で通常のNPNトランジスタを形成する際、エミ
ツタ領域を少なくとも部分的に酸化珪素（酸化
膜）に隣接させるとともに、この他の領域も少な
くとも部分的に酸化膜に隣接させる方法は、アイ
ソプレーナー、或いはウオールドエミツタと呼
ばれ極めて小型のトランジスタの製造が可能であ
る。本発明はウオールドエミツタにより製造され
た集積回路の高性能化を図るものである。

本発明の技術を用いると、ウオールドエミツタ
構造でNPNトランジスタを製造する場合、発生
し易いコレクタ−エミツタ短絡の防止に有効であ
り且つ、活性ベース接合深さの制御性を向上させ
ることによりトランジスタ特性、具体的にはhfe
特性の向上を図り、更に高速論理素子を製造する
場合には従来技術を用いたマスク合せ工程と比較
して、２回分工程を減ずることが可能である。従
来の半導体装置の製造方法を第１図Ａ〜第１図Ｅ
に示す。第１図Ａ〜第１図Ｅに於て、１は半導体
基板、２はN⁺型埋込層、３はP⁺型プレアイソレ
ーシヨン領域、４，４Ａ，４ＢはＮ型エピタキシ
ヤル層、５は酸化膜、６は窒化膜、７は分離領域
に設けた溝部、８は酸化膜、９は酸化膜の隆起
部、１０は酸化膜の端縁部分、１１はデイープコ
レクタ領域、１２は不活性ベース領域、１３は活
性ベース領域、１４はエミツタ領域、１５はコレ
クタ領域、１６はエミツタ及びベース領域の端部
である。

先ず第１図Ａに示すようにＰ型半導体基板１
に、N⁺型埋込層２を形成し、その後P⁺型プレア
イソレーシヨン領域３を形成する。このプレアイ
ソレーシヨン領域３は、後に酸化処理を行なうこ
とにより形成される絶縁酸化物の一部とともに、
分離領域を形成するためのものである。次に全面
の酸化物を除去した後、半導体基板１上にＮ型エ
ピタキシヤル層４を堆積する。次にエピタキシヤ
ル層４の表面上に、例えば700Åの緩衝用酸化膜
５を形成し、さらに酸化膜５上に耐酸化マスクと
なる窒化膜６を堆積後、分離領域の酸化膜及び窒
化膜を剥離し、開口部を設けてから酸化処理後の
半導体基板が、ほぼ平坦となるように半導体基板
をエツチングして溝７を形成する。

このような構造の半導体基板を、酸化性雰囲気
中で酸化処理を施すと分離領域が形成される（第
１図Ｂ）。酸化に伴つて体積が増大するので溝７
の部分は完全に充填され、この領域に生成する酸
化物は被着マスク下のエピタキシヤル層の高さに
ほぼ等しいレベルに達する。酸化作用が溝７の側
壁から横方向にも生ずるのでエピタキシヤル層が
最初の厚さで存在する区域にも、酸化に伴う体積
の増加により酸化膜の隆起部９が形成される。周
知のように酸化物層を経て、その端縁から酸素が
横方向にも拡散するので、酸化膜５の下にも酸化
が生ずる。酸化膜の下側の半導体基板が酸化され
る結果、酸化膜５にはそれぞれ端縁部分１０が形
成されることになる。

次に先ず窒化膜６を除去し、さらに酸化処理を
して酸化膜５の厚さを増大させた後、領域４Ｂに
コレクター抵抗低減用高濃度N⁺型拡散領域、即
ちデイープコレクタ領域１１を設ける（第１図
Ｃ）。その後領域４Ａに先ず、ベース抵抗低減用
高濃度P⁺型領域、即ち不活性ベース領域１２を
形成する。次に活性ベース領域１３を形成してか
らエミツタ拡散用マスク酸化膜を得るための酸化
処理を兼ねたドライブ・インを行なう（第１図
Ｄ）。

然る後、エミツタおよびコレクタ領域に窓開け
を行なつた後、エミツタ領域１４およびコレクタ
領域１５を形成する。この時ベース領域およびエ
ミツタ領域の２度の窓開けを行なう過程で、素子
が接している部分のバーズ・ビークが短かくな
り、ベース拡散領域の外側にエミツタ領域が拡散
する危険性が現れ、コレクタ・エミツタ短絡の原
因となる。

これについて、少し詳しくエミツタ及びベース
領域の端部１６を拡大した第２図Ａ〜第２図Ｃに
て考察する。

第２図Ａ〜第２図Ｃに於て、１０１はコレク
タ、１０２は酸化膜、１０３は不活性ベース、１
０４はレジスト、１０５は分離酸化膜の端縁部、
１０６はレジスト、１０７は活性ベース、１０８
はエミツタ、１０９は酸化膜終端部である。第２
図Ａには、活性ベース領域開口後の状態を示し
た。Ｎ型コレクタ１０１にP⁺型不活性ベース１
０３を形成し、ドライブ・インを兼ねて表面に酸
化膜を形成した後、活性ベースのパターンを形成
する。この時、拡散すべき区域の寸法が分離酸化
膜の厚膜終端位置１０５で規定されるように、大
きめのレジストパターン１０４を形成する。次に
酸化膜のエツチングを行ない活性ベースの窓開け
を行なつた場合、第２図Ａの如くなる。次に活性
ベース１０７を形成し、更に表面にエミツタの耐
拡散マスクとなり得るような酸化膜を同時に形成
させると、断面形状は第２図Ｂの如くなる。次に
エミツタのレジストパターン１０６により、酸化
膜を除去する際に、バーズ・ビークの徐々に薄く
なつている領域も同時にエツチングされ、その程
度によつてはエミツタの開口部の端がベース拡散
領域を越えて拡がる危険性がある。第２図Ｃに
は、その場合が示してあり、エミツタ１０８とコ
レクタ１０１は酸化膜終端部１０９において、短
絡状態となる。このようにウオールドエミツタ技
術に於いては、従来からバーズ・ビークの影響に
よりエミツタ形成時にエミツタ−コレクタ短絡が
生じ易い欠点があり、この欠点を克服すべく種々
の工夫がなされてきている。

その中には、例えば活性ベース形成後、酸化膜
を通してガリウムを拡散しエミツタ拡散前にエミ
ツタ形成領域の表面付近を全面的にＰ型に変換す
る方法が挙げられている。この方法によるとベー
ス層の周囲にＰ層が拡がり結果としてベースの容
量増大を招き、半導体装置の高速動作には支障を
きたす。更に従来技術ではエミツタは抜きパター
ンで形成するので実際のマスク寸法より拡がり、
高集積化と遮断周波数向上のための微細化には障
害となつていた。

従来のウオールドエミツタ技術についてまとめ
ると、トランジスタを形成する際バーズ・ビーク
の部分のエツチングを少なくとも活性ベースホト
リソ、エミツタホトリソと２度重ねる必要があり
その結果ピークの長さが短くなることによりコレ
クタ−エミツタ短絡が生ずる。この対策として現
行では例えばガリウムを拡散することが挙げられ
ているが装置の高速動作という点では問題があ
る。

本発明では従来技術に於いてバーズ・ビーク部
分を過度にエツチングすることによりコレクタ−
エミツタ短絡を生ずるという点に着目しデイープ
コレクタ形成後エミツタ拡散終了時点まで酸化膜
のエツチング工程を無くすること及び酸化性雰囲
気中での酸化処理によつて分離領域を形成した
後、この分離領域形成用マスク材を次工程、即ち
デイープコレクタ形成時更には、不活性ベース成
形時のマスクとして利用し、エツチング及び／或
はマスク合せ回数を減じる方法を提供するもので
ある。以下本発明方法の他の特徴を実施例図に従
つて説明する。第３図Ａ〜第３図Ｅは、本発明方
法の実施例工程を説明する断面図である。

まず第３図Ａに示すようにＰ型半導体基板３０
１に、N⁺型埋込層３０２を形成し、その後P⁺型
プレアイソレーシヨン領域３０３を形成する。こ
のプレアイソレーシヨン領域３０３は、後に酸化
処理を行なうことにより形成される絶縁酸化物の
一部とともに、分離領域を形成するためのもので
ある。次に全面の酸化物を除去した後、半導体基
板３０１上にＮ型エピタキシヤル層３０４を堆積
する。次にエピタキシヤル層３０４の表面上に、
多結晶シリコン３０５を堆積した後この多結晶シ
リコン３０５上に窒化シリコン３０６を堆積させ
る。その後分離酸化のパターン形成を公知のエツ
チング法により行い、更にメサエツチにより溝部
３０７を形成する。

この様な構造の半導体基板３０１を、酸化性雰
囲気中で熱処理を施すと、分離領域３０８が形成
される（第３図Ｂ）。次に分離酸化のマスクとし
て使用した窒化膜３０６のうち、デイープコレク
タ形成予定領域上の前記窒化膜３０６ａを除去
し、露出した多結晶シリコン３０５通してＮ型不
純物を導入し、更にドライブインを兼ねて酸化す
ることにより、露出した多結晶シリコン３０５を
酸化膜３０９に変質させ且つデイープコレクタ３
１０を形成する（第３図Ｃ）。次に第３図C₁の状
態でも残存している分離酸化及びデイープコレク
タ形成時のマスクとしての窒化膜３０６のうち、
エミツタ形成予定領域以外の部分に残存している
窒化膜３０６ｂを除去し、露出した多結晶シリコ
ン３０５内にＰ型不純物イオン打込法を用いて導
入し、更にドライブインを兼ねて酸化処理を行
い、Ｐ型不純物を含む多結晶シリコンを酸化膜３
０９に変質させると共にP⁺型不活性ベース領域
３１１をＮ型エピタキシヤル層３０４内に形成す
る（第３図Ｄ）。尚、理解をし易くする為に残存
した窒化膜３０６のうちデイープコレクタ形成予
定領域上のそれは３０６ａで、不活性ベース形成
予定領域及びエミツタ形成予定領域上のそれは３
０６ｂとして表しているので注意されたい（第３
図Ｂ〜第３図Ｄ）。

次にリン酸のように窒化膜を選択的に溶解する
溶液に浸すことにより、マスク合せをすることな
しにエミツタ形成部の上に残存している窒化膜３
０６ｂを除去し、多結晶シリコン３０５を露出さ
せる。

このとき不活性ベース、デイープコレクタ等他
の領域上の酸化膜３０９は残存している。ここで
先ず活性ベース領域３１２を形成するためにイオ
ン打込法を用い、多結晶シリコン３０５にＰ型不
純物を注入して、アニール処理を兼ねたドライ
ブ・インを行ない活性ベース領域３１２を形成す
る。更にエミツタ領域３１３を形成するために、
イオン打込法を用いＮ型不純物を露出した多結晶
シリコン層３０５に注入する。次に適当な熱処理
を行なうことにより単結晶中にエミツタ領域３１
３が形成され更に高濃度不純物添加多結晶シリコ
ン層３１４（エミツタ電極）が形成されることに
なる（第３図Ｅ）。

この実施例に依れば、活性ベース領域３１２の
形成と、エミツタ領域３１３の形成を独立して行
なつているが、次の様に両領域３１２及び３１３
の形成を同時に行うこともできる。

即ち、活性ベース領域３１２を形成する為の不
純物としてボロンをイオン打込法により露出した
多結晶シリコン３０５に打込み、引続きエミツタ
領域３１３を形成する為の不純物として砒素を同
じくイオン打込法により打込む。その後熱処理を
することにより、ボロンと砒素の拡散速度の違い
を利用してエミツタ領域３１３に比べ深い活性ベ
ース領域３１２を同時に形成しても良い。

以上詳細に述べた本発明方法に依れば、分離酸
化膜のバーズ・ビークの部分をエツチングする工
程を必要としないため、分離酸化膜側での活性ベ
ース開口部端とエミツタ開口部端は同一位置にな
る。

これについて、第３図Ｅで示されたエミツタ及
びベース領域の端部（〇で囲んである）を第４図
に拡大して示す。第４図Ａには不活性ベース形成
後の状態を示した。第４図Ｂは活性ベースを形成
した状態、第４図Ｃはエミツタを形成した状態を
示す。

また、不純物を深さ方向に或る距離を拡散する
と、開口部端から横方向にも同程度（７〜８割）
拡散することが知られている。従つて拡散終了後
のベースおよびエミツタの位置関係は、ベース巾
と同程度、横方向についても活性ベース領域が拡
がるのでエミツタ−コレクタの短絡は生じない。

又、本発明ではデイープコレクタ形成後エミツ
タ拡散終了迄フツ酸を用いた酸化膜のエツチング
工程を必要としないのでバーズ・ビークの膜厚は
変化しない。従つてベースおよびエミツタ開口部
の分離酸化膜側端部の位置については不変であ
る。最終的なトランジスタの構造はベース深さは
エミツタ深さと比較した場合電流利得率によつて
制御される分だけ深くなり横方向についても同程
度の拡がりが生ずるのでコレクタ−エミツタ短絡
は起こらない。

加えて、本発明方法は、分離領域形成用に使用
したマスクを所望の段階で選択的に残存させるこ
とによりデイープコレクタ領域形成及び不活性ベ
ース領域形成のマスク材として利用し、これによ
り分離領域形成時の窒化膜の除去工程と、活性ベ
ース領域１３及び不活性ベース領域１２を形成す
る為のフオトリソ工程（２回）が１回省略するこ
とができる。

更に活性ベース領域及びエミツタ領域の形成が
同時に或は異ならせて行うことができるため、活
性ベース領域の深さによつて決定される耐圧特
性、電流利得特性或は遮断周波数特性を制御し易
くなる。即ち両領域の形成を同時に行えば、エミ
ツタ領域形成時の活性ベース領域の再拡散を考慮
しないで良い為、電流利得及び遮断周波数特性を
支配するパラメータは不純物のドーズ量と１回の
ドライブインで決定できる。

一方、両領域の形成を独立して行い得る本プロ
セスは、特に高い耐圧を必要とするトランジスタ
の形成に有利である。

【図面の簡単な説明】

第１図Ａ〜Ｅ及び第２図Ａ〜Ｃは、従来の集積
回路の製造方法の工程図、第３図Ａ〜Ｅは本発明
による集積回路の製造方法の工程図、第４図Ａ〜
Ｃは本発明方法に基づいて得られたデバイスの有
用性を説明する為の図である。 ３０１……半導体基板、３０２……N⁺型埋込
層、３０３……P⁺型プレアイソレーシヨン領
域、３０４……Ｎ型エピタキシヤル層、３０５…
…多結晶シリコン膜、３０６，３０６ａ，３０６
ｂ……窒化膜、３０７ａ……分離領域に設けた溝
部、３０８，３０９……酸化膜、３１０……デイ
ープコレクタ領域、３１１……不活性ベース領
域、３１２……活性ベース領域、３１３……エミ
ツタ領域、３１４……高濃度不純物添加多結晶シ
リコン層。

Claims (1)

【特許請求の範囲】
1. １ 半導体基板上の絶縁物分離予定領域以外の前
   記基板主表面上に多結晶シリコン膜、窒化膜を選
   択的に重ねて形成した後、前記基板を酸化性雰囲
   気中に曝し、これら複合膜で覆われない前記基板
   主表面内に酸化分離領域を形成する工程と、この
   酸化分離領域で分離されたデイープコレクタ形成
   予定領域上に残存している前記窒化膜を剥離し、
   露出した前記多結晶シリコン膜にＮ型不純物を導
   入し、このＮ型不純物がドープされた多結晶シリ
   コン膜を酸化性雰囲気中に曝すことにより前記基
   板主表面内にデイープコレクタ領域を形成すると
   共に前記Ｎ型不純物がドープされた多結晶シリコ
   ン膜を酸化物化する工程と、前記酸化分離領域で
   分離されたエミツタ形成予定領域上に残存してい
   る前記窒化膜を残し残余の前記窒化膜を剥離した
   後、露出した前記多結晶シリコン膜にＰ型不純物
   を導入し、このＰ型不純物がドープされた多結晶
   シリコン膜を酸化性雰囲気中に曝すことにより前
   記基板主表面内に不活性ベース領域を形成すると
   共に前記Ｐ型不純物がドープされた前記多結晶シ
   リコン膜を酸化物化する工程と、前記エミツタ形
   成予定領域上に残存している前記窒化膜を剥離し
   た後、露出した前記多結晶シリコン膜を通して前
   記半導体基板主表面内にＰ型不純物を含む活性ベ
   ース領域及びＮ型不純物を含むエミツタ領域を形
   成することを特徴とする半導体装置の製造方法。