JPH0614523B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0614523B2 JPH0614523B2 JP59104716A JP10471684A JPH0614523B2 JP H0614523 B2 JPH0614523 B2 JP H0614523B2 JP 59104716 A JP59104716 A JP 59104716A JP 10471684 A JP10471684 A JP 10471684A JP H0614523 B2 JPH0614523 B2 JP H0614523B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- semiconductor device
- resin
- resin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Electrodes Of Semiconductors (AREA)
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 ［発明の技術分野］ この発明は、半導体装置とその製造方法に関し、さらに
詳細にはＡｌもしくはＡｌ合金製の配線とその配線上に
プラズマＣＶＤ絶縁保護膜を形成する場合の配線消失な
どの欠陥を防止する構造とその形成方法に係るものであ
る。
詳細にはＡｌもしくはＡｌ合金製の配線とその配線上に
プラズマＣＶＤ絶縁保護膜を形成する場合の配線消失な
どの欠陥を防止する構造とその形成方法に係るものであ
る。
［発明の技術的背景］ プラズマＣＶＤ法によって形成されるプラズマ窒化シリ
コン膜（以下にはＰ−ＳｉＮ膜と記載する）は水分やＮ
ａイオンの阻止能力が高く、また比較的低温で形成でき
るため、配線形成後の半導体装置パッシベーション膜な
どとして極めて優れた性質を有しており、それゆえ、現
在では高集積度の半導体装置の最終保護膜及び多層配線
間の層間絶縁膜として用いられている。
コン膜（以下にはＰ−ＳｉＮ膜と記載する）は水分やＮ
ａイオンの阻止能力が高く、また比較的低温で形成でき
るため、配線形成後の半導体装置パッシベーション膜な
どとして極めて優れた性質を有しており、それゆえ、現
在では高集積度の半導体装置の最終保護膜及び多層配線
間の層間絶縁膜として用いられている。
［背景技術の問題点］ Ｐ−ＳｉＮ膜は配線材料であるＡｌよりも熱膨脹係数が
はるかに小さいので、Ａｌ配線の上にＰ−ＳｉＮ膜を形
成した場合、膜形成後の冷却過程においてＡｌ配線はＰ
−ＳｉＮ膜の圧縮応力に起因する負の静水圧を受けるよ
うになり（Ｐ−ＳｉＮ膜のほかのプラズマＣＶＤ絶縁膜
においてもその傾向がある）、その結果、Ａｌ配線は流
動化（マイグレーション）を起し配線が消失するかのご
とき現象を生じることが知られている。
はるかに小さいので、Ａｌ配線の上にＰ−ＳｉＮ膜を形
成した場合、膜形成後の冷却過程においてＡｌ配線はＰ
−ＳｉＮ膜の圧縮応力に起因する負の静水圧を受けるよ
うになり（Ｐ−ＳｉＮ膜のほかのプラズマＣＶＤ絶縁膜
においてもその傾向がある）、その結果、Ａｌ配線は流
動化（マイグレーション）を起し配線が消失するかのご
とき現象を生じることが知られている。
第３図は従来の半導体装置において前記のごとき現象を
説明したものである。同図において、１は半導体基板、
２はＳｉＯ２等の絶縁膜、３は該絶縁膜２上に形成され
たＡｌ等の配線、４は該配線３及び絶縁膜２上に形成さ
れたＰ−ＳｉＮからなる絶縁保護膜である。図示のよう
に配線３の上に絶縁保護膜４を形成した場合、ＡｌとＰ
−ＳｉＮとは熱膨脹係数にかなりの差がある（Ａｌ：2
3.8×10-6／℃，Ｐ−ＳｉＮ：４×10-6／℃）ため、Ｐ
−ＳｉＮ膜形成（Ｐ−ＳｉＮの形成温度はほぼ400℃）
後の冷却過程においては配線３の収縮量が絶縁保護膜４
のそれよりも大きくなり、その結果、配線３の各面には
絶縁保護膜４によって外側に向う負の静水圧（各面に垂
直な引張応力）が働くことになる。その場合、配線３に
何らかの欠陥やコンタミネーション等が存在すると、そ
こに応力集中等が生じて配線３の一部３ａが流動かつ消
失して配線３の実質的な幅は設計値よりも大幅に減少
し、配線抵抗が著しく増加するという結果を招くことに
なる。この配線の一部消失は配線３の内部応力と流動化
（マイグレーション）の抵抗とが平衡するまで進行す
る。
説明したものである。同図において、１は半導体基板、
２はＳｉＯ２等の絶縁膜、３は該絶縁膜２上に形成され
たＡｌ等の配線、４は該配線３及び絶縁膜２上に形成さ
れたＰ−ＳｉＮからなる絶縁保護膜である。図示のよう
に配線３の上に絶縁保護膜４を形成した場合、ＡｌとＰ
−ＳｉＮとは熱膨脹係数にかなりの差がある（Ａｌ：2
3.8×10-6／℃，Ｐ−ＳｉＮ：４×10-6／℃）ため、Ｐ
−ＳｉＮ膜形成（Ｐ−ＳｉＮの形成温度はほぼ400℃）
後の冷却過程においては配線３の収縮量が絶縁保護膜４
のそれよりも大きくなり、その結果、配線３の各面には
絶縁保護膜４によって外側に向う負の静水圧（各面に垂
直な引張応力）が働くことになる。その場合、配線３に
何らかの欠陥やコンタミネーション等が存在すると、そ
こに応力集中等が生じて配線３の一部３ａが流動かつ消
失して配線３の実質的な幅は設計値よりも大幅に減少
し、配線抵抗が著しく増加するという結果を招くことに
なる。この配線の一部消失は配線３の内部応力と流動化
（マイグレーション）の抵抗とが平衡するまで進行す
る。
従って従来は配線の一部消失を考慮して予め配線幅を大
きく（例えば６μｍ以上に）設計しておくか、あるいは
配線表面を硬化させて配線の流動化（マイグレーショ
ン）を抑制する等の対策が行なわれてきた。
きく（例えば６μｍ以上に）設計しておくか、あるいは
配線表面を硬化させて配線の流動化（マイグレーショ
ン）を抑制する等の対策が行なわれてきた。
しかしながら、配線幅を大きくすると集積度が低下して
チップ面積が増大し、その結果、歩留りが低下するとい
う問題を生じるので好ましいことではなかった。（すな
わち、線幅を４μｍから６μｍに増加させた場合、バイ
ポーラＬＳＩの１素子当りの面積は例えば 6×103 μｍ
２／素子から15×10 3μｍ２／素子に増大し、従ってバ
イポーラＬＳＩの集積度は大幅に低下する。） また、配線表面を硬化させる方法としては従来、配線表
面にほう素をイオン注入する方法（注入量 1×1016cm-2
以下、加速電圧50keＶ）と、配線表面をＴｉＳｉ２で
（膜厚500Å）被覆する方法とが知られているが、これ
らの方法は工程コストが高いうえ配線消失を完全に抑制
することもできないため、実用には適していなかった。
チップ面積が増大し、その結果、歩留りが低下するとい
う問題を生じるので好ましいことではなかった。（すな
わち、線幅を４μｍから６μｍに増加させた場合、バイ
ポーラＬＳＩの１素子当りの面積は例えば 6×103 μｍ
２／素子から15×10 3μｍ２／素子に増大し、従ってバ
イポーラＬＳＩの集積度は大幅に低下する。） また、配線表面を硬化させる方法としては従来、配線表
面にほう素をイオン注入する方法（注入量 1×1016cm-2
以下、加速電圧50keＶ）と、配線表面をＴｉＳｉ２で
（膜厚500Å）被覆する方法とが知られているが、これ
らの方法は工程コストが高いうえ配線消失を完全に抑制
することもできないため、実用には適していなかった。
一方、従来の半導体装置及びその製造方法では、前記の
ごとき配線の一部消失とともに配線表面にヒロック３ｂ
を生じた場合の問題点があった。よく知られているよう
に、配線３の表面にヒロック３ｂが生ずると、層間絶縁
膜やパッシベーション膜（第３図の半導体装置ではＰ−
ＳｉＮ膜）にも欠陥や表面突起部４ａが生じて保護絶縁
膜自体の絶縁不良や上層配線の形成不良等が生じやすく
なるため、パッシベーション膜や層間絶縁膜はできるか
ぎり平坦化されたものであることが望ましい。
ごとき配線の一部消失とともに配線表面にヒロック３ｂ
を生じた場合の問題点があった。よく知られているよう
に、配線３の表面にヒロック３ｂが生ずると、層間絶縁
膜やパッシベーション膜（第３図の半導体装置ではＰ−
ＳｉＮ膜）にも欠陥や表面突起部４ａが生じて保護絶縁
膜自体の絶縁不良や上層配線の形成不良等が生じやすく
なるため、パッシベーション膜や層間絶縁膜はできるか
ぎり平坦化されたものであることが望ましい。
［発明の目的］ この発明の第一の目的は、前記のごとき従来の半導体装
置に存する問題点を解決し、配線の一部消失が生ずる恐
れがなく、かつヒロックによる保護膜や上層配線の不良
をほぼ完全に抑制することができる半導体装置を提供す
ることである。また、この発明の第二の目的は上記のご
とき配線の一部消失を防止しかつ平坦な保護膜とを備え
た半導体装置を高歩留りで製造することのできる製造方
法を提供することである。
置に存する問題点を解決し、配線の一部消失が生ずる恐
れがなく、かつヒロックによる保護膜や上層配線の不良
をほぼ完全に抑制することができる半導体装置を提供す
ることである。また、この発明の第二の目的は上記のご
とき配線の一部消失を防止しかつ平坦な保護膜とを備え
た半導体装置を高歩留りで製造することのできる製造方
法を提供することである。
［発明の概要］ この発明による半導体装置は、ＡｌもしくはＡｌ合金製
の配線と、該配線の上面に被着された（該配線と同一パ
ターンの）ポリイミド系樹脂製の樹脂膜と、該樹脂膜の
表面と該樹脂膜及び該配線の側面とを覆って被着された
プラズマＣＶＤ法による絶縁保護膜とを有していること
を特徴とするものである。また本発明の製造方法は配線
金属膜と樹脂膜とを積層した後同一パターンでエッチン
グし、次いでプラズマＣＶＤ法により絶縁保護膜で被覆
することを特徴としている。本発明の半導体装置では配
線の一部消失を生ずる恐れがなく、また、絶縁保護膜の
表面には配線表面のヒロックに基因する表面欠陥を生ず
ることはない。
の配線と、該配線の上面に被着された（該配線と同一パ
ターンの）ポリイミド系樹脂製の樹脂膜と、該樹脂膜の
表面と該樹脂膜及び該配線の側面とを覆って被着された
プラズマＣＶＤ法による絶縁保護膜とを有していること
を特徴とするものである。また本発明の製造方法は配線
金属膜と樹脂膜とを積層した後同一パターンでエッチン
グし、次いでプラズマＣＶＤ法により絶縁保護膜で被覆
することを特徴としている。本発明の半導体装置では配
線の一部消失を生ずる恐れがなく、また、絶縁保護膜の
表面には配線表面のヒロックに基因する表面欠陥を生ず
ることはない。
［発明の実施例］ 以下に第１図及び第２図を参照して本発明の半導体装置
及びその製造方法の実施例について説明する。
及びその製造方法の実施例について説明する。
第１図及び第２図は本発明の半導体装置を製造する方法
の概略を示したものであり、また第２図は本発明の半導
体装置の構造を示す断面図である。
の概略を示したものであり、また第２図は本発明の半導
体装置の構造を示す断面図である。
第１図及び第２図において第３図と同じ符号で表示され
ている部分は第３図の半導体装置と同じ部分を表わし、
１は半導体基板、２はＳｉＯ２等の絶縁膜、３はＡｌも
しくはＡｌ合金等からなる配線、４はＰ−ＳｉＮ膜等の
絶縁保護膜である。
ている部分は第３図の半導体装置と同じ部分を表わし、
１は半導体基板、２はＳｉＯ２等の絶縁膜、３はＡｌも
しくはＡｌ合金等からなる配線、４はＰ−ＳｉＮ膜等の
絶縁保護膜である。
本発明の半導体装置は第２図に示すように、配線３の上
面にポリイミド樹脂系からなる樹脂膜５が被覆され、該
樹脂膜５の表面と配線３の側面及び絶縁膜２の表面にわ
たってＰ−ＳｉＮ膜等からなる絶縁保護膜４が被覆され
ていることを特徴とするものである。このような構造を
有する本発明の半導体装置では、配線３の上面に樹脂膜
５が介在しているため、絶縁保護膜４の形成時において
該配線３の上面が該絶縁保護膜４に直接に接触しないの
で該絶縁保護膜４からの引張力が軽減され、その結果、
配線３の一部消失を未然に防止することができる。
面にポリイミド樹脂系からなる樹脂膜５が被覆され、該
樹脂膜５の表面と配線３の側面及び絶縁膜２の表面にわ
たってＰ−ＳｉＮ膜等からなる絶縁保護膜４が被覆され
ていることを特徴とするものである。このような構造を
有する本発明の半導体装置では、配線３の上面に樹脂膜
５が介在しているため、絶縁保護膜４の形成時において
該配線３の上面が該絶縁保護膜４に直接に接触しないの
で該絶縁保護膜４からの引張力が軽減され、その結果、
配線３の一部消失を未然に防止することができる。
また、配線３の上面に形成された樹脂膜５によって配線
３の上面のヒロック３ｂを被覆すると、樹脂膜５は配線
３のヒロック３ｂを埋めて平坦になるため、絶縁保護膜
４の表面をも平坦化することができる。
３の上面のヒロック３ｂを被覆すると、樹脂膜５は配線
３のヒロック３ｂを埋めて平坦になるため、絶縁保護膜
４の表面をも平坦化することができる。
前記のごとき本発明の半導体装置は次のような工程で製
造された。
造された。
まず、半導体基板１の全面にＳｉＯ２等の絶縁膜２を生
成させた後、ＡｌもしくはＡｌ合金を該絶縁膜２上に所
定の厚さで蒸着させて金属膜を形成し、続いて該金属膜
上にポリイミド樹脂からなる樹脂膜を1000Å〜3000Åの
厚さに形成した。樹脂膜の形成は、半導体基板１上に液
状樹脂をスピンナ塗布した後、例えば100℃で一時間、2
50℃で一時間、350℃で一時間の加熱を行って該樹脂を
硬化させることにより行われた。
成させた後、ＡｌもしくはＡｌ合金を該絶縁膜２上に所
定の厚さで蒸着させて金属膜を形成し、続いて該金属膜
上にポリイミド樹脂からなる樹脂膜を1000Å〜3000Åの
厚さに形成した。樹脂膜の形成は、半導体基板１上に液
状樹脂をスピンナ塗布した後、例えば100℃で一時間、2
50℃で一時間、350℃で一時間の加熱を行って該樹脂を
硬化させることにより行われた。
樹脂膜の形成後、該樹脂膜上に公知の方法でレジストパ
ターン６を形成し（例えば、該樹脂膜上に形成したレジ
スト膜を所定のマスクを介して選択的に露光した後、現
像及び洗浄を行うことにより）、該レジストパターン６
をマスクとして反応性イオンエッチング（ＲＩＥ）でま
ず、該樹脂膜をエッチングした（反応ガスとして酸素ガ
ス７Ｐａ、ＲＦ電力 150Ｗで）後、続いて、該金属膜
をＲＩＥエッチングする（反応ガス；ＣＣｌ４、圧力50
Ｐａ、電力 100Ｗ）ことにより第１図に示すように絶
縁膜２上に配線３及び樹脂膜５並びにレジストパターン
６が形成された状態となる。
ターン６を形成し（例えば、該樹脂膜上に形成したレジ
スト膜を所定のマスクを介して選択的に露光した後、現
像及び洗浄を行うことにより）、該レジストパターン６
をマスクとして反応性イオンエッチング（ＲＩＥ）でま
ず、該樹脂膜をエッチングした（反応ガスとして酸素ガ
ス７Ｐａ、ＲＦ電力 150Ｗで）後、続いて、該金属膜
をＲＩＥエッチングする（反応ガス；ＣＣｌ４、圧力50
Ｐａ、電力 100Ｗ）ことにより第１図に示すように絶
縁膜２上に配線３及び樹脂膜５並びにレジストパターン
６が形成された状態となる。
次にレジストパターン６を有機溶剤で剥離した後、プラ
ズマＣＶＤ装置で全面にＰ−ＳｉＮ膜からなる絶縁保護
膜４を厚さ1.0μｍに被着させることによって第１図の
ごとき本発明の半導体装置を形成した。なお、多層配線
を形成する場合には絶縁保護膜４上にさらに上層配線が
形成されることになる。
ズマＣＶＤ装置で全面にＰ−ＳｉＮ膜からなる絶縁保護
膜４を厚さ1.0μｍに被着させることによって第１図の
ごとき本発明の半導体装置を形成した。なお、多層配線
を形成する場合には絶縁保護膜４上にさらに上層配線が
形成されることになる。
また本発明のおける構造を要しないコンタクトホールな
ど所定個所については別の公知の工程を組合せることは
容易に理解できよう。
ど所定個所については別の公知の工程を組合せることは
容易に理解できよう。
［発明の効果］ 以上のごとき方法を用いて多層配線の半導体装置を多数
製作し、従来方法で作られた従来構造の多層配線の半導
体装置と比較した。
製作し、従来方法で作られた従来構造の多層配線の半導
体装置と比較した。
第４図は横軸に上下の配線の総交叉面積Ａ（mm２）をと
り、縦軸に良品率ε（％）をとって従来の半導体装置と
本発明の半導体装置とを比較表示したものであり、同図
の（ａ）は本発明の半導体装置の良品率、同図の（ｂ）
は従来の半導体装置の良品率を示す。
り、縦軸に良品率ε（％）をとって従来の半導体装置と
本発明の半導体装置とを比較表示したものであり、同図
の（ａ）は本発明の半導体装置の良品率、同図の（ｂ）
は従来の半導体装置の良品率を示す。
第４図から明らかなように、本発明の半導体装置では、
配線の交叉面積が増加しても良品率は100％を維持する
が、従来の半導体装置では配線の交叉面積が増加すると
良品率は急激に低下することがわかる。これは、本発明
の半導体装置では、樹脂膜の応力緩和作用のため配線の
損傷や一部消失などが少なく、且つ樹脂膜のヒロックを
埋める作用のため層間絶縁膜やパッシベーション膜が平
坦であるということを意味している。
配線の交叉面積が増加しても良品率は100％を維持する
が、従来の半導体装置では配線の交叉面積が増加すると
良品率は急激に低下することがわかる。これは、本発明
の半導体装置では、樹脂膜の応力緩和作用のため配線の
損傷や一部消失などが少なく、且つ樹脂膜のヒロックを
埋める作用のため層間絶縁膜やパッシベーション膜が平
坦であるということを意味している。
一方、配線の幅を４μｍにして本発明の半導体装置と従
来の半導体装置とを同数ずつ製作し、それらの半導体装
置における配線の消失量について調べた結果、本発明の
半導体装置には配線消失が全く生じなかったのに反し、
従来の半導体装置では配線の20〜40％の体積が消失して
おり、また、配線にほう素をイオン注入した従来の改良
型半導体装置でも配線の体積の10〜20％が消失している
ことがわかった。
来の半導体装置とを同数ずつ製作し、それらの半導体装
置における配線の消失量について調べた結果、本発明の
半導体装置には配線消失が全く生じなかったのに反し、
従来の半導体装置では配線の20〜40％の体積が消失して
おり、また、配線にほう素をイオン注入した従来の改良
型半導体装置でも配線の体積の10〜20％が消失している
ことがわかった。
他方、本発明の方法においてポリイミド樹脂の塗布に要
するコストを従来方法におけるＢイオン注入やＴｉＳ２
コーティング等のコストと比較したところ、ポリイミド
樹脂の塗布に要するコストはＢイオン注入やＴｉＳ２コ
ーティングのコストの１／５以下であり、本発明方法が
従来方法に比べて安価なコストで実施しうることも明ら
かになった。
するコストを従来方法におけるＢイオン注入やＴｉＳ２
コーティング等のコストと比較したところ、ポリイミド
樹脂の塗布に要するコストはＢイオン注入やＴｉＳ２コ
ーティングのコストの１／５以下であり、本発明方法が
従来方法に比べて安価なコストで実施しうることも明ら
かになった。
以上のように、本発明の半導体装置によれば、従来の半
導体装置よりも配線消失及び保護膜絶縁不良などの不良
率が低下し、かつ従来よりも配線を細くすることができ
るとともに高歩留りでかつ安価なコストで製造すること
のできる半導体装置が提供される。また、本発明の製造
方法によれば、上記のごとき優れた特性を有する本発明
の半導体装置を従来方法よりも低コストかつ高歩留りで
生産することができる半導体装置製造方法が提供され
る。
導体装置よりも配線消失及び保護膜絶縁不良などの不良
率が低下し、かつ従来よりも配線を細くすることができ
るとともに高歩留りでかつ安価なコストで製造すること
のできる半導体装置が提供される。また、本発明の製造
方法によれば、上記のごとき優れた特性を有する本発明
の半導体装置を従来方法よりも低コストかつ高歩留りで
生産することができる半導体装置製造方法が提供され
る。
第１図は本発明方法の一工程を示す断面図、第２図は本
発明の半導体装置の断面図、第３図は従来の半導体装置
の断面図、第４図は本発明の半導体装置の良品率と従来
の半導体装置の良品率とを比較表示した図である。 １……半導体基板、２……絶縁膜、３……配線、３ａ…
…（消失する）辺縁部、３ｂ……ヒロック、４……絶縁
保護膜、４ａ……絶縁保護膜の突起部、５……樹脂膜、
６……レジストパターン。
発明の半導体装置の断面図、第３図は従来の半導体装置
の断面図、第４図は本発明の半導体装置の良品率と従来
の半導体装置の良品率とを比較表示した図である。 １……半導体基板、２……絶縁膜、３……配線、３ａ…
…（消失する）辺縁部、３ｂ……ヒロック、４……絶縁
保護膜、４ａ……絶縁保護膜の突起部、５……樹脂膜、
６……レジストパターン。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 安島 隆 神奈川県川崎市幸区小向東芝町１ 株式会 社東芝多摩川工場内 (56)参考文献 特開 昭55−22865（ＪＰ，Ａ) 特開 昭53−99882（ＪＰ，Ａ)
Claims (2)
- 【請求項１】ＡｌもしくはＡｌ合金製の配線と、該配線
の所定個所以外の配線上面に被着された同じパターンの
ポリイミド樹脂製の樹脂膜と、該樹脂膜の表面と該樹脂
膜及び該配線の側面とを覆って被着されたプラズマＣＶ
Ｄ法による絶縁保護膜とを有することを特徴とする半導
体装置。 - 【請求項２】半導体基板上に直接もしくは間接にＡｌも
しくはＡｌ合金の金属膜を形成する工程と、該金属膜の
上にポリイミド樹脂系の樹脂膜を形成する工程と、該樹
脂膜の上に所定のレジストパターンを形成する工程と、
該レジストパターンをマスクとして該樹脂膜と該金属膜
とを連続してエッチングする工程と、該レジストパター
ンを剥離した後に該樹脂膜の上から該半導体基板の全面
にわたってプラズマＣＶＤ法による絶縁保護膜を被覆す
る工程とを含む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59104716A JPH0614523B2 (ja) | 1984-05-25 | 1984-05-25 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59104716A JPH0614523B2 (ja) | 1984-05-25 | 1984-05-25 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60249333A JPS60249333A (ja) | 1985-12-10 |
| JPH0614523B2 true JPH0614523B2 (ja) | 1994-02-23 |
Family
ID=14388206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59104716A Expired - Lifetime JPH0614523B2 (ja) | 1984-05-25 | 1984-05-25 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0614523B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0828419B2 (ja) * | 1986-02-20 | 1996-03-21 | 富士通株式会社 | 配線構造 |
| JP2550337B2 (ja) * | 1987-03-03 | 1996-11-06 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP4771783B2 (ja) * | 2005-10-24 | 2011-09-14 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5522865A (en) * | 1978-08-07 | 1980-02-18 | Nec Corp | Manufacturing methof of semiconductor device |
-
1984
- 1984-05-25 JP JP59104716A patent/JPH0614523B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60249333A (ja) | 1985-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08501904A (ja) | 通気性エッチ停止層を有するチップ相互接続部 | |
| US5055906A (en) | Semiconductor device having a composite insulating interlayer | |
| JPS5815250A (ja) | 半導体装置の製造方法 | |
| US5517062A (en) | Stress released VLSI structure by the formation of porous intermetal layer | |
| JPS59198734A (ja) | 多層配線構造 | |
| US5716888A (en) | Stress released VLSI structure by void formation | |
| US5358733A (en) | Stress release metallization for VLSI circuits | |
| JPS61154146A (ja) | 半導体装置の製造方法 | |
| JP3125745B2 (ja) | 半導体装置の製造方法 | |
| JPH0614523B2 (ja) | 半導体装置及びその製造方法 | |
| JP3130726B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0586661B2 (ja) | ||
| JP2550337B2 (ja) | 半導体装置の製造方法 | |
| JP2820281B2 (ja) | 半導体素子のＡ▲ｌ▼多層配線構造 | |
| JPH0332214B2 (ja) | ||
| JPS61289649A (ja) | 半導体装置の製造方法 | |
| Geffken | Multi-level metallurgy for master image structured logic | |
| JPH0642481B2 (ja) | 半導体装置の製法 | |
| JP3149169B2 (ja) | 半導体装置の製造方法 | |
| JPS6194346A (ja) | 半導体装置の製造方法 | |
| JPH0234928A (ja) | 半導体装置の製造方法 | |
| JPH077765B2 (ja) | 半導体装置の製造方法 | |
| KR890004875B1 (ko) | 반도체 다층배선 장치의 제조방법 | |
| JPS63229839A (ja) | 半導体装置 | |
| JPS59163838A (ja) | 半導体装置の製造方法 |