JPH0614703B2 - ビデオ信号処理回路 - Google Patents
ビデオ信号処理回路Info
- Publication number
- JPH0614703B2 JPH0614703B2 JP60085576A JP8557685A JPH0614703B2 JP H0614703 B2 JPH0614703 B2 JP H0614703B2 JP 60085576 A JP60085576 A JP 60085576A JP 8557685 A JP8557685 A JP 8557685A JP H0614703 B2 JPH0614703 B2 JP H0614703B2
- Authority
- JP
- Japan
- Prior art keywords
- horizontal
- vertical
- circuit
- video signal
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
- G06T3/4007—Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
- H04N5/2628—Alteration of picture size, shape, position or orientation, e.g. zooming, rotation, rolling, perspective, translation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Graphics (AREA)
- Studio Circuits (AREA)
- Image Processing (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 本発明は水平補間回路、垂直補間回路及びフィルード記
憶装置を具えているディジタル形態にコード化したテレ
ビジョン信号用のビデオ信号処理回路に関するものであ
る。
憶装置を具えているディジタル形態にコード化したテレ
ビジョン信号用のビデオ信号処理回路に関するものであ
る。
テレビジョンスタジオ装置に対しては、１個以上の画像
源を用いて種々の効果を発生でき、かつビデオ信号入力
を処理してこれらの効果を発生し得るようにする要求が
ある。これらの効果は幾つかの別個の画像源を一緒に合
成して、ディスプレイスクリーン上の複数個の位置に同
じ画像を繰返し表示させたり、個々の画像の寸法を拡大
させたり、縮小させたりするのに必要とされる。ビデオ
信号は、この場合一般にディジタル形態を成しており、
テレビジョンスタジオ装置におけるディジタルビデオ信
号用の仕用書は欧州放送協会により発行されている。特
に、斯かる仕用書には輝度信号は13.5MHzでサンプル
し、かつディジタル化して、８ビットのＰＣＭコードと
すべきである旨記載されている。また、色差信号Ｒ−Ｙ
は6.75MHzでサンプルしてから時分割多重して、13.5MHz
のレートの第２データ流とする旨も記載されている。
源を用いて種々の効果を発生でき、かつビデオ信号入力
を処理してこれらの効果を発生し得るようにする要求が
ある。これらの効果は幾つかの別個の画像源を一緒に合
成して、ディスプレイスクリーン上の複数個の位置に同
じ画像を繰返し表示させたり、個々の画像の寸法を拡大
させたり、縮小させたりするのに必要とされる。ビデオ
信号は、この場合一般にディジタル形態を成しており、
テレビジョンスタジオ装置におけるディジタルビデオ信
号用の仕用書は欧州放送協会により発行されている。特
に、斯かる仕用書には輝度信号は13.5MHzでサンプル
し、かつディジタル化して、８ビットのＰＣＭコードと
すべきである旨記載されている。また、色差信号Ｒ−Ｙ
は6.75MHzでサンプルしてから時分割多重して、13.5MHz
のレートの第２データ流とする旨も記載されている。
斯様にディジタル的にコード化したビデオ信号に対する
上述したような効果発生器は通常フィールド又はフレー
ム記憶装置、即ち１つの完全なテレビジョンフィールド
又はフレームをディジタル形態にて記憶すべく構成した
読取り−書込みメモリを具えている。画像を水平又は垂
直方向に圧縮したり又は伸長させる必要のある場合に
は、サンプルしたビデオ入力を補間して、入力ビデオ信
号サンプルを出力ビデオ信号サンプルに適合させるのが
望ましい。従って、画像をいずれかの方向に圧縮（又は
縮小）する場合には、入力信号サンプルのレートが出力
信号サンプルのレートに整合しなくなる。出力画像を入
力画像寸法の半分とする簡単な場合には一つ置きの画像
サンプルだけを記憶させ、他のものは単に捨てることが
できる。しかし、斯様な簡単な回路では他の殆どの画像
寸法縮小は不可能であり、従って、より一層満足な画像
を得るには、補間回路を用いて、記憶させるべきサンプ
ル値を隣接するサンプル値から計算する。水平及び垂直
方向に対しては別個の補間回路を使用する。画像をいず
れかの方向に伸長（又は拡大）する場合には、入力サン
プル値から追加のサンプル値を生成する必要がある。こ
の場合には入力サンプルをフィルード記憶装置に記憶さ
せ、この記憶させたサンプルを補間回路によって読出し
て、必要な中間値を計算する。従って斯様なシステムは
記憶装置の入力端子に２個と、記憶装置と補間回路の作
動を制御する適当な制御回路との出力端子に２個の全部
で４個の補間回路を具えている。これによりシステム全
体は高価で、しかも複雑となっている。
上述したような効果発生器は通常フィールド又はフレー
ム記憶装置、即ち１つの完全なテレビジョンフィールド
又はフレームをディジタル形態にて記憶すべく構成した
読取り−書込みメモリを具えている。画像を水平又は垂
直方向に圧縮したり又は伸長させる必要のある場合に
は、サンプルしたビデオ入力を補間して、入力ビデオ信
号サンプルを出力ビデオ信号サンプルに適合させるのが
望ましい。従って、画像をいずれかの方向に圧縮（又は
縮小）する場合には、入力信号サンプルのレートが出力
信号サンプルのレートに整合しなくなる。出力画像を入
力画像寸法の半分とする簡単な場合には一つ置きの画像
サンプルだけを記憶させ、他のものは単に捨てることが
できる。しかし、斯様な簡単な回路では他の殆どの画像
寸法縮小は不可能であり、従って、より一層満足な画像
を得るには、補間回路を用いて、記憶させるべきサンプ
ル値を隣接するサンプル値から計算する。水平及び垂直
方向に対しては別個の補間回路を使用する。画像をいず
れかの方向に伸長（又は拡大）する場合には、入力サン
プル値から追加のサンプル値を生成する必要がある。こ
の場合には入力サンプルをフィルード記憶装置に記憶さ
せ、この記憶させたサンプルを補間回路によって読出し
て、必要な中間値を計算する。従って斯様なシステムは
記憶装置の入力端子に２個と、記憶装置と補間回路の作
動を制御する適当な制御回路との出力端子に２個の全部
で４個の補間回路を具えている。これによりシステム全
体は高価で、しかも複雑となっている。
本発明の目的は前述したシステムよりも構成が簡単で、
テレビジョン画像を水平又は垂直のいずれか一方又は双
方向に伸長したり、又は圧縮したりすることのできるビ
デオ信号処理回路を提供することにある。
テレビジョン画像を水平又は垂直のいずれか一方又は双
方向に伸長したり、又は圧縮したりすることのできるビ
デオ信号処理回路を提供することにある。
本発明は、ディジタル形態にコード化したテレビジョン
信号用のビデオ信号処理回路において、当該回路が： 前記テレビジョン信号を受信すべく結合させたフィルタ
手段と； 前記フィルタ手段に結合され、それぞれ複数の入力及び
出力端子を有しており、各入力端子がこれらの入力端子
に供給される情報を受け取ったり、又は無視したりする
ことができ、共通の信号通路に結合される前記各出力端
子が選択的に作動することのできるようにした水平補間
回路、垂直補間回路及びフィールド記憶装置と； テレビジョン画像を水平方向又は垂直方向に圧縮すべき
か、伸長すべきかに応じて前記水平及び垂直補間回路を
前記フィールド記憶装置の前記入力端子と出力端子との
間にて個々に切り換える制御回路手段と； 前記水平補間回路、垂直補間回路及びフィルード記憶装
置の入力及び出力端子を適合させるために前記制御回路
手段に信号を供給すべく結合させた画像寸法制御手段
と； を具えていることを特徴とするビデオ信号処理回路にあ
る。
信号用のビデオ信号処理回路において、当該回路が： 前記テレビジョン信号を受信すべく結合させたフィルタ
手段と； 前記フィルタ手段に結合され、それぞれ複数の入力及び
出力端子を有しており、各入力端子がこれらの入力端子
に供給される情報を受け取ったり、又は無視したりする
ことができ、共通の信号通路に結合される前記各出力端
子が選択的に作動することのできるようにした水平補間
回路、垂直補間回路及びフィールド記憶装置と； テレビジョン画像を水平方向又は垂直方向に圧縮すべき
か、伸長すべきかに応じて前記水平及び垂直補間回路を
前記フィールド記憶装置の前記入力端子と出力端子との
間にて個々に切り換える制御回路手段と； 前記水平補間回路、垂直補間回路及びフィルード記憶装
置の入力及び出力端子を適合させるために前記制御回路
手段に信号を供給すべく結合させた画像寸法制御手段
と； を具えていることを特徴とするビデオ信号処理回路にあ
る。
なお、本明細書にて云う「水平方向」とはライン走査方
向のことであり、「垂直方向」とはフィールド走査方向
のことであり、また、フィルード記憶装置はテレビジョ
ン画像の１つ以上のフィールドを記憶し得る記憶装置の
ことであり、これは特にフレーム記憶装置を含むもので
ある。
向のことであり、「垂直方向」とはフィールド走査方向
のことであり、また、フィルード記憶装置はテレビジョ
ン画像の１つ以上のフィールドを記憶し得る記憶装置の
ことであり、これは特にフレーム記憶装置を含むもので
ある。
水平及び垂直補間回路並びにフィルード記憶装置に入力
ビデオ信号を供給する前に、このビデオ信号をろ波する
ために、水平又は垂直低域通過フィルタのいずれか一方
又は双方を設けることができる。画像寸法を縮小するよ
うなフィルタの遮断周波数を低減させる手段を設けるこ
とができる。これにより特に、エイリアシンリ（aliasi
ng）効果を低減させることにより画像寸法を小さくする
場合に画像品質が改善される。水平補間回路及び垂直補
間回路並びに記憶装置の各々は複数個の入力及び出力端
子を有しており、各入力端子はそれに現われる情報を選
択的に受信したり、又は無視したりすることができ、他
の出力端子と同じデータ通路に接続される各出力端子は
選択的に差動させることのできるようにする。この場合
には、ビデオ信号処理回路にそれぞれ入力端子及び出力
端子を選択的に作動させて、前記補間回路及び記憶装置
の配列を画像寸法制御装置の整定に応じた所望通りの配
列構成とする制御回路を設けるようにする。このように
すれば、ビデオ信号処理回路を所望通りに簡単に配列し
得る好都合な配置となり、前記補間回路及び記憶装置の
並び変えもフィールドブランキング期間中に行なうこと
ができるため、それらの配置の並び変え中に画像情報が
失われることもない。
ビデオ信号を供給する前に、このビデオ信号をろ波する
ために、水平又は垂直低域通過フィルタのいずれか一方
又は双方を設けることができる。画像寸法を縮小するよ
うなフィルタの遮断周波数を低減させる手段を設けるこ
とができる。これにより特に、エイリアシンリ（aliasi
ng）効果を低減させることにより画像寸法を小さくする
場合に画像品質が改善される。水平補間回路及び垂直補
間回路並びに記憶装置の各々は複数個の入力及び出力端
子を有しており、各入力端子はそれに現われる情報を選
択的に受信したり、又は無視したりすることができ、他
の出力端子と同じデータ通路に接続される各出力端子は
選択的に差動させることのできるようにする。この場合
には、ビデオ信号処理回路にそれぞれ入力端子及び出力
端子を選択的に作動させて、前記補間回路及び記憶装置
の配列を画像寸法制御装置の整定に応じた所望通りの配
列構成とする制御回路を設けるようにする。このように
すれば、ビデオ信号処理回路を所望通りに簡単に配列し
得る好都合な配置となり、前記補間回路及び記憶装置の
並び変えもフィールドブランキング期間中に行なうこと
ができるため、それらの配置の並び変え中に画像情報が
失われることもない。
前記制御回路には読取り専用メモリを設けることがで
き、そのメモリは画像寸法制御装置によって発生される
信号によってアドレスする。これにより記憶装置及び補
間回路の配列構成を制御するための制御回路が簡単、か
つ廉価となる。
き、そのメモリは画像寸法制御装置によって発生される
信号によってアドレスする。これにより記憶装置及び補
間回路の配列構成を制御するための制御回路が簡単、か
つ廉価となる。
各フィルタの遮断周波数を低減させる手段は種々の記憶
位置に複数組のフィルタ係数を記憶させることのできる
読取り専用メモリと、斯かる読取り専用メモリを選択画
像寸法に応じてアドレスして、適当なフィルタ係数を水
平及び垂直フィルタに供給するアドレス手段とで構成す
ることができる。
位置に複数組のフィルタ係数を記憶させることのできる
読取り専用メモリと、斯かる読取り専用メモリを選択画
像寸法に応じてアドレスして、適当なフィルタ係数を水
平及び垂直フィルタに供給するアドレス手段とで構成す
ることができる。
各フィルタの遮断周波数を或る所定画像寸法に対する正
規の所望周波数以下に低減させて、表示画像の鋭さを弱
める遮断周波数低減手段を設けることができる。これに
よりテレビジョンカメラをデフォーカシングさせること
によって得られる効果に似たソフトフォーカス効果を発
生させることができる。ソフトフォーカス効果を最大と
するには、フィルタ係数を画像寸法に無関係に最低遮断
周波数に対応するように選択することができる。
規の所望周波数以下に低減させて、表示画像の鋭さを弱
める遮断周波数低減手段を設けることができる。これに
よりテレビジョンカメラをデフォーカシングさせること
によって得られる効果に似たソフトフォーカス効果を発
生させることができる。ソフトフォーカス効果を最大と
するには、フィルタ係数を画像寸法に無関係に最低遮断
周波数に対応するように選択することができる。
以下図面につき本発明を説明する。
第１図はビデオ信号入力端子１及び処理したビデオ信号
出力端子２を有しているビデオ信号処理回路を示す。入
力端子１と出力端子２との間には垂直フィルタ３、水平
フイルタ４、垂直補間回路５、水平補間回路６及びフィ
ールド記憶装置７を配置する。なお、本明細書全体を通
じて「水平」とはライン走査方向のことであり、「垂
直」とはフィールド走査方向のことを意味するものとす
る。
出力端子２を有しているビデオ信号処理回路を示す。入
力端子１と出力端子２との間には垂直フィルタ３、水平
フイルタ４、垂直補間回路５、水平補間回路６及びフィ
ールド記憶装置７を配置する。なお、本明細書全体を通
じて「水平」とはライン走査方向のことであり、「垂
直」とはフィールド走査方向のことを意味するものとす
る。
ディスプレイに必要とされるテレビジョン画像の大きさ
は、入力ビデオ信号によって呈示されるものと同じ大き
さとしたり、入力ビデオ信号を伸長（又は拡大）させた
ものとしたり、或いは入力ビデオ信号を圧縮（又は縮
小）したものとすることができる。テレビジョン画像の
伸長又は圧縮は垂直又は水平方向のいずれかか、双方向
同時に行なうことができる。特に、テレビジョン画像は
一方向に圧縮し、他方向には拡大させることができる。
は、入力ビデオ信号によって呈示されるものと同じ大き
さとしたり、入力ビデオ信号を伸長（又は拡大）させた
ものとしたり、或いは入力ビデオ信号を圧縮（又は縮
小）したものとすることができる。テレビジョン画像の
伸長又は圧縮は垂直又は水平方向のいずれかか、双方向
同時に行なうことができる。特に、テレビジョン画像は
一方向に圧縮し、他方向には拡大させることができる。
画像を圧縮したり、又は拡大させたりする場合には、補
間回路を用いて正規の大きさの画像サンプルから中間サ
ンプルを取出すのが望ましい。画像を圧縮させる場合に
は、フィールド記憶装置にサンプルを入れる前に補間を
行なう必要があるのに対し、画像を拡大させる場合に
は、フィールド記憶装置から取出したサンプルで補間を
実行する必要がある。以前これはフィルード記憶装置の
前後双方に別個の補間回路を設けることにより成されて
いた。
間回路を用いて正規の大きさの画像サンプルから中間サ
ンプルを取出すのが望ましい。画像を圧縮させる場合に
は、フィールド記憶装置にサンプルを入れる前に補間を
行なう必要があるのに対し、画像を拡大させる場合に
は、フィールド記憶装置から取出したサンプルで補間を
実行する必要がある。以前これはフィルード記憶装置の
前後双方に別個の補間回路を設けることにより成されて
いた。
第１図に示したビデオ信号処理回路は制御回路８を具え
ており、この制御回路は多数の信号を発生して、垂直及
び水平フィルタ３及び４の帯域幅を制御したり、補間回
路５及び６を制御してこれらの補間回路により必要な計
算をして中間サンプル値を求めたり、フィルード記憶装
置のアドレス指定を制御して記憶装置のどの位置にサン
プルを記憶させるかを決定したり、補間回路５，６及び
記憶装置７の配置を並び変えて、補間回路を記憶装置の
前か後ろのいずれかに選択的に位置付けることのできる
ようにしたりする。
ており、この制御回路は多数の信号を発生して、垂直及
び水平フィルタ３及び４の帯域幅を制御したり、補間回
路５及び６を制御してこれらの補間回路により必要な計
算をして中間サンプル値を求めたり、フィルード記憶装
置のアドレス指定を制御して記憶装置のどの位置にサン
プルを記憶させるかを決定したり、補間回路５，６及び
記憶装置７の配置を並び変えて、補間回路を記憶装置の
前か後ろのいずれかに選択的に位置付けることのできる
ようにしたりする。
２個の制御ポテンシオメータ９及び１０は画像の垂直及
び水平方向の寸法を制御する。これらポテンシオメータ
によって発生される電圧を２個のアナログ−ディジタル
変換器１１及び１２によってディジタル信号に変換す
る。アナログ−デイジタル変換器（ＡＤＣ）１１及び１
２の出力端子は比較装置１３に接続する。この比較装置
１３は信号を垂直か、又は水平方向に拡大するかどうか
を指示する第１及び第２出力信号を発生し、これらの出
力信号をライン１４及び１５を経て制御回路８に供給す
る。ＡＤＣ１１及び１２の出力はデータ通路１６及び１
７を経てそれぞれ制御回路８にも供給する。
び水平方向の寸法を制御する。これらポテンシオメータ
によって発生される電圧を２個のアナログ−ディジタル
変換器１１及び１２によってディジタル信号に変換す
る。アナログ−デイジタル変換器（ＡＤＣ）１１及び１
２の出力端子は比較装置１３に接続する。この比較装置
１３は信号を垂直か、又は水平方向に拡大するかどうか
を指示する第１及び第２出力信号を発生し、これらの出
力信号をライン１４及び１５を経て制御回路８に供給す
る。ＡＤＣ１１及び１２の出力はデータ通路１６及び１
７を経てそれぞれ制御回路８にも供給する。
制御回路８はデータ通路１８及び１９に通す信号によっ
てフィルタ３及び４の帯域幅を制御すると共に、データ
通路２０及び２１を経て補間回路５及び６をそれぞれ制
御する。補間回路５及び６には画像の大きさを指示し、
従って計算すべきサンプル位置を補間回路が決定し得る
ようにする制御信号を供給すると共に上記サンプル位置
を記憶装置７に関連して制御する他の信号も供給する。
制御回路８はデータ通路２２を経て記憶装置７に信号を
供給して、記憶装置のどの位置に画像を記憶させるのか
を指示し、かつ補間回路５及び６に対する記憶装置７の
回路配置の位置付けを指示する。スイッチ２３をデータ
通路２４を介して制御回路８に接続して、この制御回路
により水平及び垂直フィルタ４，３に対するフィルタ係
数を発生させ、これらフィルタの遮断周波数が最小値を
とり得るようにする。これにより表示画像にソフト−フ
ォーカス効果に似た効果を発生させる。ポテンシオメー
タ２５及びアナログ−ディジタル変換器（ＡＤＣ）２６
を設けて、垂直又は水平フィルタのいずれか、或いは双
方の遮断周波数を可調整とすることができる。
てフィルタ３及び４の帯域幅を制御すると共に、データ
通路２０及び２１を経て補間回路５及び６をそれぞれ制
御する。補間回路５及び６には画像の大きさを指示し、
従って計算すべきサンプル位置を補間回路が決定し得る
ようにする制御信号を供給すると共に上記サンプル位置
を記憶装置７に関連して制御する他の信号も供給する。
制御回路８はデータ通路２２を経て記憶装置７に信号を
供給して、記憶装置のどの位置に画像を記憶させるのか
を指示し、かつ補間回路５及び６に対する記憶装置７の
回路配置の位置付けを指示する。スイッチ２３をデータ
通路２４を介して制御回路８に接続して、この制御回路
により水平及び垂直フィルタ４，３に対するフィルタ係
数を発生させ、これらフィルタの遮断周波数が最小値を
とり得るようにする。これにより表示画像にソフト−フ
ォーカス効果に似た効果を発生させる。ポテンシオメー
タ２５及びアナログ−ディジタル変換器（ＡＤＣ）２６
を設けて、垂直又は水平フィルタのいずれか、或いは双
方の遮断周波数を可調整とすることができる。
第２〜５図は垂直及び水平方向の圧縮及び拡大の種々の
組合わせに対する補間回路５，６及び記憶装置７の並べ
かたを示したものである。第２図は正規の大きさの画像
に対する配置又はいずれの方向にも拡大しないで一方向
又は両方向に画像を圧縮する場合の配置例を示したもの
である。この場合には水平及び垂直の両補間回路６及び
５は、ビデオ信号が記憶装置７に記憶される以前にこの
ビデオ信号に作用し、また水平及び垂直フィルタ４及び
３は、それらの遮断周波数が画像寸法に依存するよう
に、即ち画像寸法を小さくするには遮断周波数を低くす
ると云うように制御する。なお、水平及び垂直フィルタ
は低域通過フィルタとする。第３図は画像を垂直方向に
は圧縮し、水平方向には拡大する場合の配置例を示した
ものである。この場合には水平フィルタ４を不作動とし
て、この水平フィルタの部分を本来単なるデータ通路と
し、垂直補間回路５を記憶装置７の前に配置し、水平補
間回路６を記憶装置７の後方に配置する。第４図は画像
を水平方向に圧縮すると共に垂直方向には拡大する場合
の配置例を示したものである。この場合には垂直フィル
タ３を不作動として、この部分を本来単なるデータ通路
とし、水平補間回路６を記憶装置７の前に配置し、垂直
補間フィルタ５を記憶装置７の後方に配置する。第５図
は画像を水平及び垂直の両方向に拡大する場合の配置例
を示したものである。この場合には垂直及び水平フィル
タ３及び４を不作動とし、かつ垂直及び水平の両補間回
路５及び６を記憶装置７の後方に配置する。垂直及び水
平フィルタ３及び４の位置関係を逆にして、水平フィル
タ４が垂直フィルタ３の前に位置するように配置するこ
とができ、どちらを前段に設けるかの選択は全く任意で
ある。同様に、双方の補間回路を記憶装置の同一側に配
置する場合、即ち第２及び５図に示すように配置する場
合、どちらの補間回路を先にするかは問題にならない。
組合わせに対する補間回路５，６及び記憶装置７の並べ
かたを示したものである。第２図は正規の大きさの画像
に対する配置又はいずれの方向にも拡大しないで一方向
又は両方向に画像を圧縮する場合の配置例を示したもの
である。この場合には水平及び垂直の両補間回路６及び
５は、ビデオ信号が記憶装置７に記憶される以前にこの
ビデオ信号に作用し、また水平及び垂直フィルタ４及び
３は、それらの遮断周波数が画像寸法に依存するよう
に、即ち画像寸法を小さくするには遮断周波数を低くす
ると云うように制御する。なお、水平及び垂直フィルタ
は低域通過フィルタとする。第３図は画像を垂直方向に
は圧縮し、水平方向には拡大する場合の配置例を示した
ものである。この場合には水平フィルタ４を不作動とし
て、この水平フィルタの部分を本来単なるデータ通路と
し、垂直補間回路５を記憶装置７の前に配置し、水平補
間回路６を記憶装置７の後方に配置する。第４図は画像
を水平方向に圧縮すると共に垂直方向には拡大する場合
の配置例を示したものである。この場合には垂直フィル
タ３を不作動として、この部分を本来単なるデータ通路
とし、水平補間回路６を記憶装置７の前に配置し、垂直
補間フィルタ５を記憶装置７の後方に配置する。第５図
は画像を水平及び垂直の両方向に拡大する場合の配置例
を示したものである。この場合には垂直及び水平フィル
タ３及び４を不作動とし、かつ垂直及び水平の両補間回
路５及び６を記憶装置７の後方に配置する。垂直及び水
平フィルタ３及び４の位置関係を逆にして、水平フィル
タ４が垂直フィルタ３の前に位置するように配置するこ
とができ、どちらを前段に設けるかの選択は全く任意で
ある。同様に、双方の補間回路を記憶装置の同一側に配
置する場合、即ち第２及び５図に示すように配置する場
合、どちらの補間回路を先にするかは問題にならない。
第６図は垂直及び水平フィルタ３及び４、垂直及び水平
補間回路５及び６並びに記憶装置７を如何様に相互接続
して、これらを第２〜５図に示すような配置構成とする
かを示したものである。入力端子１はデータ通路３０を
介して垂直フィルタ３の入力端子に接続し、この垂直フ
ィルタ３の出力端子はデータ通路３１を介して水平フィ
ルタ４の入力端子に接続する。水平フィルタ４の出力端
子はデータ通路３２を介して垂直補間回路５の第１入力
端子Ａと、水平補間回路６の第１入力端子Ｅと、記憶装
置７の第１入力端子Ｊとに接続する。垂直補間回路５の
第１出力端子Ｃはデータ通路３３を介して記憶装置７の
第２入力端子Ｋと、水平補間回路６の第２入力端子Ｇと
に接続する。記憶装置７の第１出力端子Ｎはデータ通路
３４を介してビデオ信号処理回路の出力端子２に接続す
る。記憶装置７の第２出力端子０はデータ通路３５を介
して垂直補間回路５の第２入力端子Ｂと、水平補間回路
６の第３入力端子Ｆに接続する。水平補間回路６の第１
出力端子Ｈはデータ通路３６を介して記憶装置７の第３
入力端子Ｌに接続し、また水平補間回路６の第２出力端
子Ｉはデータ通路３７を介して垂直補間回路５の第２出
力端子Ｄと、ビデオ信号処理回路の出力端子２とに接続
する。記憶装置７は書込み制御回路７１と、ランダムア
クセスメモリ（ＲＡＭ）７２と、読取り制御回路７３と
を具えている。記憶装置７への入力は書込み制御回路７
１を介して行われ、また記憶装置７の出力は読取り制御
回路７３から取出される。補間回路５，６及び記憶装置
７の入力端子はラッチを介してデータ通路に接続して、
適当な時間に適当なラッチを作動させることにより、そ
のラッチに関連する入力端子に接続されているデータ通
路における情報が対応する補間回路又は記憶装置に受入
れられるか、又は無視されるようにすることができる。
同様に、補間回路及び記憶装置の出力端子も選択的に作
動させることのできるラッチ又はバッファを介してデー
タ通路に結合させる。なお、２つの出力を単一のデータ
通路に接続する個所のラッチ又はバッファは３状態の出
力をとるようにする必要がある。
補間回路５及び６並びに記憶装置７を如何様に相互接続
して、これらを第２〜５図に示すような配置構成とする
かを示したものである。入力端子１はデータ通路３０を
介して垂直フィルタ３の入力端子に接続し、この垂直フ
ィルタ３の出力端子はデータ通路３１を介して水平フィ
ルタ４の入力端子に接続する。水平フィルタ４の出力端
子はデータ通路３２を介して垂直補間回路５の第１入力
端子Ａと、水平補間回路６の第１入力端子Ｅと、記憶装
置７の第１入力端子Ｊとに接続する。垂直補間回路５の
第１出力端子Ｃはデータ通路３３を介して記憶装置７の
第２入力端子Ｋと、水平補間回路６の第２入力端子Ｇと
に接続する。記憶装置７の第１出力端子Ｎはデータ通路
３４を介してビデオ信号処理回路の出力端子２に接続す
る。記憶装置７の第２出力端子０はデータ通路３５を介
して垂直補間回路５の第２入力端子Ｂと、水平補間回路
６の第３入力端子Ｆに接続する。水平補間回路６の第１
出力端子Ｈはデータ通路３６を介して記憶装置７の第３
入力端子Ｌに接続し、また水平補間回路６の第２出力端
子Ｉはデータ通路３７を介して垂直補間回路５の第２出
力端子Ｄと、ビデオ信号処理回路の出力端子２とに接続
する。記憶装置７は書込み制御回路７１と、ランダムア
クセスメモリ（ＲＡＭ）７２と、読取り制御回路７３と
を具えている。記憶装置７への入力は書込み制御回路７
１を介して行われ、また記憶装置７の出力は読取り制御
回路７３から取出される。補間回路５，６及び記憶装置
７の入力端子はラッチを介してデータ通路に接続して、
適当な時間に適当なラッチを作動させることにより、そ
のラッチに関連する入力端子に接続されているデータ通
路における情報が対応する補間回路又は記憶装置に受入
れられるか、又は無視されるようにすることができる。
同様に、補間回路及び記憶装置の出力端子も選択的に作
動させることのできるラッチ又はバッファを介してデー
タ通路に結合させる。なお、２つの出力を単一のデータ
通路に接続する個所のラッチ又はバッファは３状態の出
力をとるようにする必要がある。
ビデオ信号処理回路を正規の画像寸法又は画像をいずれ
の方向にも拡大しないで、いずれか一方又は双方向に圧
縮するように、即ち第２図に示したように設定する場合
には、垂直補間回路５の第１入力端子Ａの個所における
ラッチを作動させて、フィルタ４の出力端子からのデー
タを垂直補間回路５に入力させることのできるようにす
る。しかしこの場合には、水平補間回路６及び記憶装置
７の第１入力端子Ｅ及びＪの個所におけるラッチを不作
動として、これらの回路６，７にデータ通路３２からの
データが入力しないようにする。ついで垂直補間回路５
の第１出力端子Ｃを作動させると共に、水平補間回路６
の第２入力端子Ｇも作動させる。従って、垂直補間回路
５の第１出力端子Ｃからのデータはデータ通路３３を経
て水平補間回路６の第２入力端子Ｇに供給されて、この
水平補間回路６によって受取られる。しかし、この場合
には記憶装置７の第２入力端子Ｋを不作動とするため、
この記憶装置７はデータ通路３３における情報を無視す
る。水平補間回路６の第１出力端子Ｈを作動させると共
に、記憶装置７の第３入力端子Ｌも作動させると、水平
補間回路６からのデータはデータ通路３６を経て記憶装
置７に供給される。記憶装置７の第１出力端子Ｎを作動
させると、この記憶装置７の出力はデータ通路３４を経
てビデオ信号処理回路の出力端子２に供給される。この
場合、垂直補間回路５の第２出力端子Ｄ及び水平補間回
路６の第２出力端子Ｉを作動させないため、出力端子２
には記憶装置７からのデータ以外のデータは現われなく
なる。従って、垂直補間回路５の第１入力端子とその第
１出力端子Ｃ、水平補間回路６の第２入力端子Ｇとその
第１出力端子Ｈ及び記憶装置７の第３入力端子Ｌとその
第１出力端子Ｎを作動させ、またこれらの補間回路及び
記憶装置の他のすべての入力及び出力端子を不作動とす
ることによって第２図に示すような回路鋼製とすること
ができる。同様に、第３図に示す回路配列構成は、垂直
補間回路５の第１入力端子Ａ及び第１出力端子Ｃを作動
させ、記憶装置７の第２入力端子Ｋ及びその第２出力端
子Ｏを作動させると共に水平補間回路６の第３入力端子
Ｆ及びその第２出力端子Ｉを作動させ、またこれら補間
回路及び記憶装置の他の入力端子及び出力端子をすべて
不作動とすることによって達成することができる。第４
及び５図に示す回路配列構成も同様にして達成すること
ができる。なお、他の出力端子と同じデータ通路に接続
される出力端子だけを不差動とすれば良いため、出力端
子の内の幾つかのものは、それらを接続する入力端子を
選択的に作動させたり、不作動とし得るようにすれば、
永久に作動させることができる。このようにすれば制御
回路の構成を簡単とすることができる。
の方向にも拡大しないで、いずれか一方又は双方向に圧
縮するように、即ち第２図に示したように設定する場合
には、垂直補間回路５の第１入力端子Ａの個所における
ラッチを作動させて、フィルタ４の出力端子からのデー
タを垂直補間回路５に入力させることのできるようにす
る。しかしこの場合には、水平補間回路６及び記憶装置
７の第１入力端子Ｅ及びＪの個所におけるラッチを不作
動として、これらの回路６，７にデータ通路３２からの
データが入力しないようにする。ついで垂直補間回路５
の第１出力端子Ｃを作動させると共に、水平補間回路６
の第２入力端子Ｇも作動させる。従って、垂直補間回路
５の第１出力端子Ｃからのデータはデータ通路３３を経
て水平補間回路６の第２入力端子Ｇに供給されて、この
水平補間回路６によって受取られる。しかし、この場合
には記憶装置７の第２入力端子Ｋを不作動とするため、
この記憶装置７はデータ通路３３における情報を無視す
る。水平補間回路６の第１出力端子Ｈを作動させると共
に、記憶装置７の第３入力端子Ｌも作動させると、水平
補間回路６からのデータはデータ通路３６を経て記憶装
置７に供給される。記憶装置７の第１出力端子Ｎを作動
させると、この記憶装置７の出力はデータ通路３４を経
てビデオ信号処理回路の出力端子２に供給される。この
場合、垂直補間回路５の第２出力端子Ｄ及び水平補間回
路６の第２出力端子Ｉを作動させないため、出力端子２
には記憶装置７からのデータ以外のデータは現われなく
なる。従って、垂直補間回路５の第１入力端子とその第
１出力端子Ｃ、水平補間回路６の第２入力端子Ｇとその
第１出力端子Ｈ及び記憶装置７の第３入力端子Ｌとその
第１出力端子Ｎを作動させ、またこれらの補間回路及び
記憶装置の他のすべての入力及び出力端子を不作動とす
ることによって第２図に示すような回路鋼製とすること
ができる。同様に、第３図に示す回路配列構成は、垂直
補間回路５の第１入力端子Ａ及び第１出力端子Ｃを作動
させ、記憶装置７の第２入力端子Ｋ及びその第２出力端
子Ｏを作動させると共に水平補間回路６の第３入力端子
Ｆ及びその第２出力端子Ｉを作動させ、またこれら補間
回路及び記憶装置の他の入力端子及び出力端子をすべて
不作動とすることによって達成することができる。第４
及び５図に示す回路配列構成も同様にして達成すること
ができる。なお、他の出力端子と同じデータ通路に接続
される出力端子だけを不差動とすれば良いため、出力端
子の内の幾つかのものは、それらを接続する入力端子を
選択的に作動させたり、不作動とし得るようにすれば、
永久に作動させることができる。このようにすれば制御
回路の構成を簡単とすることができる。
第１図のビデオ信号処理回路に戻るに、フィルタ３及び
４は低域通過フィルタとし、これらのフィルタのフィル
タ係数は制御回路８からそれぞれデータ通路１８及び１
９を介してそれらのフィルタに供給する。フィルタ３及
び４は画像寸法を追跡すべく、即ち画像寸法を正規の大
きさとする場合にはフィルタ３，４の遮断周波数が最大
となり、画像寸法を小さくする場合にはフィルタの遮断
周波数が小さくなるように配置する。画像を拡大する場
合には両フィルタを不作動として、これらのフィルタを
本来単なるデータ通路とする。フィルタの遮断周波数は
制御回路８からデータ通路１８及び１９を経てこれらの
フィルタに供給されるフィルタ係数により決定され、上
記制御回路８はデータ通路１６及び１７を経てその回路
に供給される画像寸法情報と、場合によってはライン１
４及び１５に現われる信号とによって所望なフィルタ係
数を供給する。フィルタ係数を発生させるために、制御
回路８はＡＤＣ１１及び１２によってアドレスされる記
憶位置を有している読取り専用メモリを具えている。Ａ
ＤＣ１１及び１２はポテンシオメータ９及び１９によっ
てセットアップされるような画像寸法を表わすディジタ
ルコードを発生する。各記憶位置には一組のフィルタ係
数を記憶させ、これらのフィルタ係数は記憶位置アドレ
スによって呈示される画像寸法に対して所望な遮断周波
数を発生すべく予じめ計算しておく。フィルタ３及び４
の不作動化は、画像拡大が選択されたことを示すライン
１４及び１５における信号によって制御することができ
る。比較装置１３はＡＤＣ１１及び１２の出力をプリセ
ット数と比較して、画像拡大が垂直方向か、水平方向の
いずれに選択されたかを決定する。従って、比較器１３
は、画像拡大が選択されたことを検出する場合に、ライ
ン１４及び１５のいずれか一方又は双方を経て制御回路
８に信号を供給する。制御回路８は読取り専用メモリを
具えており、このメモリはライン１４及び１５における
信号を符号化して、垂直及び水平補間回路５及び６並び
に記憶装置７の入力及び出力端子に対する適当な作動可
能（使用可能）信号を発生させて、これらの信号をデー
タ通路２０，２１及び２２をそれぞれ経て上記補間回路
及び記憶装置に供給する。上記読取り専用メモリは表１
に示すようにプログラムすることができ、不作動（使用
禁止）信号は“１”として記憶される。
４は低域通過フィルタとし、これらのフィルタのフィル
タ係数は制御回路８からそれぞれデータ通路１８及び１
９を介してそれらのフィルタに供給する。フィルタ３及
び４は画像寸法を追跡すべく、即ち画像寸法を正規の大
きさとする場合にはフィルタ３，４の遮断周波数が最大
となり、画像寸法を小さくする場合にはフィルタの遮断
周波数が小さくなるように配置する。画像を拡大する場
合には両フィルタを不作動として、これらのフィルタを
本来単なるデータ通路とする。フィルタの遮断周波数は
制御回路８からデータ通路１８及び１９を経てこれらの
フィルタに供給されるフィルタ係数により決定され、上
記制御回路８はデータ通路１６及び１７を経てその回路
に供給される画像寸法情報と、場合によってはライン１
４及び１５に現われる信号とによって所望なフィルタ係
数を供給する。フィルタ係数を発生させるために、制御
回路８はＡＤＣ１１及び１２によってアドレスされる記
憶位置を有している読取り専用メモリを具えている。Ａ
ＤＣ１１及び１２はポテンシオメータ９及び１９によっ
てセットアップされるような画像寸法を表わすディジタ
ルコードを発生する。各記憶位置には一組のフィルタ係
数を記憶させ、これらのフィルタ係数は記憶位置アドレ
スによって呈示される画像寸法に対して所望な遮断周波
数を発生すべく予じめ計算しておく。フィルタ３及び４
の不作動化は、画像拡大が選択されたことを示すライン
１４及び１５における信号によって制御することができ
る。比較装置１３はＡＤＣ１１及び１２の出力をプリセ
ット数と比較して、画像拡大が垂直方向か、水平方向の
いずれに選択されたかを決定する。従って、比較器１３
は、画像拡大が選択されたことを検出する場合に、ライ
ン１４及び１５のいずれか一方又は双方を経て制御回路
８に信号を供給する。制御回路８は読取り専用メモリを
具えており、このメモリはライン１４及び１５における
信号を符号化して、垂直及び水平補間回路５及び６並び
に記憶装置７の入力及び出力端子に対する適当な作動可
能（使用可能）信号を発生させて、これらの信号をデー
タ通路２０，２１及び２２をそれぞれ経て上記補間回路
及び記憶装置に供給する。上記読取り専用メモリは表１
に示すようにプログラムすることができ、不作動（使用
禁止）信号は“１”として記憶される。
読取り専用メモリの容量は表１の内容を検閲することに
よって低減させることができる。例えば、アドレスは変
わるけれども出力の状態が変化しない場合には、対応す
るラッチ又はバッファを固定の作動可能電位に永久的に
接続することができる。他の所定の入／出力は共通状態
を呈し、これらは一緒に接続することができる。
よって低減させることができる。例えば、アドレスは変
わるけれども出力の状態が変化しない場合には、対応す
るラッチ又はバッファを固定の作動可能電位に永久的に
接続することができる。他の所定の入／出力は共通状態
を呈し、これらは一緒に接続することができる。
第７図は制御回路８の一例を詳細に示したものである。
この制御回路８は読取り専用メモリ（ＲＯＭ）８１，８
２，８３，８４及び８５の５つのバンクを具えている。
ＲＯＭ８１はライン１４及び１５の信号によってアドレ
スされ、これは表１に示したようにプログラムする。Ｒ
ＯＭ８１の出力はデータ通路２０を経て垂直補間回路５
に、データ通路２１を経て水平補間回路６に、そしてデ
ータ通路２２を経て記憶装置７にそれぞれ供給する。Ｒ
ＯＭ８２は垂直フィルタ３に対するフィルタ係数を包含
しており、このＲＯＭ８２はデータ通路１６を経てアド
レスされて、フィルタ係数をデータ通路１８を経てフィ
ルタ３に出力する。この場合のフィルタ係数はポテンシ
オメータ９によって設定される垂直方向の画像寸法に依
存する。ＲＯＭに記憶させておくフィルタ係数は、所定
の画像寸法に望まれる遮断周波数の認識値から既知の方
法で予じめ計算することができる。遮断周波数が変化す
るその平滑度は使用するＲＯＭの大きさに依存する。同
様に、ＲＯＭ８３は水平フィルタ３４に対するフィルタ
係数を含んでおり、このＲＯＭ８３はデータ通路１７を
経てアドレスされてデータ通路１９を経てフィルタ４に
フィルタ係数を出力し、これらのフィルタ係数はポテン
シオメータ１０によって設定される水平方向の画像寸法
に依存する。ＲＯＭ８４はデータ通路１６を経てアドレ
スされ、ポテンシオメータ９によって設定される垂直画
像寸法に依存するコードをデータ通路２０を経て垂直補
間回路５に出力する。補間回路５はこのコードを用いて
所要のサンプル位置を決定する。同様に、ＲＯＭ８５は
データ通路１７を経てアドレスされ、ポテンシオメータ
１０によって設定される水平画像寸法に依存するコード
を水平補間回路６に出力する。データ通路２４はＲＯＭ
８２及び８３に接続して、これらのＲＯＭがフィルタ３
及び４にフィルタ係数を出力し、これらのフィルタ係数
によりフィルタ３及び４の遮断周波数が最低となるよう
にする。従って、スイッチ２３を作動させることによっ
てソフトフォーカス効果を発生させることができる。デ
ータ通路２４の信号はデータ通路１６及び１７の信号を
無効にし、ＲＯＭ８２及び８３の内部又はそれらの前段
には適当なデコーディング回路を設ける。
この制御回路８は読取り専用メモリ（ＲＯＭ）８１，８
２，８３，８４及び８５の５つのバンクを具えている。
ＲＯＭ８１はライン１４及び１５の信号によってアドレ
スされ、これは表１に示したようにプログラムする。Ｒ
ＯＭ８１の出力はデータ通路２０を経て垂直補間回路５
に、データ通路２１を経て水平補間回路６に、そしてデ
ータ通路２２を経て記憶装置７にそれぞれ供給する。Ｒ
ＯＭ８２は垂直フィルタ３に対するフィルタ係数を包含
しており、このＲＯＭ８２はデータ通路１６を経てアド
レスされて、フィルタ係数をデータ通路１８を経てフィ
ルタ３に出力する。この場合のフィルタ係数はポテンシ
オメータ９によって設定される垂直方向の画像寸法に依
存する。ＲＯＭに記憶させておくフィルタ係数は、所定
の画像寸法に望まれる遮断周波数の認識値から既知の方
法で予じめ計算することができる。遮断周波数が変化す
るその平滑度は使用するＲＯＭの大きさに依存する。同
様に、ＲＯＭ８３は水平フィルタ３４に対するフィルタ
係数を含んでおり、このＲＯＭ８３はデータ通路１７を
経てアドレスされてデータ通路１９を経てフィルタ４に
フィルタ係数を出力し、これらのフィルタ係数はポテン
シオメータ１０によって設定される水平方向の画像寸法
に依存する。ＲＯＭ８４はデータ通路１６を経てアドレ
スされ、ポテンシオメータ９によって設定される垂直画
像寸法に依存するコードをデータ通路２０を経て垂直補
間回路５に出力する。補間回路５はこのコードを用いて
所要のサンプル位置を決定する。同様に、ＲＯＭ８５は
データ通路１７を経てアドレスされ、ポテンシオメータ
１０によって設定される水平画像寸法に依存するコード
を水平補間回路６に出力する。データ通路２４はＲＯＭ
８２及び８３に接続して、これらのＲＯＭがフィルタ３
及び４にフィルタ係数を出力し、これらのフィルタ係数
によりフィルタ３及び４の遮断周波数が最低となるよう
にする。従って、スイッチ２３を作動させることによっ
てソフトフォーカス効果を発生させることができる。デ
ータ通路２４の信号はデータ通路１６及び１７の信号を
無効にし、ＲＯＭ８２及び８３の内部又はそれらの前段
には適当なデコーディング回路を設ける。
本発明は上述した例のみに限定されるものでなく、幾多
の変更を加え得ること勿論である。例えば、画像寸法を
選択するのにパターン発生器を含む他の回路を用いるこ
ともでき、これらの回路をマイクロプロセッサ制御とし
たり、又はマイクロコンピュータ或いはミニコンピュー
タで構成することができる。補間回路及び記憶装置の配
列構成は図示の例のみに限定されず、種々の形式で配列
することもできる。
の変更を加え得ること勿論である。例えば、画像寸法を
選択するのにパターン発生器を含む他の回路を用いるこ
ともでき、これらの回路をマイクロプロセッサ制御とし
たり、又はマイクロコンピュータ或いはミニコンピュー
タで構成することができる。補間回路及び記憶装置の配
列構成は図示の例のみに限定されず、種々の形式で配列
することもできる。
図示のビデオ信号処理回路は輝度チャネルに使用するの
が好適であり、斯かる回路は色差信号に対しては繰返し
差動させることができる。パーフォーマンスの低下を許
容し得る場合には水平及び垂直フィルタを省くことがで
き、特に色差信号チャネルにはこれらの水平及び垂直フ
ィルタは殆ど不要である。同様に、補間回路のパーフォ
ーマンスも色差信号チャネルにおいては左程臨界的でな
い。
が好適であり、斯かる回路は色差信号に対しては繰返し
差動させることができる。パーフォーマンスの低下を許
容し得る場合には水平及び垂直フィルタを省くことがで
き、特に色差信号チャネルにはこれらの水平及び垂直フ
ィルタは殆ど不要である。同様に、補間回路のパーフォ
ーマンスも色差信号チャネルにおいては左程臨界的でな
い。
第１図は本発明によるビデオ信号処理回路の一例を示す
ブロック線図； 第２〜５図は種々の信号処理状態に対する記憶装置と補
間回路との配置例をそれぞれ示すブロック線図； 第６図は第２〜５図の配置構成を達成し得るようにする
ための種々の回路ユニットの結線例を示すブロック線
図； 第７図は第１図の回路に使用するのに好適な制御回路の
構成を示すブロック線図である。 １……ビデオ信号入力端子 ２……ビデオ信号出力端子 ３……垂直フィルタ、４……水平フィルタ ５……垂直補間回路、６……水平補間回路 ７……フィールド記憶装置 ８……制御回路 ９，１０……ポテンシオメータ（画像寸法制御装置） １１，１２……アナログ−ディジタル変換器 １３……比較器、２３……スイッチ ２５……ポテンシオメータ ２６……アナログ−ディジタル変換器 ７１……書込み制御回路 ７２……ＲＡＭ、７３……読取り制御回路 ８１〜８４……ＲＯＭ
ブロック線図； 第２〜５図は種々の信号処理状態に対する記憶装置と補
間回路との配置例をそれぞれ示すブロック線図； 第６図は第２〜５図の配置構成を達成し得るようにする
ための種々の回路ユニットの結線例を示すブロック線
図； 第７図は第１図の回路に使用するのに好適な制御回路の
構成を示すブロック線図である。 １……ビデオ信号入力端子 ２……ビデオ信号出力端子 ３……垂直フィルタ、４……水平フィルタ ５……垂直補間回路、６……水平補間回路 ７……フィールド記憶装置 ８……制御回路 ９，１０……ポテンシオメータ（画像寸法制御装置） １１，１２……アナログ−ディジタル変換器 １３……比較器、２３……スイッチ ２５……ポテンシオメータ ２６……アナログ−ディジタル変換器 ７１……書込み制御回路 ７２……ＲＡＭ、７３……読取り制御回路 ８１〜８４……ＲＯＭ
Claims (5)
- 【請求項１】ディジタル形態にコード化したテレビジョ
ン信号用のビデオ信号処理回路において、当該回路が： 前記テレビジョン信号を受信すべく結合させたフィルタ
手段と； 前記フィルタ手段に結合され、それぞれ複数の入力及び
出力端子を有しており、各入力端子がこれらの入力端子
に供給される情報を受け取ったり、又は無視したりする
ことができ、共通の信号通路に結合される前記各出力端
子が選択的に差動することのできるようにした水平補間
回路、垂直補間回路及びフィールド記憶装置と； テレビジョン画像を水平方向又は垂直方向に圧縮すべき
か、伸長すべきかに応じて前記水平及び垂直補間回路を
前記フィールド記憶装置の前記入力端子と出力端子との
間にて個々に切り換える制御回路手段と； 前記水平補間回路、垂直補間回路及びフィルード記憶装
置の入力及び出力端子を適合させるために前記制御回路
手段に信号を供給すべく結合させた画像寸法制御手段
と； を具えていることを特徴とするビデオ信号処理回路。 - 【請求項２】前記水平及び垂直補間回路並びにフィルー
ド記憶装置に入力ビデオ信号を供給する前に該ビデオ信
号をろ波するための前記フィルタ手段が水平及び／又は
垂直低域通過フィルタを具えていることを特徴とする特
許請求の範囲第１項に記載のビデオ信号処理回路。 - 【請求項３】前記水平及び垂直低域通過フィルタがそれ
ぞれ水平及び垂直方向の遮断周波数を有し、前記フィル
タ手段がさらに、画像寸法を水平及び／又は垂直方向に
低減させるように前記水平及び／又は垂直低域通過フィ
ルタの前記遮断周波数を低減させる手段も具えているこ
とを特徴とする特許請求の範囲第２項に記載のビデオ信
号処理回路。 - 【請求項４】前記各フィルタの遮断周波数を低減させる
手段を、種々の記憶位置に複数組のフィルタ係数を記憶
させることのできる読取り専用メモリと、該読取り専用
メモリを選択画像寸法に応じてアドレスして適切なフィ
ルタ係数を水平及び垂直フィルタに供給するアドレス手
段とで構成したことを特徴とする特許請求の範囲第３項
に記載のビデオ信号処理回路。 - 【請求項５】前記制御回路が前記画像寸法制御手段によ
って発生される信号によりアドレスされる読取り専用メ
モリを具えていることを特徴とする特許請求の範囲第１
項に記載のビデオ信号処理回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8410706 | 1984-04-26 | ||
| GB08410706A GB2160051A (en) | 1984-04-26 | 1984-04-26 | Video signal processing arrangement |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60235585A JPS60235585A (ja) | 1985-11-22 |
| JPH0614703B2 true JPH0614703B2 (ja) | 1994-02-23 |
Family
ID=10560135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60085576A Expired - Fee Related JPH0614703B2 (ja) | 1984-04-26 | 1985-04-23 | ビデオ信号処理回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4660081A (ja) |
| EP (1) | EP0162501B1 (ja) |
| JP (1) | JPH0614703B2 (ja) |
| DE (1) | DE3580787D1 (ja) |
| GB (1) | GB2160051A (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2183118B (en) * | 1985-11-19 | 1989-10-04 | Sony Corp | Image signal processing |
| JP2582058B2 (ja) * | 1986-09-26 | 1997-02-19 | 株式会社リコー | 画像データの変倍制御装置 |
| US4816913A (en) * | 1987-11-16 | 1989-03-28 | Technology, Inc., 64 | Pixel interpolation circuitry as for a video signal processor |
| JP2933165B2 (ja) * | 1988-01-08 | 1999-08-09 | オリンパス光学工業株式会社 | 電子内視鏡装置 |
| JPH01286593A (ja) * | 1988-05-12 | 1989-11-17 | Matsushita Electric Ind Co Ltd | テレビ電話装置 |
| GB2224410A (en) * | 1988-10-26 | 1990-05-02 | Marconi Gec Ltd | Video image magnification system |
| JPH02161872A (ja) * | 1988-12-14 | 1990-06-21 | Fuji Xerox Co Ltd | 画像処理装置の縮拡処理方式 |
| US5008752A (en) * | 1989-06-16 | 1991-04-16 | Eastman Kodak Company | Digital image interpolator with multiple interpolation algorithms |
| JPH03259193A (ja) * | 1990-03-08 | 1991-11-19 | Teremateiiku Kokusai Kenkyusho:Kk | グレースケール文字表示装置 |
| JPH03274589A (ja) * | 1990-03-26 | 1991-12-05 | Canon Inc | 画像表示装置 |
| GB2244887A (en) * | 1990-04-11 | 1991-12-11 | Rank Cintel Ltd | Spatial transformation of video images |
| JPH044675A (ja) * | 1990-04-23 | 1992-01-09 | Canon Inc | 電子カメラ |
| GB2244622B (en) * | 1990-05-30 | 1994-06-15 | Sony Corp | Image signal processing |
| US5442406A (en) * | 1990-06-01 | 1995-08-15 | Thomson Consumer Electronics, Inc. | Wide screen television |
| US5345272A (en) * | 1990-06-01 | 1994-09-06 | Thomson Consumer Electronics, Inc. | Delay matching for video data during expansion and compression |
| US5432560A (en) * | 1990-06-01 | 1995-07-11 | Thomson Consumer Electronics, Inc. | Picture overlay system for television |
| GB9012326D0 (en) * | 1990-06-01 | 1990-07-18 | Thomson Consumer Electronics | Wide screen television |
| JPH04306975A (ja) * | 1991-04-04 | 1992-10-29 | Matsushita Electric Ind Co Ltd | ジッター補正回路 |
| JP2547686B2 (ja) * | 1991-06-21 | 1996-10-23 | 三洋電機株式会社 | 映像信号処理回路 |
| KR940007161B1 (ko) * | 1991-06-21 | 1994-08-06 | 삼성전자 주식회사 | 이미지버퍼를 이용한 전자주밍시스템 |
| JP3034659B2 (ja) * | 1991-09-26 | 2000-04-17 | 株式会社日立製作所 | 拡大画面表示回路及びそれに用いられる水平フィルタ回路 |
| KR950001562B1 (ko) * | 1991-12-28 | 1995-02-25 | 주식회사금성사 | Tv의 화면 종횡비 변환방법 및 장치 |
| GB2254977B (en) * | 1992-04-23 | 1996-01-17 | Philips Electronics Nv | Receiver for letterbox television signals |
| US5442718A (en) * | 1992-09-07 | 1995-08-15 | Sony Corporation | Apparatus and method for storing and reproducing digital image data yielding high resolution and high quality video image data |
| US5481304A (en) * | 1992-09-25 | 1996-01-02 | Samsung Electronics Co., Ltd. | Apparatus for zooming a digital video signal of a predetermined color order which is derived from a charge-coupled device |
| US5337089A (en) * | 1993-06-07 | 1994-08-09 | Philips Electronics North America Corporation | Apparatus for converting a digital video signal which corresponds to a first scan line format into a digital video signal which corresponds to a different scan |
| JP3231142B2 (ja) * | 1993-06-18 | 2001-11-19 | 株式会社日立製作所 | 映像圧縮拡大回路及び装置 |
| JP3719213B2 (ja) * | 2002-01-16 | 2005-11-24 | ノーリツ鋼機株式会社 | 画像処理装置、画像処理方法、画像処理プログラム、および画像処理プログラムを記録した記録媒体 |
| US7941001B1 (en) | 2005-12-05 | 2011-05-10 | Marvell International Ltd. | Multi-purpose scaler |
| CN102110431B (zh) * | 2009-12-23 | 2014-08-13 | 富士通微电子(上海)有限公司 | 数字图像的缩放方法及装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1594341A (en) * | 1976-10-14 | 1981-07-30 | Micro Consultants Ltd | Picture information processing system for television |
| JPS55125774A (en) * | 1979-03-22 | 1980-09-27 | Nippon Hoso Kyokai <Nhk> | Coordinate conversion unit for television signal |
| JPS5617579A (en) * | 1979-07-23 | 1981-02-19 | Toshiba Corp | Picture converting system |
| US4282546A (en) * | 1979-11-28 | 1981-08-04 | Rca Corporation | Television image size altering apparatus |
| JPS5748815A (en) * | 1980-09-08 | 1982-03-20 | Sanyo Electric Co Ltd | Picture quality adjusting circuit |
| US4402012A (en) * | 1981-11-16 | 1983-08-30 | General Electric Company | Two-dimensional digital linear interpolation system |
| US4538178A (en) * | 1983-06-24 | 1985-08-27 | Rca Corporation | Digital signal peaking apparatus with controllable peaking level |
-
1984
- 1984-04-26 GB GB08410706A patent/GB2160051A/en not_active Withdrawn
-
1985
- 1985-04-08 US US06/721,253 patent/US4660081A/en not_active Expired - Lifetime
- 1985-04-18 DE DE8585200601T patent/DE3580787D1/de not_active Expired - Lifetime
- 1985-04-18 EP EP85200601A patent/EP0162501B1/en not_active Expired
- 1985-04-23 JP JP60085576A patent/JPH0614703B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60235585A (ja) | 1985-11-22 |
| EP0162501B1 (en) | 1990-12-05 |
| DE3580787D1 (de) | 1991-01-17 |
| US4660081A (en) | 1987-04-21 |
| GB8410706D0 (en) | 1984-05-31 |
| GB2160051A (en) | 1985-12-11 |
| EP0162501A2 (en) | 1985-11-27 |
| EP0162501A3 (en) | 1987-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0614703B2 (ja) | ビデオ信号処理回路 | |
| KR100254525B1 (ko) | 필름형 비디오 형성장치 및 방법 | |
| US6064450A (en) | Digital video preprocessor horizontal and vertical filters | |
| US5389974A (en) | Automatic converting device of television broadcasting mode | |
| US5384600A (en) | System and method for converting video signals for display on television receiver screens of differing aspect ratios | |
| EP0532676A1 (en) | Aspect ratio control for picture overlays | |
| JPH05284473A (ja) | ビデオ規格変換装置及び方法 | |
| US5953075A (en) | Video signal processing apparatus with means for magnifying and processing a picture image correspondingly to video signals | |
| JPH05199499A (ja) | デジタルビデオ信号フォーマット変換方法及び装置 | |
| US5121209A (en) | Sharpness control for a television image | |
| US4682227A (en) | Digital video signal processing apparatus for providing zoom and compressive images with soft focus | |
| US5587744A (en) | Image display apparatus | |
| JP3522273B2 (ja) | 適応レターボックス検出器 | |
| US5159437A (en) | Television signal converting apparatus | |
| JP3594596B2 (ja) | レターボックスの表示制御 | |
| JP3728007B2 (ja) | 合成装置及びその方法 | |
| JP4109328B2 (ja) | ビデオ信号符号化装置 | |
| JP2635910B2 (ja) | 映像信号の再生装置 | |
| US5081533A (en) | Method and apparatus for encoding a television signal according to a number of processing operations providing different distributions of spatial and/or temporal resolution | |
| JP2881436B2 (ja) | テレビジョン信号方式変換装置 | |
| JP2994643B2 (ja) | 画像伝送装置及びその方法 | |
| JPS63294089A (ja) | 映像記憶装置 | |
| JPH08172610A (ja) | 画質切換回路 | |
| JPS62188486A (ja) | 画像情報伝送システム | |
| JPH0250578A (ja) | 垂直輪郭強調回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |