JPH06150672A - 不揮発性半導体記憶装置 - Google Patents

不揮発性半導体記憶装置

Info

Publication number
JPH06150672A
JPH06150672A JP30208992A JP30208992A JPH06150672A JP H06150672 A JPH06150672 A JP H06150672A JP 30208992 A JP30208992 A JP 30208992A JP 30208992 A JP30208992 A JP 30208992A JP H06150672 A JPH06150672 A JP H06150672A
Authority
JP
Japan
Prior art keywords
circuit
memory cell
writing
semiconductor memory
sense amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30208992A
Other languages
English (en)
Other versions
JP2870328B2 (ja
Inventor
Takahiko Urai
孝彦 浦井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP30208992A priority Critical patent/JP2870328B2/ja
Priority to US08/151,196 priority patent/US5347486A/en
Publication of JPH06150672A publication Critical patent/JPH06150672A/ja
Application granted granted Critical
Publication of JP2870328B2 publication Critical patent/JP2870328B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【目的】ゲート負電圧印加の消去方式を採用した不揮発
性半導体記憶装置において、書込み時のドレインディス
ターブ耐性低下の解消を内部回路によって行なう。 【構成】不揮発性半導体記憶装置内にデータの遷移回路
と動作のための制御回路を具備し、外部制御信号もしく
はカウンターの内容により、現在メモリセルトランジス
タに保持されているデータを読出し、そのデータを遷移
回路によって書込み回路に移動さえ、最後にそのデータ
を同じメモリセルトランジスタに追加書込みする、とい
う一連の動作を内部的にかつ自動的に行なう。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は不揮発性半導体記憶装置
に関し、特に電気的に書込み・消去可能な不揮発性半導
体記憶装置に関する。
【０００２】
【従来の技術】近年、半導体記憶装置の大容量化が進む
につれ、さらに新しい応用分野が開ける可能性が出て来
ている。その１つが不揮発性半導体記憶装置で、この不
揮発性半導体記憶装置は、実装後に電気的にデータ書換
えを行なうことができる。この装置に期待されているの
がフラッシュメモリである。このフラッシュメモリは不
揮発性であり、バッテリーバックアップなしにデータを
ストアできる事、ＥＥＰＲＯＭに比べて大容量化が容易
である事などから、将来大きな市場・アプリケーション
が期待されている。しかし、このフラッシュメモリにも
克服すべき問題点が現状ではいくつか存在する。例え
ば、消去／書込み時間の長い事や、今のところ２電源
（５Ｖ／１２Ｖ）を必要する事、低電圧対応が他デバイ
スに比べて難しい事などである。その中に、フラッシュ
という名が示す通り、消去に関しては一括でしか行なえ
ないという問題点も含まれている。これについては現状
でも１６Ｋバイト程度のブロックに分割して、できるだ
け小さな単位での消去ができるように工夫がなされて来
ている。
【０００３】ＨＤＤやＦＤＤをこの不揮発性半導体記憶
装置での置き換えを目指した場合、もっと小さな単位
（例えば５１２バイト）での消去（これをセクター消去
と称している）もできるように改善がなされつつあるの
が現状である。
【０００４】このセクター消去を実現するためには、現
在採用されている、トランジスタのソースに高電圧を印
加する方式では限界がある。なぜならば、通常、不揮発
性半導体記憶装置ではこのソースは共通となっており、
ソース高電圧印加でかつ、小さなセクター消去を達成す
るためにはこのトランジスタのソースを細かく分割する
必要があるがトランジスタのソースの細分化は、半導体
記憶装置のチップサイズの増大を招く。従って、このセ
クター消去を可能にするためには、上述の消去方法をゲ
ート不電圧印加方法に変更するこが考えられる。すなわ
ち、メモリセルのトランジスタのコントロールゲートに
負の高電圧、さらに効率を上げるためにソースもしくは
基板に正電圧（電源電圧程度）を加えて、フローティン
グゲート内の電子をソースもしくは基板方向ヘ引き抜く
というメカニズムによって消去を行なう（１９９１ Ｖ
ＬＳＩシンポジウム（テクノロジー）にて、数件の発表
あり）。
【０００５】図２は従来例における、不揮発性半導体記
憶装置のブロック図である（ただし、１つのビットのみ
を表示、８ビット構成ならばｋ＝Ｑ〜７）。行デコーダ
７によってワード線Ｗｉ（ｉ＝１〜ｎ）が選択され、ビ
ット線Ｂｊ（ｊ＝１〜ｍ）を通して、列選択トランジス
タ群６によって選ばれた１つのメモリセルのデータがセ
ンスアンプ５に伝えられる。このデータは入出力デコー
ダ１によって外部の入出力端子Ｉ／Ｏに出力される。
【０００６】また、書込みの場合には、入出力端子Ｉ／
Ｏｋに与えられたデータは、入出力バッファ１によって
書込みの回路４に伝えられ、それに応答した書込み電圧
が列選択トランジスタ群６を通して、ビット線に供給さ
れる。読出し動作の場合のデータの伝達経路は「メモリ
セル→Ｂｊ→（６）→Ａ→（５）→Ｈ→（１）→Ｉ／Ｏ
ｋ」であり、書き込み動作の場合のデータの伝達経路
は、「Ｉ／Ｏｋ→（１）→Ｉ→（４）→Ｆ→（６）→Ｂ
ｊ→メモリセル」となる。
【０００７】この従来例では、ワード線（Ｗｉ，ｉ＝０
〜ｎ）の１本に複数個のメモリセル（Ｍ00〜Ｍ0 ｍ）の
コントロールゲートが通中接続されており、負の高電圧
によってこの共通接続された複数のメモリセルが同時に
消去される。この１本のワード線Ｗｉに接続するメモリ
セルの個数をセクター消去に必要な小さな数にする事が
できる。（例えば１セクターが５１２バイトと仮定すれ
は１ワード線に５１２×８＝４０９６個のメモリセルが
接続される。）
【発明が解決しようとする課題】しかしながら、従来の
半導体記憶装置は、ワード線単位でのセクター消去を実
現するような構成であるため、書込み済メモリセル（フ
ローティングゲートに電子が蓄積されている状態であ
り、しきい値電圧は高くなっている）のドレインに、そ
のメモリセル以外のセルを書込んだ際に高電圧が印加さ
れる事によってフローティングゲートとドレイン間に高
電界が生じ、フローティングゲート内の電子がドレイン
方向へ移動しそのメモリセルのしきい値電圧が低下する
問題点があった。セクター消去法式（すなわちゲート負
電圧印加方式の消去）において、この書込み時のドレイ
ンディスターブがソース消去法式のものに比較して問題
が大きいのは次のような理由による。
【０００８】ソース消去方式の場合は、上述のように、
ソースを共通にして、その共通接続された全てのメモリ
セルを同時消去するという方式をとっているが、このと
きに、分割による半導体記憶装置のチップ面積の増大を
抑えるため、ビット線方向に長いブロックもしくはセク
ターにする事が必要である。この事は、同一ビット線に
接続されているメモリセル全て同時に消去されるという
事を意味している。この場合、書込み済の１つのメモリ
セルがうける書込み時のドレインディスターブは最大で
同一ビット線上に共通接続されている全てのメモリセル
に１回書込むのに等しい時間となる。なぜならば、書換
える場合には、一度全て消去された後であるため、再度
の書込みが行なわれて、ディスターブが蓄積される事が
ないからである。これは、１つのブロックまたはセクタ
ーに書込み・消去を行なっている時には、それ以外のブ
ロックまたはセクターの全てのトランジスタには何のス
トレスもかかっていない（ドレイン，ソース，コントロ
ールゲート全て）。
【０００９】ところが、ゲート負電化印加の消去方式の
場合にはセクターは同時に不電圧が印加されるゲート単
位となる。従って、消去はワード線単位で可能であるた
め、ある１本のワード線（１セクター）のみに書込み・
消去を繰返し行なった場合を考えると、他のワード線、
すなわち書込み・消去が行なわれていない領域では、そ
の１本のワード線を書込む際のドレインへの電圧を常に
受ける事になる。そして、消去はその領域に存在するト
ランジスタが選択されない限り、行なわれないため、書
込み時のドレインディスターブ（ドレインに高電圧，ゲ
ート基準電位）は蓄積され続ける事になる。すなわち、
ソース消去方式に比べて書込み・消去の繰返し回数倍だ
けストレス印加がなされるので、ドレインディスターブ
に対する許容度が狭く、それに耐え得るデバイス特性の
実現が必要となる。
【００１０】これに対して、例えば１９９１年ＶＬＳＩ
シンポジウム（テクノロジー）の予稿集ｐｐ７７〜７８
で示される用に、ドレイン側のｎ型不純物のイオン注入
濃度を下げるという方策が提案されている。ところが、
このやり方では、イオン注入濃度がバラツクと急激にド
レインディスターブ耐性が劣化する事態が予想される。
かつ、ソースも同じ濃度にした場合、ゲート負電圧印加
の場合でもソース方向への電子引き抜きで消去を行なう
方式では、消去速度の悪化を招く。また、これを避ける
には、ソースおよびドレインを別のイオン注入工程にし
なければならず工程増加を引き起こす問題点があった。
【００１１】
【課題を解決するための手段】本発明の不揮発性半導体
記憶装置は、複数のメモリセルトランジスタからなるメ
モリセルアレイと、前記メモリセルトランジスタのコン
トロールゲートに共通接続された複数のワード線と、前
記複数のメモリトランジスタのドレインに共通接続され
た複数のビット線と、前記複数のワード線を駆動する行
デコーダと、前記複数のビット線に接続され前記ビット
線を選択する列選択トランジスタ群と、センスアンプ
と、書込み回路とを有する不揮発性半導体記憶装置にお
いて、外部端子からの制御入力によって内部制御信号を
発生させる制御回路と、前記センスアンプによって読み
出された前記メモリセルトランジスタに保持されたデー
タ信号を前記書込み回路に内部的に遷移させる遷移回路
を備え、前記制御入力に対して前記メモリセルからのデ
ータ信号の読出しと前記センスアンプから前記書込み回
路への前記データ信号の遷移と前記データ信号の前記メ
モリセルへの追加書込みとの一連の動作を行なう構成で
ある。
【００１２】また、前記制御回路は、あらかじめ定めら
れた一定値まで前記メモリセルへの書込みまたは消去の
動作に応答してカウントするカウンタ回路の構成をとる
こともできる。
【００１３】またさらに、前記カウントする内容が書込
み回数である構成をとることもできる。
【００１４】さらにまた、前記カウントする内容が書込
みおよび消去の一連動作の回数である構成をとることも
できる。
【００１５】
【実施例】次に本発明のについて図面を参照して説明す
る。
【００１６】図１は本発明の第１の実施例の不揮発性半
導体記憶装置のブロック図である。この第１の実施例の
不揮発性半導体記憶装置は、第１の遷移回路（入力用）
２と第２の遷移回路（出力用）３を備え、外部制御端子
Ｃｌに入力する信号によってこの両者が制御され、デー
タ遷移を行なう以外は従来技術の不揮発性半導体記憶装
置と同じ構成で同一構成要素には同一参照符号が付して
ある。
【００１７】外部端子ＣｌからＤＲＡＭのセルフリフレ
ッシュに似た自己追加書込み機能を起動する入力がなさ
れると、制御回路９によって、読出しモード設定のため
制御信号が行デコーダ７、列選択トランジスタ６および
センスアンプ５にそれぞれ送られる。これにより、メモ
リセルＭｉｊに保持されていたデータが読出される。次
に、制御回路９が再び制御信号を出力し、センスアンプ
５によって増幅されたデータ信号を出力用の遷移回路３
および入力用の遷移回路２の通して、書込み回路４にラ
ッチする。この際、増幅されたデータ信号は外部へ出さ
ず（すなわちＣの経路はオフ）かつ、外からの入力も書
込み回路に伝わらない（すなわちＤの経路もオフ）。さ
らに、最後の制御回路９からの制御信号により、読出し
を行なったそのメモリセルへ同じデータを追加書込みす
る。この場合のデータの流れは、「メモリセル→Ｂｊ→
（６）→Ａ→（５）→Ｂ→（３）→Ｇ→（２）→Ｅ→
（４）→Ｆ→（６）→Ｂｊ→メモリセル」となる。
【００１８】次に、本発明の第２の実施例を示す不揮発
性半導体記憶装置のブロック図を示す図３を参照する
と、この実施例の不揮発性半導体記憶装置の構成が第１
の実施例と異なる点は、装置内部にカウンター回路１０
を有し、書込み（もしくは消去）動作回数をカウントで
きるようにしてある。それ以外は第１の実施例の構成要
素と同じ要素には同一参照符号を付してある。
【００１９】この第２の実施例の動作を説明すると、あ
らかじめ評価によって規定数を設定しておき、カウンタ
ー回路１０のカウンターがその規定数に一致した場合、
第１の実施例で説明した「自己追加書込み機能」の一連
の動作を自動的に起動する。その後、書込み（もしくは
消去）動作を引き続き行ない、かつ、カウンター回路は
リセットされる。これによりＤＲＡＭのセルフリフレッ
シュに類似の機能を実現する。
【００２０】
【発明の効果】以上説明したように本発明は、センスア
ンプで読出したメモリセルデータを遷移回路によって書
込み回路に戻し、それで自己追加書込みを内部的に行な
えるような構成にしたので、書込みディスターブに関
し、外部的には十分な信頼性を保つ事ができるという効
果を有する。
【図面の簡単な説明】
【図１】本発明の第１の実施例の不揮発性半導体記憶装
置のブロック図である。
【図２】従来技術の不揮発性半導体記憶装置のブロック
図である。
【図３】本発明の第２の実施例の不揮発性半導体記憶装
置のブロック図である。
【符号の説明】
１ 入出力バッファ ２ 第１の遷移回路（入力用） ３ 第２の遷移回路（出力用） ４ 書込み回路 ５ センスアンプ ６ 列選択トランジスタ ７ 行デコーダ ８ メモリセルアレイ ９ 制御カウンター回路 １０ カウンター回路 Ｂｏ〜Ｂｍ ビット線 Ｗｏ〜Ｗｎ ワード線 Ｍｉｊ メモリセルトランジスタ（ｉ＝ｏ〜ｎ，ｊ＝
ｏ〜ｍ） Ａ，Ｂ，Ｃ，Ｈ 出力経路 Ｄ，Ｅ，Ｆ，Ｉ 入力経路 Ｇ 遷移回路 Ｃｌ 制御端子 Ｉ／Ｏｋ 入力端子

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 複数のメモリセルトランジスタからなる
    メモリセルアレイと、前記複数のメモリセルトランジス
    タのコントロールゲートとに共通接続された複数のワー
    ド線と、前記複数のメモリトランジスタのドレインに共
    通接続された複数のビット線と、前記複数のワード線を
    駆動する行デコーダと、前記複数のビット線に接続され
    前記ビット線を選択する列選択トランジスタ群と、セン
    スアンプと、書込み回路とを有する不揮発性半導体記憶
    装置において、外部端子からの制御入力によって内部制
    御信号を発生させる制御回路と、前記センスアンプによ
    って読み出された前記メモリセルトランジスタに保持さ
    れたデータ信号を前記書込み回路に内部的に遷移させる
    遷移回路を備え、前記制御入力に対して前記メモリセル
    からのデータ信号の読出しと前記センスアップから前記
    書込み回路への前記データ信号の遷移と前記データ信号
    の前記メモリセルへの追加書込みとの一連の動作を行な
    う事を特徴とする不揮発性半導体記憶装置。
  2. 【請求項２】 前記制御回路は、あらかじめ定められた
    一定値まで前記メモリセルへの書込みまたは消去の動作
    に応答してカウントするカウンタ回路であることを特徴
    とする請求項１記載の不揮発性半導体記憶装置。
  3. 【請求項３】 前記カウントする内容が書込み回数であ
    る事を特徴とする請求項２記載の不揮発性半導体記憶装
    置。
  4. 【請求項４】 前記カウントする内容が書込みおよび消
    去の一連動作の回数である事を特徴とする請求項２記載
    の不揮発性半導体記憶装置。
JP30208992A 1992-11-12 1992-11-12 不揮発性半導体記憶装置 Expired - Fee Related JP2870328B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP30208992A JP2870328B2 (ja) 1992-11-12 1992-11-12 不揮発性半導体記憶装置
US08/151,196 US5347486A (en) 1992-11-12 1993-11-12 Nonvolatile memory device having self-refresh function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30208992A JP2870328B2 (ja) 1992-11-12 1992-11-12 不揮発性半導体記憶装置

Publications (2)

Publication Number Publication Date
JPH06150672A true JPH06150672A (ja) 1994-05-31
JP2870328B2 JP2870328B2 (ja) 1999-03-17

Family

ID=17904797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30208992A Expired - Fee Related JP2870328B2 (ja) 1992-11-12 1992-11-12 不揮発性半導体記憶装置

Country Status (2)

Country Link
US (1) US5347486A (ja)
JP (1) JP2870328B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015030394A (ja) * 2013-08-05 2015-02-16 日本精機株式会社 車両用表示装置
JP2019212351A (ja) * 2018-06-05 2019-12-12 三重富士通セミコンダクター株式会社 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の書き換え方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08227596A (ja) * 1994-11-30 1996-09-03 Texas Instr Inc <Ti> 半導体メモリ用デコード回路
US5777923A (en) * 1996-06-17 1998-07-07 Aplus Integrated Circuits, Inc. Flash memory read/write controller
US5896393A (en) * 1996-05-23 1999-04-20 Advanced Micro Devices, Inc. Simplified file management scheme for flash memory
US5852582A (en) * 1997-02-18 1998-12-22 Advanced Micro Devices, Inc. Non-volatile storage device refresh time detector
US5991196A (en) * 1997-12-16 1999-11-23 Microchip Technology Incorporated Reprogrammable memory device with variable page size
US6088268A (en) * 1998-09-17 2000-07-11 Atmel Corporation Flash memory array with internal refresh
DE19900802C1 (de) * 1999-01-12 2000-03-23 Siemens Ag Integrierter Speicher
FR2871281B1 (fr) * 2004-04-01 2008-06-13 Atmel Corp Procede et dispositif d'alimentation de puissance duale pour une memoire non-volatile embarquee
WO2005096796A2 (en) * 2004-04-01 2005-10-20 Atmel Corporation Method and apparatus for a dual power supply to embedded non-volatile memory
DE602004012271T2 (de) * 2004-10-08 2009-03-19 Stmicroelectronics S.R.L., Agrate Brianza Speichervorrichtung und Verfahren für deren Betrieb mit hoher Unterdrückung des Rauschens auf der Hochspannungsversorgungsleitung
US7385855B2 (en) * 2005-12-26 2008-06-10 Ememory Technology Inc. Nonvolatile memory device having self reprogramming function
US7447096B2 (en) * 2006-05-05 2008-11-04 Honeywell International Inc. Method for refreshing a non-volatile memory
US20140359196A1 (en) * 2013-05-31 2014-12-04 Daniel J. Ragland On-the-fly performance adjustment for solid state storage devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6074578A (ja) * 1983-09-30 1985-04-26 Toshiba Corp 不揮発性半導体メモリ装置
JPH0369099A (ja) * 1989-08-08 1991-03-25 Nec Corp 半導体記憶装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01119982A (ja) * 1987-10-31 1989-05-12 Toshiba Corp スタティック型ランダムアクセスメモリ
US4926387A (en) * 1988-12-27 1990-05-15 Intel Corporation Memory timing circuit employing scaled-down models of bit lines using reduced number of memory cells
JPH03156795A (ja) * 1989-11-15 1991-07-04 Toshiba Micro Electron Kk 半導体メモリ回路装置
JPH03252988A (ja) * 1990-03-02 1991-11-12 Nec Corp ダイナミック型半導体メモリ
US5056063A (en) * 1990-05-29 1991-10-08 Texas Instruments Incorporated Active sense amplifier with dynamic pre-charge transistor
IT1246754B (it) * 1990-12-28 1994-11-26 Sgs Thomson Microelectronics Circuito di lettura di celle eprom

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6074578A (ja) * 1983-09-30 1985-04-26 Toshiba Corp 不揮発性半導体メモリ装置
JPH0369099A (ja) * 1989-08-08 1991-03-25 Nec Corp 半導体記憶装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015030394A (ja) * 2013-08-05 2015-02-16 日本精機株式会社 車両用表示装置
JP2019212351A (ja) * 2018-06-05 2019-12-12 三重富士通セミコンダクター株式会社 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の書き換え方法

Also Published As

Publication number Publication date
US5347486A (en) 1994-09-13
JP2870328B2 (ja) 1999-03-17

Similar Documents

Publication Publication Date Title
US5337281A (en) Non-volatile semiconductor memory device in which data can be erased on a block basis and method of erasing data on a block basis in non-volatile semiconductor memory device
US7551493B2 (en) Data processing device
US7668014B2 (en) Non-volatile memory device and program method
US9779814B2 (en) Non-volatile static random access memory devices and methods of operations
KR102812506B1 (ko) 반도체 기억 장치
JPH06119790A (ja) 不揮発性半導体記憶装置
JP2870328B2 (ja) 不揮発性半導体記憶装置
TW200402737A (en) Flash memory device with stable source line regardless of bit line coupling and loading effect
US7085157B2 (en) Nonvolatile memory device and semiconductor device
KR100313065B1 (ko) 불휘발성반도체메모리장치
JP2933090B2 (ja) 不揮発性半導体記憶装置
JPH1196776A (ja) 不揮発性半導体メモリ装置
JP4955372B2 (ja) 下部ビット線と上部ビット線が電圧制御ブロックを共有する３−レベル不揮発性半導体メモリ装置
JP3214395B2 (ja) 不揮発性半導体記憶装置
US7248503B2 (en) Semiconductor nonvolatile storage device
US20060098492A1 (en) Erase-verifying method of NAND type flash memory device and NAND type flash memory device thereof
JP3263636B2 (ja) 不揮発性半導体メモリ装置
JP3544731B2 (ja) 不揮発性半導体記憶装置
KR100724339B1 (ko) 고속의 제1 페이지 독출속도를 가지는 3-레벨 불휘발성반도체 메모리 장치 및 이에 대한 구동방법
JP3258945B2 (ja) 不揮発性半導体メモリ装置
JPH1196782A (ja) 不揮発性半導体メモリ装置
JPH05182483A (ja) 不揮発性半導体記憶装置
JP3639415B2 (ja) 不揮発性半導体メモリ装置
JP3108391B2 (ja) 不揮発性半導体メモリ装置
JP2001184878A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080108

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090108

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100108

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees