JPH0615120U - 動作周波数設定回路 - Google Patents
動作周波数設定回路Info
- Publication number
- JPH0615120U JPH0615120U JP5031792U JP5031792U JPH0615120U JP H0615120 U JPH0615120 U JP H0615120U JP 5031792 U JP5031792 U JP 5031792U JP 5031792 U JP5031792 U JP 5031792U JP H0615120 U JPH0615120 U JP H0615120U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- clock
- selection
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 マイクロプロセッサを低消費電力で動作する
を目的にする。 【構成】 装置の動作の基準となる動作周波数を設定す
る動作周波数設定回路であって、基本クロックを分周
し、複数の動作クロックを得る分周回路と、この分周回
路から入力した動作クロックを選択し、装置に出力する
動作クロック選択回路と、装置が出力する設定信号と状
態切替え信号とに基づき、動作クロック選択回路に動作
クロックを選択する動作選択信号を出力すると共に、装
置に動作状態を変更する動作選択信号を出力する選択信
号発生回路と、状態切替え信号に基づき装置をリセット
するリセット回路とを設け、状態切替え信号によって装
置をリセットすると共に、選択信号発生回路から設定信
号にもとづいた動作選択信号を出力し、装置の動作の基
準となる動作クロックを設定するようにしている。
を目的にする。 【構成】 装置の動作の基準となる動作周波数を設定す
る動作周波数設定回路であって、基本クロックを分周
し、複数の動作クロックを得る分周回路と、この分周回
路から入力した動作クロックを選択し、装置に出力する
動作クロック選択回路と、装置が出力する設定信号と状
態切替え信号とに基づき、動作クロック選択回路に動作
クロックを選択する動作選択信号を出力すると共に、装
置に動作状態を変更する動作選択信号を出力する選択信
号発生回路と、状態切替え信号に基づき装置をリセット
するリセット回路とを設け、状態切替え信号によって装
置をリセットすると共に、選択信号発生回路から設定信
号にもとづいた動作選択信号を出力し、装置の動作の基
準となる動作クロックを設定するようにしている。
Description
【0001】
本考案は、マイクロプロッセサ等の動作の基準となる動作周波数を設定する動 作周波数設定回路に関し、更に詳しくは、マイクロプロッセサが必要とする処理 速度に合わせて動作クロックを設定し、消費電力の低減を図る動作周波数設定回 路に関する。
【0002】
マイクロプロセッサを使用したデジタル制御回路は、必要とされるピーク負荷 に対してマイクロプロッセサの動作速度を設定しているために、高速処理の必要 がない場合、例えば起動待ち状態でもピーク負荷の状態で動作されている。
【0003】
このように従来のマイクロプロセッサを使用したデジタル制御回路は、常に、 ピーク負荷の状態で動作しているために消費電力が大きく、また発熱が大きいと いう欠点を有していた。
【0004】
本考案は、このような点に鑑みてなされたもので、高速処理の必要がない場合 は、動作クロックを周波数の低いクロックに切り換えるようにしたもので、マイ クロプロセッサを低消費電力で動作することができる動作周波数設定回路を提供 することを目的としている。
【0005】
このような目的を達成するために、本発明は、 装置の動作の基準となる動作周波数を設定する動作周波数設定回路であって 、 基本クロックを分周し、複数の動作クロックを得る分周回路と、 この分周回路から入力した動作クロックを選択し、前記装置に出力する動作ク ロック選択回路と、 前記装置が出力する設定信号と状態切替え信号とに基づき、前記動作クロック 選択回路に動作クロックを選択する動作選択信号を出力すると共に、前記装置に 動作状態を変更する動作選択信号を出力する選択信号発生回路と、 前記状態切替え信号に基づき前記装置をリセットするリセット回路と、 を設け、前記状態切替え信号によって前記装置をリセットすると共に、前記選 択信号発生回路から前記設定信号にもとづいた動作選択信号を出力し、前記装置 の動作の基準となる動作クロックを設定することを特徴としている。
【0006】
マイクロプロセッサは、リセット回路の出力するリセット信号によってリセッ トされ、選択信号発生回路の動作選択信号によって動作クロック選択回路より選 択された動作クロックが設定される。
【0007】
以下、図面を用いて本考案の一実施例を詳細に説明する。図1は、本考案の動 作周波数設定装置の一実施例を示した構成ブロック図である。図中、1は発振器 、2は発振器1の出力する基本クロックCLK0を分周する分周器で、この例で は、2分周と8分周した動作クロックCLK1が得られるようになっている。
【0008】 3は動作クロック選択回路で、分周回路2から入力した動作クロックCLK1 を選択信号発生回路4の動作選択信号S1に基づいて選択し、マイクロプロセッ サ5に出力する。 選択信号発生回路4の動作選択信号S1は、マイクロプロセッサ5から入力し た設定信号S2を状態切替え信号S3に同期して得たもので、動作クロック選択回 路3とマイクロプロセッサ5とに出力される。
【0009】 6はORゲートで、一方の入力端子には初期化信号S4が入力されていて、他 方の入力端子には状態切替え信号S3が入力されている。ORゲート6は、マイ クロプロッセサ5から入力した状態切替え信号S3がローレベルになるとリセッ ト信号S5をマイクロプロッセサ5に出力し、マイクロプロッセサ5をリセットす る。
【0010】 図2は、本考案の動作周波数設定装置の動作を説明するタイムチャートで、( A)は選択信号発生回路4に出力される初期化信号S4、(B)はマイクロプロ セッサ5が出力する状態切替信号S3、(C)はORゲート6が出力するリセッ ト信号S5、(D)はマイクロプロセッサ5が出力する設定信号S2、(E)は選 択信号発生回路4が出力する動作選択信号S1、(F)は動作クロック選択回路 3が出力する動作クロックCLK1である。
【0011】 (1)電源が投入されると、初期化信号S4によって動作選択信号S1が強制的にロ ーレベルとなり、マイクロプロセッサ5は、通常処理状態で動作する。 (2)通常処理状態の必要が無くなった時点(t1時)で、マイクロプロセッサ5は 、ハイレベルの設定信号S2を選択信号発生回路4に出力する。 (3)続いて、時刻t2で、マイクロプロセッサ5をリセットするのに十分なパルス 幅を持った状態切替え信号S3が選択信号発生回路4に出力されると共に、OR ゲート6に出力される。
【0012】 (4)ORゲート6は、入力した状態切替え信号S3に基づいて得たリセット信号S 5 をマイクロプロセッサ5に出力する。一方、選択信号発生回路4は、入力した 状態切替え信号S3に基づいてハイレベルの動作選択信号S1をマイクロプロセッ サ5に出力する。
【0013】 (5)マイクロプロセッサ5は、リセット信号S5がローレベルの間はリセット状態 にあり、リセット信号S5が立ち上がると起動待ち状態に切り替わって動作する 。 (6)以後、起動待ち状態から通常処理状態への移行も同様なプロセスで行われる 。マイクロプロセッサ5は、時刻t3でローレベルの設定信号S2を選択信号発生 回路4に出力し、時刻t4で状態切替え信号S3を選択信号発生回路4とORゲー ト6に出力する。
【0014】 このようにしてマイクロプロセッサ5は、リセットするのに十分なパルス幅を 持った状態切替え信号S3によってリセットされ、動作切替えが行われるので、 安定に動作切替えを行うことができる。
【0015】
以上、詳細に説明したように本考案の動作周波数設定装置は、高速処理の必要 がない場合は、動作クロックを周波数の低いクロックに切り換えるようにしたも ので、マイクロプロセッサを低消費電力で動作することができる。
【図1】本考案の動作周波数設定装置の一実施例を示し
た構成ブロック図である。
た構成ブロック図である。
【図2】本考案の動作周波数設定装置の動作を説明する
タイムチャートである。
タイムチャートである。
2 分周回路 3 動作クロック選択回路 4 選択信号発生回路 6 ORゲート
Claims (1)
- 【請求項1】 装置の動作の基準となる動作周波数を設
定する動作周波数設定回路であって、 基本クロックを分周し、複数の動作クロックを得る分周
回路と、 この分周回路から入力した動作クロックを選択し、前記
装置に出力する動作クロック選択回路と、 前記装置が出力する設定信号と状態切替え信号とに基づ
き、前記動作クロック選択回路に動作クロックを選択す
る動作選択信号を出力すると共に、前記装置に動作状態
を変更する動作選択信号を出力する選択信号発生回路
と、 前記状態切替え信号に基づき前記装置をリセットするリ
セット回路と、 を設け、前記状態切替え信号によって前記装置をリセッ
トすると共に、前記選択信号発生回路から前記設定信号
にもとづいた動作選択信号を出力し、前記装置の動作の
基準となる動作クロックを設定することを特徴とした動
作周波数設定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5031792U JPH0615120U (ja) | 1992-07-17 | 1992-07-17 | 動作周波数設定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5031792U JPH0615120U (ja) | 1992-07-17 | 1992-07-17 | 動作周波数設定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0615120U true JPH0615120U (ja) | 1994-02-25 |
Family
ID=12855531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5031792U Withdrawn JPH0615120U (ja) | 1992-07-17 | 1992-07-17 | 動作周波数設定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0615120U (ja) |
-
1992
- 1992-07-17 JP JP5031792U patent/JPH0615120U/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6563349B2 (en) | Multiplexor generating a glitch free output when selecting from multiple clock signals | |
| US6653867B1 (en) | Apparatus and method for providing a smooth transition between two clock signals | |
| JPH0615120U (ja) | 動作周波数設定回路 | |
| JPS63232615A (ja) | クロツク切替回路 | |
| JP2988360B2 (ja) | クロック生成回路 | |
| JP2000013196A (ja) | クロック選択回路 | |
| US7272069B2 (en) | Multiple-clock controlled logic signal generating circuit | |
| JPH01117585A (ja) | フイールドオフセットサブサンプリング装置 | |
| JP2666479B2 (ja) | クロック切換回路及びクロック切換方法 | |
| JPS61224521A (ja) | 位相同期回路 | |
| KR19980050372A (ko) | 데이타 전송 동기용 클럭 발생장치 | |
| JP2932813B2 (ja) | 出力ラッチ回路 | |
| JPH0691425B2 (ja) | D形フリップフロップを使用した分周回路 | |
| JP2679471B2 (ja) | クロック切替回路 | |
| JPH0417565B2 (ja) | ||
| JPH08163399A (ja) | ディジタル信号の位相差吸収装置 | |
| JPS6163111A (ja) | デイジタルpll回路 | |
| JPH10112639A (ja) | 位相比較器 | |
| JPH0756553A (ja) | ビデオ信号制御回路 | |
| JPH02126717A (ja) | デュティー変換回路 | |
| JPH09294252A (ja) | サンプリング装置 | |
| JP2002314405A (ja) | パルススワロ方式pll回路 | |
| JPH05344111A (ja) | クロック制御回路 | |
| JPH0191528A (ja) | 高速プリスケーラ回路 | |
| JPH05167404A (ja) | 発振制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19961003 |