JPH06152115A - 電気回路配線基板及びその製造方法並びに電気回路装置 - Google Patents
電気回路配線基板及びその製造方法並びに電気回路装置Info
- Publication number
- JPH06152115A JPH06152115A JP4295847A JP29584792A JPH06152115A JP H06152115 A JPH06152115 A JP H06152115A JP 4295847 A JP4295847 A JP 4295847A JP 29584792 A JP29584792 A JP 29584792A JP H06152115 A JPH06152115 A JP H06152115A
- Authority
- JP
- Japan
- Prior art keywords
- electric circuit
- solder
- electronic component
- wiring board
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/241—Dispositions, e.g. layouts
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】 （修正有）
【目的】電子部品を電気回路配線基板に表面実装した場
合に、その電子部品の電子部品の電極が導電性ランドか
らずれないようにすること。 【構成】絶縁基板１に形成された電気回路を構成する導
電性ランド２の表面にプリコートした半田３の電子部品
の電極を接続する部分に窪み４を形成し、これらの窪み
４に電子部品の電極を嵌め込んでリフロー炉で溶融し、
半田付けするようにしている。この他、前記窪み４の形
成方法についても記載されている。 【効果】前記窪み４の存在により、電子部品の電極が位
置ずれを起こさず、また半田付け不良の発生も防ぐこと
ができる。
合に、その電子部品の電子部品の電極が導電性ランドか
らずれないようにすること。 【構成】絶縁基板１に形成された電気回路を構成する導
電性ランド２の表面にプリコートした半田３の電子部品
の電極を接続する部分に窪み４を形成し、これらの窪み
４に電子部品の電極を嵌め込んでリフロー炉で溶融し、
半田付けするようにしている。この他、前記窪み４の形
成方法についても記載されている。 【効果】前記窪み４の存在により、電子部品の電極が位
置ずれを起こさず、また半田付け不良の発生も防ぐこと
ができる。
Description
【０００１】
【産業上の利用分野】この発明は、表面実装型半導体装
置、特にＩＣが高密度集積化された多ピンの表面実装型
半導体装置を表面実装するのに適した電気回路配線基板
及びその製造方法並びに電気回路装置に関するものであ
る。
置、特にＩＣが高密度集積化された多ピンの表面実装型
半導体装置を表面実装するのに適した電気回路配線基板
及びその製造方法並びに電気回路装置に関するものであ
る。
【０００２】
【従来の技術】従来技術のこの種電気回路配線基板（以
下、単に「配線基板」と記す）は、ガラスエポキシ樹脂
などの有機基板やアルミナなどのセラミック基板などの
絶縁基板の表面にやや突出して電気回路を構成する複数
の導電性配線部とそれらの端部に形成された導電性ラン
ドとが形成されており、このような配線基板の表面に、
前記導電性ランドを除いてソルダーレジストを被覆し、
表面実装型の電子部品、例えば、フリップチップ型半導
体装置やＱＦＰ型、ＪＱＦＰ型、ＳＯＰ型、ＪＳＯＰ型
半導体装置のような表面実装型半導体装置（以下、単に
「表面実装型ＩＣ」と記す）の複数の電極に形成したバ
ンプやリード（以下、纏めて「電極」と記す）を前記導
電性ランドに接続するようにしている。
下、単に「配線基板」と記す）は、ガラスエポキシ樹脂
などの有機基板やアルミナなどのセラミック基板などの
絶縁基板の表面にやや突出して電気回路を構成する複数
の導電性配線部とそれらの端部に形成された導電性ラン
ドとが形成されており、このような配線基板の表面に、
前記導電性ランドを除いてソルダーレジストを被覆し、
表面実装型の電子部品、例えば、フリップチップ型半導
体装置やＱＦＰ型、ＪＱＦＰ型、ＳＯＰ型、ＪＳＯＰ型
半導体装置のような表面実装型半導体装置（以下、単に
「表面実装型ＩＣ」と記す）の複数の電極に形成したバ
ンプやリード（以下、纏めて「電極」と記す）を前記導
電性ランドに接続するようにしている。
【０００３】また、最近、表面実装型ＩＣは高密度集積
化、小型化されるようになり、それにしたがって電極数
が多くなり、そしてそれらが狭ピッチ化されるようにな
っている。このような表面実装型ＩＣを実装する配線基
板の前記導電性ランドも狭ピッチ化されるようになっ
た。
化、小型化されるようになり、それにしたがって電極数
が多くなり、そしてそれらが狭ピッチ化されるようにな
っている。このような表面実装型ＩＣを実装する配線基
板の前記導電性ランドも狭ピッチ化されるようになっ
た。
【０００４】
【発明が解決しようとする課題】狭ピッチ化された表面
実装型ＩＣを配線基板に実装する場合には、導電性ラン
ドの表面に、例えば、電解メッキ法や無電解メッキ法或
いはスーパソルダー法などによって半田をプリコートし
て被着し、その表面に表面実装型ＩＣを搭載するように
している。しかし、前記の被着、形成された半田の表面
の形状は、通常、かまぼこ形の形状になっているため、
このような形状の導電性ランドに表面実装型ＩＣの電極
を載置し、半田付けしようとすると、その表面実装型Ｉ
Ｃの電極が導電性ランド間にずり落ちてしまい、実装不
良を起こすことがしばしば見受けられる。
実装型ＩＣを配線基板に実装する場合には、導電性ラン
ドの表面に、例えば、電解メッキ法や無電解メッキ法或
いはスーパソルダー法などによって半田をプリコートし
て被着し、その表面に表面実装型ＩＣを搭載するように
している。しかし、前記の被着、形成された半田の表面
の形状は、通常、かまぼこ形の形状になっているため、
このような形状の導電性ランドに表面実装型ＩＣの電極
を載置し、半田付けしようとすると、その表面実装型Ｉ
Ｃの電極が導電性ランド間にずり落ちてしまい、実装不
良を起こすことがしばしば見受けられる。
【０００５】また、表面実装型ＩＣ、中でもフリップチ
ップ型ＩＣの半田バンプと半田プリコートとのギャップ
が、半田バンプの高さとプリコートの半田の厚さのバラ
ツキにより、前記ギャップが不揃いになるため、ボンデ
ィングすると、前記ギャップが大きい箇所の接続が行わ
れないこともしばしば見受けられた。この発明はこれら
の問題点を解決することを課題とするものである。
ップ型ＩＣの半田バンプと半田プリコートとのギャップ
が、半田バンプの高さとプリコートの半田の厚さのバラ
ツキにより、前記ギャップが不揃いになるため、ボンデ
ィングすると、前記ギャップが大きい箇所の接続が行わ
れないこともしばしば見受けられた。この発明はこれら
の問題点を解決することを課題とするものである。
【０００６】
【課題を解決するための手段】前記課題を解決するため
に、この発明では、絶縁基板に形成された電気回路を構
成する導電性ランドの表面に被着した半田の電子部品の
リードを接続する部分に窪みを形成し前記課題を解決す
るようにした。
に、この発明では、絶縁基板に形成された電気回路を構
成する導電性ランドの表面に被着した半田の電子部品の
リードを接続する部分に窪みを形成し前記課題を解決す
るようにした。
【０００７】また、この発明では、このように構成され
た配線基板の前記窪みに電子部品の電極を載置し、固定
して電気回路装置を構成し、前記課題を解決するように
した。
た配線基板の前記窪みに電子部品の電極を載置し、固定
して電気回路装置を構成し、前記課題を解決するように
した。
【０００８】更にまた、この発明では、絶縁基板の表面
に電気回路を構成する導電性ランドを形成する工程と、
前記導電性ランドの表面に予め半田を被着する工程と、
前記導電性ランドに被着した半田の表面の電子部品の電
極を接続する部分に窪みを形成する工程とを経て、前記
配線基板を製造するようにした。
に電気回路を構成する導電性ランドを形成する工程と、
前記導電性ランドの表面に予め半田を被着する工程と、
前記導電性ランドに被着した半田の表面の電子部品の電
極を接続する部分に窪みを形成する工程とを経て、前記
配線基板を製造するようにした。
【０００９】
【作用】前記構成の配線基板によれば、電子部品の電極
が導電性ランドに形成された窪みに嵌まり込むような状
態になるので、電子部品の電極の位置ずれが起きず、ま
た、プリコートの半田の厚みのバラツキを無くすことが
でき、フリップチップ型ＩＣの場合には、その半田バン
プの厚さに不揃いがあっても、ボンディングすることに
より、半田付け不良を起こすことがない。
が導電性ランドに形成された窪みに嵌まり込むような状
態になるので、電子部品の電極の位置ずれが起きず、ま
た、プリコートの半田の厚みのバラツキを無くすことが
でき、フリップチップ型ＩＣの場合には、その半田バン
プの厚さに不揃いがあっても、ボンディングすることに
より、半田付け不良を起こすことがない。
【００１０】
【実施例】以下、この発明の実施例を図１乃至図３を用
いて説明する。図１は絶縁基板の表面に導電性ランドを
形成し、その表面に半田を被着した状態を示した一部配
線基板の斜視図であり、図２はこの発明の導電性ランド
の表面に被着し半田に窪みを形成するための治具であっ
て、同図Ａはその上面斜視図、同図Ｂは下面図、同図Ｃ
は同図Ｂの符号ＸーＸ線上における断面の第１の実施例
である歯形の形成の断面図、そして同図Ｄは同図Ｂの符
号ＸーＸ線上における断面の第２の実施例である歯形の
形成の断面図であり、そして、図３は導電性ランドに被
着された半田の表面に窪みが形成された構造を示したも
のであって、同図Ａは図２Ｃの歯形で形成された窪み、
同図Ｂは図２Ｄの歯形で形成された窪みを示した斜視図
である。
いて説明する。図１は絶縁基板の表面に導電性ランドを
形成し、その表面に半田を被着した状態を示した一部配
線基板の斜視図であり、図２はこの発明の導電性ランド
の表面に被着し半田に窪みを形成するための治具であっ
て、同図Ａはその上面斜視図、同図Ｂは下面図、同図Ｃ
は同図Ｂの符号ＸーＸ線上における断面の第１の実施例
である歯形の形成の断面図、そして同図Ｄは同図Ｂの符
号ＸーＸ線上における断面の第２の実施例である歯形の
形成の断面図であり、そして、図３は導電性ランドに被
着された半田の表面に窪みが形成された構造を示したも
のであって、同図Ａは図２Ｃの歯形で形成された窪み、
同図Ｂは図２Ｄの歯形で形成された窪みを示した斜視図
である。
【００１１】先ず、図１に示したように、通常の、例え
ば、約厚さ１．６ｍｍのガラスエポキシ樹脂の絶縁基板
１の表面に厚さ約３５μｍの銅箔層を被覆した積層基板
を用い、前記銅箔層の表面に、例えば、サブストラクテ
ィブ法を用いて、電気回路を構成する複数の導電性配線
部（図示していない）と複数の導電性ランド２とからな
る所望の電気回路パターンを形成する。それらの導電性
ランド２の寸法は、例えば、幅が５０μｍ、各間隔幅が
５０μｍである。このようにして形成された前記複数の
導電性ランド２は、図１に示したように、前記絶縁基板
１の表面から突出した状態になっている。
ば、約厚さ１．６ｍｍのガラスエポキシ樹脂の絶縁基板
１の表面に厚さ約３５μｍの銅箔層を被覆した積層基板
を用い、前記銅箔層の表面に、例えば、サブストラクテ
ィブ法を用いて、電気回路を構成する複数の導電性配線
部（図示していない）と複数の導電性ランド２とからな
る所望の電気回路パターンを形成する。それらの導電性
ランド２の寸法は、例えば、幅が５０μｍ、各間隔幅が
５０μｍである。このようにして形成された前記複数の
導電性ランド２は、図１に示したように、前記絶縁基板
１の表面から突出した状態になっている。
【００１２】次に、これらの導電性ランド２の表面に、
例えば、電解メッキ法、無電解メッキ法、スーパーソル
ダー法、或いは、精密、微細な電気回路パターンを要求
されない場合にはスクリーン印刷法などを用いて、予め
半田３を被着する。この被着された半田３の形状はかま
ぼこ型をしており、その厚さを、例えば、１５μｍとし
た。
例えば、電解メッキ法、無電解メッキ法、スーパーソル
ダー法、或いは、精密、微細な電気回路パターンを要求
されない場合にはスクリーン印刷法などを用いて、予め
半田３を被着する。この被着された半田３の形状はかま
ぼこ型をしており、その厚さを、例えば、１５μｍとし
た。
【００１３】この発明においては、電子部品の電極がこ
れらの導電性ランド２に接続される部分に、符号４で示
したような窪みを、各導電性ランド２または一部の導電
性ランド２に形成したことである。
れらの導電性ランド２に接続される部分に、符号４で示
したような窪みを、各導電性ランド２または一部の導電
性ランド２に形成したことである。
【００１４】次に、前記窪み４の形成方法を図２を用い
て説明する。図２Ａは窪み４を形成する治具１０の斜視
図であって、符号１１はプレスヘッドであり、符号１２
はプレスヘッド１１の表面中央部に設けた支持杆１２で
ある。このプレスヘッド１１の裏面には、同図Ｂに示し
たように、その四辺からなる周囲に、前記電子部品の電
極を接続しなければならない導電性ランド２の部分に合
致するように歯形１３が形成されている。
て説明する。図２Ａは窪み４を形成する治具１０の斜視
図であって、符号１１はプレスヘッドであり、符号１２
はプレスヘッド１１の表面中央部に設けた支持杆１２で
ある。このプレスヘッド１１の裏面には、同図Ｂに示し
たように、その四辺からなる周囲に、前記電子部品の電
極を接続しなければならない導電性ランド２の部分に合
致するように歯形１３が形成されている。
【００１５】前記歯形１３の形状は、同図Ｃに示したよ
うに、断面矩形状であってもよく、また同図Ｄに示した
ように、断面楔状であってもよい。
うに、断面矩形状であってもよく、また同図Ｄに示した
ように、断面楔状であってもよい。
【００１６】次に、このような治具１０を用い、前記複
数の導電性ランドの表面に被着されたかまぼこ型半田３
が盛られた配線基板５の、電子部品の電極を接続しなけ
ればならない前記半田３の部分に対し、前記治具１０の
歯形１３を合わせ、例えば、プレス機（図示していな
い）で前記半田３を押圧する。この圧力は、例えば、１
Ｋｇ／ｃｍ2 程度で行った。
数の導電性ランドの表面に被着されたかまぼこ型半田３
が盛られた配線基板５の、電子部品の電極を接続しなけ
ればならない前記半田３の部分に対し、前記治具１０の
歯形１３を合わせ、例えば、プレス機（図示していな
い）で前記半田３を押圧する。この圧力は、例えば、１
Ｋｇ／ｃｍ2 程度で行った。
【００１７】治具１０の電子部品の電極を接続しなけれ
ばならない前記半田３の部分に対する位置合わせ及び押
圧は、例えば、プレスヘッド１１上に設けた認識用パッ
ド（図示していない）を利用し、画像認識付きプレス機
を用いて行うとよい。位置合わせ精度は、表面実装しよ
うとする電子部品の電極に依存するが、±１０μｍ以内
がよい。
ばならない前記半田３の部分に対する位置合わせ及び押
圧は、例えば、プレスヘッド１１上に設けた認識用パッ
ド（図示していない）を利用し、画像認識付きプレス機
を用いて行うとよい。位置合わせ精度は、表面実装しよ
うとする電子部品の電極に依存するが、±１０μｍ以内
がよい。
【００１８】図２Ｃの歯形１３を有する治具１０で押圧
した場合には、図３Ａに示したような凹状の窪み４が形
成され、また図２Ｄの歯形１３を有する治具１０で押圧
した場合には、図３Ｂに示したようなＶ状の窪み４が形
成される。
した場合には、図３Ａに示したような凹状の窪み４が形
成され、また図２Ｄの歯形１３を有する治具１０で押圧
した場合には、図３Ｂに示したようなＶ状の窪み４が形
成される。
【００１９】次に、このような構造の配線基板５に、１
２ｍｍ角、４８０個の電極に半田バンプを形成したダミ
ーのフリップチップＩＣを２０個、フリップチップボン
ダーを用いてマウントした。その結果、前記窪み４の存
在により、フリップチップＩＣの半田バンプはマウント
ずれを起こさず、正確に各導電性ランド２に半田バンプ
がマウントされて、不良は零であった。
２ｍｍ角、４８０個の電極に半田バンプを形成したダミ
ーのフリップチップＩＣを２０個、フリップチップボン
ダーを用いてマウントした。その結果、前記窪み４の存
在により、フリップチップＩＣの半田バンプはマウント
ずれを起こさず、正確に各導電性ランド２に半田バンプ
がマウントされて、不良は零であった。
【００２０】これに反し、この発明の方法を採らず、か
まぼこ形半田が被着されたままの導電性ランド２にフリ
ップチップＩＣをマウントする従来の方法を採ると、半
田バンプが前記かまぼこ形半田３からずれを起こして、
２０個中１２個マウント不良が認められた。これらの確
認は全てＸ線画像検査機を用いて行った。
まぼこ形半田が被着されたままの導電性ランド２にフリ
ップチップＩＣをマウントする従来の方法を採ると、半
田バンプが前記かまぼこ形半田３からずれを起こして、
２０個中１２個マウント不良が認められた。これらの確
認は全てＸ線画像検査機を用いて行った。
【００２１】更に、この後、リフロー炉を用いて半田バ
ンプとかまぼこ形半田とを半田付けしたが、この発明の
電気回路装置は従来の電気回路装置に比較して、半田バ
ンプとかまぼこ形半田３とのギャップが低減され、リフ
ロー後の導通テストを行った結果、オープン不良は、従
来技術のものでは、残った８個中２個見受けられたが、
この発明のものでは皆無であった。
ンプとかまぼこ形半田とを半田付けしたが、この発明の
電気回路装置は従来の電気回路装置に比較して、半田バ
ンプとかまぼこ形半田３とのギャップが低減され、リフ
ロー後の導通テストを行った結果、オープン不良は、従
来技術のものでは、残った８個中２個見受けられたが、
この発明のものでは皆無であった。
【００２２】前記の実施例では、電子部品として表面実
装型ＩＣを挙げて説明したが、半導体装置ばかりではな
く、例えば、コネクターのような表面実装型の電子部品
に対しても、この発明は有効であることは言うまでもな
い。
装型ＩＣを挙げて説明したが、半導体装置ばかりではな
く、例えば、コネクターのような表面実装型の電子部品
に対しても、この発明は有効であることは言うまでもな
い。
【００２３】
【発明の効果】以上、説明したように、この発明の電気
回路配線基板の構成によれば、電子部品の電極が導電性
ランドに形成された窪みに嵌まり込むような状態になる
ので、電子部品の電極の位置ずれを起こすことがなく、
また、プリコートの半田の厚みのバラツキを無くすこと
ができて、フリップチップ型ＩＣを半田付けする場合に
は、その半田バンプの厚さに不揃いがあっても、ボンデ
ィングすることにより、半田付け不良を防ぐことがで
き、従来技術には見られない優れた効果が得られた。
回路配線基板の構成によれば、電子部品の電極が導電性
ランドに形成された窪みに嵌まり込むような状態になる
ので、電子部品の電極の位置ずれを起こすことがなく、
また、プリコートの半田の厚みのバラツキを無くすこと
ができて、フリップチップ型ＩＣを半田付けする場合に
は、その半田バンプの厚さに不揃いがあっても、ボンデ
ィングすることにより、半田付け不良を防ぐことがで
き、従来技術には見られない優れた効果が得られた。
【図１】この発明の絶縁基板の表面に導電性ランドを形
成し、その表面に半田を被着した状態を示した一部配線
基板の斜視図である。
成し、その表面に半田を被着した状態を示した一部配線
基板の斜視図である。
【図２】この発明の導電性ランドの表面に被着し半田に
窪みを形成するための治具であって、同図Ａはその上面
斜視図、同図Ｂは下面図、同図Ｃは同図Ｂの符号Ｘで示
した部分の第１の実施例である歯形の形成の断面図、そ
して同図Ｄは同図Ｂの符号Ｘで示した部分の第２の実施
例である歯形の形成の断面図である。
窪みを形成するための治具であって、同図Ａはその上面
斜視図、同図Ｂは下面図、同図Ｃは同図Ｂの符号Ｘで示
した部分の第１の実施例である歯形の形成の断面図、そ
して同図Ｄは同図Ｂの符号Ｘで示した部分の第２の実施
例である歯形の形成の断面図である。
【図３】導電性ランドに被着された半田の表面に窪みが
形成された構造を示したものであって、同図Ａは図２Ｃ
の歯形で形成された窪み、同図Ｂは図２Ｄの歯形で形成
された窪みを示した斜視図である。
形成された構造を示したものであって、同図Ａは図２Ｃ
の歯形で形成された窪み、同図Ｂは図２Ｄの歯形で形成
された窪みを示した斜視図である。
１ 絶縁基板 ２ 導電性ランド ３ 半田（かまぼこ形） ４ 窪み ５ 電気回路配線基板（配線基板） １０ 治具 １１ プレスヘッド １２ 支持杆 １３ 歯形
Claims (3)
- 【請求項１】絶縁基板に形成された電気回路を構成する
導電性ランドの表面に被着した半田の電子部品の電極を
接続する部分に窪みを形成したことを特徴とする電気回
路配線基板。 - 【請求項２】絶縁基板に形成された電気回路を構成する
導電性ランドの表面に被着した半田の電子部品の電極を
接続する部分に窪みを形成し、この窪みに電子部品の電
極を載置し、固定して構成したことを特徴とする電気回
路装置。 - 【請求項３】絶縁基板の表面に電気回路を構成する導電
性ランドを形成する工程と、前記導電性ランドの表面に
予め半田を被着する工程と、前記導電性ランドに被着し
た半田の表面の電子部品の電極を接続する部分に窪みを
形成する工程とからなる電気回路配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4295847A JPH06152115A (ja) | 1992-11-05 | 1992-11-05 | 電気回路配線基板及びその製造方法並びに電気回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4295847A JPH06152115A (ja) | 1992-11-05 | 1992-11-05 | 電気回路配線基板及びその製造方法並びに電気回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06152115A true JPH06152115A (ja) | 1994-05-31 |
Family
ID=17825961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4295847A Pending JPH06152115A (ja) | 1992-11-05 | 1992-11-05 | 電気回路配線基板及びその製造方法並びに電気回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06152115A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008311349A (ja) * | 2007-06-13 | 2008-12-25 | Nippon Avionics Co Ltd | 電子部品の半田付け方法および半田付け装置 |
-
1992
- 1992-11-05 JP JP4295847A patent/JPH06152115A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008311349A (ja) * | 2007-06-13 | 2008-12-25 | Nippon Avionics Co Ltd | 電子部品の半田付け方法および半田付け装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3294740B2 (ja) | 半導体装置 | |
| US6469393B2 (en) | Semiconductor package and mount board | |
| KR0157284B1 (ko) | 솔더 볼 장착홈을 갖는 인쇄 회로 기판과 이를 사용한 볼 그리드 어레이 패키지 | |
| EP0653789A2 (en) | Electronic package structure and method of making same | |
| JP3000975B2 (ja) | 半導体素子の実装構造 | |
| US6034437A (en) | Semiconductor device having a matrix of bonding pads | |
| JPH10233463A (ja) | 半導体装置およびその製造方法 | |
| JPH06152115A (ja) | 電気回路配線基板及びその製造方法並びに電気回路装置 | |
| JPH05259372A (ja) | ハイブリッドｉｃ | |
| US20010040297A1 (en) | Multiple line grid for use in a packaging of a testing application | |
| JPH10313170A (ja) | 配線基板 | |
| EP0100727B1 (en) | Semiconductor device comprising a ceramic base | |
| JPH08162767A (ja) | ボールグリッドアレイパッケージの実装構造 | |
| JPH0547836A (ja) | 半導体装置の実装構造 | |
| JP2500404B2 (ja) | 回路基板の実装構造 | |
| JP3508739B2 (ja) | インターポーザ基板 | |
| JP2001102738A (ja) | 電子部品実装半田付け方法 | |
| JPH06152114A (ja) | 電気回路配線基板及びその製造方法並びに電気回路装置 | |
| JP2001291820A (ja) | 半導体装置及びその製造方法 | |
| JPH11224915A (ja) | 半導体接続用基板 | |
| JP2536892Y2 (ja) | 面実装電子部品 | |
| JPH08335781A (ja) | 多層プリント配線板 | |
| JPH1187605A (ja) | 半導体装置及びその製造方法 | |
| JPH10326961A (ja) | 配線基板のバンプ形成方法 | |
| JPH0380357B2 (ja) |