JPH06152257A - 電圧電流変換回路 - Google Patents
電圧電流変換回路Info
- Publication number
- JPH06152257A JPH06152257A JP4299446A JP29944692A JPH06152257A JP H06152257 A JPH06152257 A JP H06152257A JP 4299446 A JP4299446 A JP 4299446A JP 29944692 A JP29944692 A JP 29944692A JP H06152257 A JPH06152257 A JP H06152257A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- voltage
- circuit
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 16
- 238000010586 diagram Methods 0.000 description 3
- 238000009738 saturating Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】電圧電流変換回路の電源電圧に余裕を持たせる
ことにより電源電圧変動の影響や、ノイズの影響を受け
にくくする。 【構成】トランジスタの段数を少なくするためにトラン
ジスタＱ５のコレクタをトラジスタＱ１のコレクタに接
続する。そのように接続するトランジスタが３段にな
り、トランジスタを飽和させずに使用するために必要な
電圧がトランジスタの順方向電圧ＶBEの３つ分の電圧に
なるため、電源電圧に余裕ができ、電源電圧の変動に対
しての影響が少なくなる。また信号振幅を大きくするこ
とができるたノイズに対して強くなる。
ことにより電源電圧変動の影響や、ノイズの影響を受け
にくくする。 【構成】トランジスタの段数を少なくするためにトラン
ジスタＱ５のコレクタをトラジスタＱ１のコレクタに接
続する。そのように接続するトランジスタが３段にな
り、トランジスタを飽和させずに使用するために必要な
電圧がトランジスタの順方向電圧ＶBEの３つ分の電圧に
なるため、電源電圧に余裕ができ、電源電圧の変動に対
しての影響が少なくなる。また信号振幅を大きくするこ
とができるたノイズに対して強くなる。
Description
【０００１】
【産業上の利用分野】本発明は電圧電流変換回路に関す
る。
る。
【０００２】
【従来の技術】従来技術の電圧電流変換回路について図
３を参照して説明する。この電圧電流変換回路は、トラ
ンジスタＱ１，Ｑ２，Ｑ３およびＱ４を備え、トランジ
スタＱ１およびＱ２は互いにカレントミラー回路を形成
している。トランジスタＱ１のエミッタ抵抗として抵抗
Ｒ１が接続され、トランジスタＱ２のエミッタ抵抗とし
て抵抗Ｒ２が接続される。抵抗Ｒ１およびＲ２はそれぞ
れ電源に接続される。ここでは、ミラー係数の精度を高
めるためにカレントミラーを２段にしている。次にトラ
ンジスタＱ３およびＱ４のエミッタはそれぞれトランジ
スタＱ１およびＱ２のコレクタに接続され互いにカレン
トミラー回路を構成している。トランジスタＱ５のコレ
クタはトランジスタＱ３のコレクタに接続されトランジ
スタＱ５のエミッタはトランジスタＱ６のベースへダー
リントン接続されている。
３を参照して説明する。この電圧電流変換回路は、トラ
ンジスタＱ１，Ｑ２，Ｑ３およびＱ４を備え、トランジ
スタＱ１およびＱ２は互いにカレントミラー回路を形成
している。トランジスタＱ１のエミッタ抵抗として抵抗
Ｒ１が接続され、トランジスタＱ２のエミッタ抵抗とし
て抵抗Ｒ２が接続される。抵抗Ｒ１およびＲ２はそれぞ
れ電源に接続される。ここでは、ミラー係数の精度を高
めるためにカレントミラーを２段にしている。次にトラ
ンジスタＱ３およびＱ４のエミッタはそれぞれトランジ
スタＱ１およびＱ２のコレクタに接続され互いにカレン
トミラー回路を構成している。トランジスタＱ５のコレ
クタはトランジスタＱ３のコレクタに接続されトランジ
スタＱ５のエミッタはトランジスタＱ６のベースへダー
リントン接続されている。
【０００３】入力信号は端子１に接続された演算増幅器
１０の正端子から入力され演算増幅器１０の出力からト
ランジスタＱ５のベースへと供給される。さらにトラン
ジスタＱ６のエミッタから演算増幅器１０へ負帰還をか
ける構成を有している。
１０の正端子から入力され演算増幅器１０の出力からト
ランジスタＱ５のベースへと供給される。さらにトラン
ジスタＱ６のエミッタから演算増幅器１０へ負帰還をか
ける構成を有している。
【０００４】このため、端子１と端子３は同電位にな
る。端子３に流れる電流Ｉ３は、端子３から接地間に接
続されている抵抗Ｒ３と端子１の電圧Ｖ１よってＩ３＝
Ｖ１／Ｒ３の電流が流れる。
る。端子３に流れる電流Ｉ３は、端子３から接地間に接
続されている抵抗Ｒ３と端子１の電圧Ｖ１よってＩ３＝
Ｖ１／Ｒ３の電流が流れる。
【０００５】抵抗Ｒ３に流れる電流が決まると同量の電
流がトランジスタＱ１に流れ、トランジスタＱ２の電流
は電流ミラーによりトランジスタＱ１の電流の（Ｒ１／
Ｒ２）倍の電流が流れ、この電流を端子４から出力電流
として取り出す。抵抗Ｒ１およびＲ２に流れる電流Ｉ１
およびＩ２の電流比の精度を高くするために電流ミラー
を２段に構成している。さらに電流ミラーの入力側では
入力からの影響を小さくし電流ミラーの精度を高くする
ために、トランジスタＱ３の出力側にトラジスタＱ５お
よびＱ６のダーリントン回路を接続しトランジスタＱ６
のベース電流を補正している。
流がトランジスタＱ１に流れ、トランジスタＱ２の電流
は電流ミラーによりトランジスタＱ１の電流の（Ｒ１／
Ｒ２）倍の電流が流れ、この電流を端子４から出力電流
として取り出す。抵抗Ｒ１およびＲ２に流れる電流Ｉ１
およびＩ２の電流比の精度を高くするために電流ミラー
を２段に構成している。さらに電流ミラーの入力側では
入力からの影響を小さくし電流ミラーの精度を高くする
ために、トランジスタＱ３の出力側にトラジスタＱ５お
よびＱ６のダーリントン回路を接続しトランジスタＱ６
のベース電流を補正している。
【０００６】
【発明が解決しようとする課題】従来の電圧電流変換回
路では、トランジスタＱ１〜Ｑ６と電源〜接地間に４ケ
のトランジスタが縦続に接続されているため、トランジ
スタの順方向電圧ＶBEの４倍で３Ｖ程度の電源電圧が最
低でも必要になる。信号の振幅、さらに抵抗Ｒ１および
抵抗Ｒ３での電圧降下を考慮すると、電源電圧を５Ｖと
した場合、端子３の取り得る最高電位は２Ｖ以下とな
る。このため、入力電圧範囲が非常に狭くなり端子１の
信号電圧が大きくとれないためノイズの影響を受けやす
い。また電源電圧変動により電圧が下がった場合には正
常に動作しなくなるという欠点があった。
路では、トランジスタＱ１〜Ｑ６と電源〜接地間に４ケ
のトランジスタが縦続に接続されているため、トランジ
スタの順方向電圧ＶBEの４倍で３Ｖ程度の電源電圧が最
低でも必要になる。信号の振幅、さらに抵抗Ｒ１および
抵抗Ｒ３での電圧降下を考慮すると、電源電圧を５Ｖと
した場合、端子３の取り得る最高電位は２Ｖ以下とな
る。このため、入力電圧範囲が非常に狭くなり端子１の
信号電圧が大きくとれないためノイズの影響を受けやす
い。また電源電圧変動により電圧が下がった場合には正
常に動作しなくなるという欠点があった。
【０００７】
【課題を解決するための手段】本発明の電圧電流変換回
路は、少なくとも１つ以上の電流出力端をもつ第１およ
び第２のトランジスタからなる第１の電流ミラー回路
と、前記第１の電流ミラー回路の第１のトランジスタの
出力端に接続された第３および第４のトランジスタから
なる第２の電流ミラー回路を有し、前記第１のトラジス
タの出力端は演算増幅器の出力端を入力とした第５およ
び第６のトランジスタからなるダーリントン回路と、前
記第２のカレントミラー回路の入力である第３のトラン
ジスタが接続され、前記ダーリントン回路の出力と前記
演算増幅器の反転入力端とを負帰還を形成するように接
続し、前記ダーリントン回路の出力たに前記演算増幅器
の非反転入力端子の電圧を電流に変換する抵抗を有し、
前記第２の電流ミラー回路の入力端である前記第２のト
ランジスタに入力電極として供給する電流変換手段を備
え、前記第２の電流ミラー回路の第４のトラジスタから
なる出力端から所定電流を出力し、前記第１のトランジ
スタの出力端と前記第５および第６のトラジスタとから
なるダーリントン回路と前記第２のカレントミラー回路
の入力である第３のトラジスタとが接続されている構成
である。
路は、少なくとも１つ以上の電流出力端をもつ第１およ
び第２のトランジスタからなる第１の電流ミラー回路
と、前記第１の電流ミラー回路の第１のトランジスタの
出力端に接続された第３および第４のトランジスタから
なる第２の電流ミラー回路を有し、前記第１のトラジス
タの出力端は演算増幅器の出力端を入力とした第５およ
び第６のトランジスタからなるダーリントン回路と、前
記第２のカレントミラー回路の入力である第３のトラン
ジスタが接続され、前記ダーリントン回路の出力と前記
演算増幅器の反転入力端とを負帰還を形成するように接
続し、前記ダーリントン回路の出力たに前記演算増幅器
の非反転入力端子の電圧を電流に変換する抵抗を有し、
前記第２の電流ミラー回路の入力端である前記第２のト
ランジスタに入力電極として供給する電流変換手段を備
え、前記第２の電流ミラー回路の第４のトラジスタから
なる出力端から所定電流を出力し、前記第１のトランジ
スタの出力端と前記第５および第６のトラジスタとから
なるダーリントン回路と前記第２のカレントミラー回路
の入力である第３のトラジスタとが接続されている構成
である。
【０００８】
【実施例】本発明の第１の実施例の電圧電流変換回路に
ついて図１を参照して説明する。この実施例の電圧電流
変換回路は、トランジスタＱ１，Ｑ２，Ｑ３およびＱ４
を有し、トランジスタＱ１およびＱ２は互いにカレント
ミラー回路を構成する。トランジスタＱ１のエミッタ抵
抗として抵抗Ｒ１が接続され、トランジスタＱ２のエミ
ッタ抵抗として抵抗Ｒ２が接続されている。そして抵抗
Ｒ１およびＲ２は電源に接続される。次にトランジスタ
Ｑ３およびＱ４のエミッタはそれぞれトランジスタＱ１
およびＱ２のコレクタに接続され互いにカレントミラー
回路を構成する。トランジスタＱ５のコレクタはトラン
ジスタＱ１のコレクタに接続されトラジスタＱ５のエミ
ッタはトランジスタＱ６のベースへとダーリントン接続
されている。入力信号は演算増幅器の正端子から入力さ
れ演算増幅器の出力からトランジスタＱ５のベースへと
接続される。さらにトランジスタＱ６のエミッタから演
算増幅器へ負帰還をかける構成を有している。この電流
ミラー回路の出力端４から出力される電流値は、入力電
圧と抵抗Ｒ３、Ｒ１およびＲ２とで定められる。
ついて図１を参照して説明する。この実施例の電圧電流
変換回路は、トランジスタＱ１，Ｑ２，Ｑ３およびＱ４
を有し、トランジスタＱ１およびＱ２は互いにカレント
ミラー回路を構成する。トランジスタＱ１のエミッタ抵
抗として抵抗Ｒ１が接続され、トランジスタＱ２のエミ
ッタ抵抗として抵抗Ｒ２が接続されている。そして抵抗
Ｒ１およびＲ２は電源に接続される。次にトランジスタ
Ｑ３およびＱ４のエミッタはそれぞれトランジスタＱ１
およびＱ２のコレクタに接続され互いにカレントミラー
回路を構成する。トランジスタＱ５のコレクタはトラン
ジスタＱ１のコレクタに接続されトラジスタＱ５のエミ
ッタはトランジスタＱ６のベースへとダーリントン接続
されている。入力信号は演算増幅器の正端子から入力さ
れ演算増幅器の出力からトランジスタＱ５のベースへと
接続される。さらにトランジスタＱ６のエミッタから演
算増幅器へ負帰還をかける構成を有している。この電流
ミラー回路の出力端４から出力される電流値は、入力電
圧と抵抗Ｒ３、Ｒ１およびＲ２とで定められる。
【０００９】演算増幅器１０の出力は、トラジスタＱ５
およびＱ６を介して演算増幅器１０に負帰還に接続され
ているため、端子１および端子３はそれぞれ同電位にな
る。抵抗Ｒ３に流れる電流Ｉ３は、端子３から接地間に
接続されている抵抗Ｒ３と端子１の電圧Ｖ１によってＩ
Ｒ３＝Ｖ１／Ｒ３と決まる。抵抗Ｒ３に流れる電流が決
まると電流ミラーにより端子４に流れる電流Ｉ４が決ま
る。
およびＱ６を介して演算増幅器１０に負帰還に接続され
ているため、端子１および端子３はそれぞれ同電位にな
る。抵抗Ｒ３に流れる電流Ｉ３は、端子３から接地間に
接続されている抵抗Ｒ３と端子１の電圧Ｖ１によってＩ
Ｒ３＝Ｖ１／Ｒ３と決まる。抵抗Ｒ３に流れる電流が決
まると電流ミラーにより端子４に流れる電流Ｉ４が決ま
る。
【００１０】トランジスタＱ１のコレクタとダーリント
ン接続されているトラジスタＱ５のコレクタとカレント
ミラー回路のトランジスタＱ３のエミッタが共通で接続
されているため、トランジスタ飽和させないで使用でき
る最低電圧は、従来例と比較してトランジスタＱ３の順
方向電圧ＶBE分だけ少なくなり３ケ分の順方向電圧だけ
ですむ。
ン接続されているトラジスタＱ５のコレクタとカレント
ミラー回路のトランジスタＱ３のエミッタが共通で接続
されているため、トランジスタ飽和させないで使用でき
る最低電圧は、従来例と比較してトランジスタＱ３の順
方向電圧ＶBE分だけ少なくなり３ケ分の順方向電圧だけ
ですむ。
【００１１】次に、本発明の第２の実施例の電圧電流変
換について図２を参照して説明する。
換について図２を参照して説明する。
【００１２】この第２の実施例の電圧電流変換回路は、
トランジスタＱ１およびＱ２からなる第１の電流ミラー
回路を有し、トランジスタＱ３およびＱ４のエミッタは
それぞれトランジスタＱ１のコレクタおよびトランジス
タＱ２のベースに接続され互いに第２の電流ミラー回路
を構成している。トランジスタＱ４の出力は端子５に接
続され、トラジスタＱ２の出力を出力電流とする。それ
以外は第１の実施例と同一構成であるので詳細な説明は
省略する。
トランジスタＱ１およびＱ２からなる第１の電流ミラー
回路を有し、トランジスタＱ３およびＱ４のエミッタは
それぞれトランジスタＱ１のコレクタおよびトランジス
タＱ２のベースに接続され互いに第２の電流ミラー回路
を構成している。トランジスタＱ４の出力は端子５に接
続され、トラジスタＱ２の出力を出力電流とする。それ
以外は第１の実施例と同一構成であるので詳細な説明は
省略する。
【００１３】この第２の実施例の電圧電流変換回路の出
力はトランジスタＱ２のみとなるため従来と比較してト
ランジスタの順方向電圧ＶBEが１ケ分少ないので出力電
圧範囲を大きくとることができる。
力はトランジスタＱ２のみとなるため従来と比較してト
ランジスタの順方向電圧ＶBEが１ケ分少ないので出力電
圧範囲を大きくとることができる。
【００１４】
【発明の効果】以上説明したように本発明は、端子１か
ら信号を入力し、電流ミラー回路により出力電流を得る
場合、電流ミラー２段で構成されるためミラー係数の精
度が非常に高い。さらにトランジスタＱ５と第２の電流
ミラー回路の構成上、電源〜接地間にトランジスタ３ケ
挿入されていることになるため回路動作に必要な電圧は
従来よりトラジスタの順方向電圧ＶBEが１ケ分小さくな
り、電流ミラー回路が１段の時と同程度になる。このた
め信号電圧範囲を広くできるためノイズにも強くなる。
なお、トランジスタの極性を変えて回路を構成したとし
ても、動作に何等不都合無く、全く同様の効果を有する
のは明白である。
ら信号を入力し、電流ミラー回路により出力電流を得る
場合、電流ミラー２段で構成されるためミラー係数の精
度が非常に高い。さらにトランジスタＱ５と第２の電流
ミラー回路の構成上、電源〜接地間にトランジスタ３ケ
挿入されていることになるため回路動作に必要な電圧は
従来よりトラジスタの順方向電圧ＶBEが１ケ分小さくな
り、電流ミラー回路が１段の時と同程度になる。このた
め信号電圧範囲を広くできるためノイズにも強くなる。
なお、トランジスタの極性を変えて回路を構成したとし
ても、動作に何等不都合無く、全く同様の効果を有する
のは明白である。
【図１】本発明の第１の実施例の電圧電流変換回路の回
路図である。
路図である。
【図２】本発明の第２の実施例の電圧電流変換回路の回
路図である。
路図である。
【図３】従来の電圧電流変換回路の回路図である。
１〜５ 端子 １０ 演算増幅器 Ｒ１〜Ｒ３ 抵抗 Ｑ１〜Ｑ６ トランジスタ
Claims (1)
- 【請求項１】 少なくとも１つ以上の電流出力端をもつ
第１および第２のトランジスタからなる第１の電流ミラ
ー回路と、前記第１の電流ミラー回路の第１のトランジ
スタの出力端に接続された第３および第４のトランジス
タからなる第２の電流ミラー回路を有し、前記第１のト
ラジスタの出力端は演算増幅器の出力端を入力とした第
５および第６のトランジスタからなるダーリントン回路
と、前記第２のカレントミラー回路の入力である第３の
トランジスタが接続され、前記ダーリントン回路の出力
と前記演算増幅器の反転入力端とを負帰還を形成するよ
うに接続し、前記ダーリントン回路の出力たに前記演算
増幅器の非反転入力端子の電圧を電流に変換する抵抗を
有し、前記第２の電流ミラー回路の入力端である前記第
２のトランジスタに入力電極として供給する電流変換手
段を備え、前記第２の電流ミラー回路の第４のトラジス
タからなる出力端から所定電流を出力し、前記第１のト
ランジスタの出力端と前記第５および第６のトラジスタ
とからなるダーリントン回路と前記第２のカレントミラ
ー回路の入力である第３のトラジスタとが接続されてい
ることを特徴とする電圧電流変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4299446A JP2853485B2 (ja) | 1992-11-10 | 1992-11-10 | 電圧電流変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4299446A JP2853485B2 (ja) | 1992-11-10 | 1992-11-10 | 電圧電流変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06152257A true JPH06152257A (ja) | 1994-05-31 |
| JP2853485B2 JP2853485B2 (ja) | 1999-02-03 |
Family
ID=17872688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4299446A Expired - Fee Related JP2853485B2 (ja) | 1992-11-10 | 1992-11-10 | 電圧電流変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2853485B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017212735A (ja) * | 2016-05-24 | 2017-11-30 | フルークコーポレイションＦｌｕｋｅ Ｃｏｒｐｏｒａｔｉｏｎ | 低い歪みを有するトランスコンダクタンス増幅器 |
-
1992
- 1992-11-10 JP JP4299446A patent/JP2853485B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017212735A (ja) * | 2016-05-24 | 2017-11-30 | フルークコーポレイションＦｌｕｋｅ Ｃｏｒｐｏｒａｔｉｏｎ | 低い歪みを有するトランスコンダクタンス増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2853485B2 (ja) | 1999-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| JPH0544845B2 (ja) | ||
| KR870002693B1 (ko) | 증폭기 장치 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JPH06152257A (ja) | 電圧電流変換回路 | |
| JPH077337A (ja) | 両極性電圧／電流変換回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JPH0352031Y2 (ja) | ||
| JPH03112214A (ja) | 電圧比較回路 | |
| JP2969665B2 (ja) | バイアス電圧設定回路 | |
| JP2591853B2 (ja) | クランプ回路 | |
| JP2536156B2 (ja) | 絶対値回路 | |
| JPS6155805B2 (ja) | ||
| JPS6029229Y2 (ja) | 差動増幅器 | |
| JPH0326670Y2 (ja) | ||
| JPH04208709A (ja) | 電圧比較用半導体装置 | |
| JPH0332096Y2 (ja) | ||
| JPH063868B2 (ja) | 差動型コンパレ−タ回路 | |
| JPH07336161A (ja) | 差動増幅器 | |
| JPH0479482B2 (ja) | ||
| JPH037409A (ja) | バッファ回路 | |
| JPH033403B2 (ja) | ||
| JPS6358404B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981020 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071120 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081120 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081120 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091120 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |