JPH06152340A - 線路等化回路 - Google Patents
線路等化回路Info
- Publication number
- JPH06152340A JPH06152340A JP29103692A JP29103692A JPH06152340A JP H06152340 A JPH06152340 A JP H06152340A JP 29103692 A JP29103692 A JP 29103692A JP 29103692 A JP29103692 A JP 29103692A JP H06152340 A JPH06152340 A JP H06152340A
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- transistors
- signal
- pass filter
- received digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】
【目的】 線路長に対応して受信ディジタル信号を自動
等化する線路等化回路に関し、簡単な構成により所要等
化帯域幅について受信ディジタル信号を近似自動等化す
る。 【構成】 入力端子５からの受信ディジタル信号を一次
側に入力し、二次側から位相反転信号として出力するパ
ルストランス１と、このパルストランス１の二次側から
の位相反転信号を加えるハイパスフィルタ２と、このハ
イパスフィルタ２により低域成分がカットされた位相反
転信号をベースに加えるトランジスタ３，４とを備え、
トランジスタ３，４のエミッタを共通に接続してプッシ
ュプル接続とし、コレクタに接続した出力端子６から等
化したディジタル信号を出力する。
等化する線路等化回路に関し、簡単な構成により所要等
化帯域幅について受信ディジタル信号を近似自動等化す
る。 【構成】 入力端子５からの受信ディジタル信号を一次
側に入力し、二次側から位相反転信号として出力するパ
ルストランス１と、このパルストランス１の二次側から
の位相反転信号を加えるハイパスフィルタ２と、このハ
イパスフィルタ２により低域成分がカットされた位相反
転信号をベースに加えるトランジスタ３，４とを備え、
トランジスタ３，４のエミッタを共通に接続してプッシ
ュプル接続とし、コレクタに接続した出力端子６から等
化したディジタル信号を出力する。
Description
【０００１】
【産業上の利用分野】本発明は、受信ディジタル入力信
号を自動等化する線路等化回路に関する。交換網等を介
してディジタル信号を伝送する場合に、線路長が異なる
ものであるから、受信ディジタル信号の波形及びレベル
は線路長に対応して異なるものとなる。従って、誤りな
く受信する為には、線路長に対応して減衰並びに波形歪
を受けた受信ディジタル信号を自動的に等化することが
必要である。
号を自動等化する線路等化回路に関する。交換網等を介
してディジタル信号を伝送する場合に、線路長が異なる
ものであるから、受信ディジタル信号の波形及びレベル
は線路長に対応して異なるものとなる。従って、誤りな
く受信する為には、線路長に対応して減衰並びに波形歪
を受けた受信ディジタル信号を自動的に等化することが
必要である。
【０００２】
【従来の技術】図７は従来例の説明図であり、４１はパ
ルストランス、４２は演算増幅器、４３〜４５は可変容
量ダイオード、４６は出力端子、４７は入力端子、ＥＱ
Ｌ１〜ＥＱＬ３は第１〜第３の等化部、Ｑ１〜Ｑ５はト
ランジスタ、Ｄ１はダイオード、Ｃ１はコンデンサ、Ｚ
Ｄはツェナーダイオードである。
ルストランス、４２は演算増幅器、４３〜４５は可変容
量ダイオード、４６は出力端子、４７は入力端子、ＥＱ
Ｌ１〜ＥＱＬ３は第１〜第３の等化部、Ｑ１〜Ｑ５はト
ランジスタ、Ｄ１はダイオード、Ｃ１はコンデンサ、Ｚ
Ｄはツェナーダイオードである。
【０００３】受信ディジタル信号は、パルストランス４
１の一次巻線に加えられ、二次巻線に誘起した信号は、
コンデンサを介して第１の等化部ＥＱＬ１に加えられ
る。第１〜第３の等化部ＥＱＬ１〜ＥＱＬ３は、それぞ
れトランジスタＱ１〜Ｑ３と可変容量ダイオード４３〜
４５とを含み、それぞれ異なる帯域についての等化処理
を分担するものである。
１の一次巻線に加えられ、二次巻線に誘起した信号は、
コンデンサを介して第１の等化部ＥＱＬ１に加えられ
る。第１〜第３の等化部ＥＱＬ１〜ＥＱＬ３は、それぞ
れトランジスタＱ１〜Ｑ３と可変容量ダイオード４３〜
４５とを含み、それぞれ異なる帯域についての等化処理
を分担するものである。
【０００４】等化部ＥＱＬ１〜ＥＱＬ３は縦属接続さ
れ、等化部ＥＱＬ３の出力信号は、トランジスタＱ４，
Ｑ５からなる出力段に加えられ、トランジスタＱ５のコ
レクタに接続された出力端子４６から等化されたディジ
タル信号が出力される。又等化部ＥＱＬ３の出力信号
は、ダイオードＤ１とコンデンサＣ１と抵抗とを含む回
路によりピーク検出され、ピーク検出信号は演算増幅器
４２の＋端子に加えられ、又ツェナーダイオードＺＤに
より安定化された電圧を抵抗で分圧した基準電圧が演算
増幅器４２の−端子に加えられ、ピーク検出信号が基準
電圧となるように、演算増幅器４２の出力信号によって
可変容量ダイオード４３〜４５が制御され、各等化部Ｅ
ＱＬ１〜ＥＱＬ３の等化特性が制御されることにより、
線路等化が行われる。
れ、等化部ＥＱＬ３の出力信号は、トランジスタＱ４，
Ｑ５からなる出力段に加えられ、トランジスタＱ５のコ
レクタに接続された出力端子４６から等化されたディジ
タル信号が出力される。又等化部ＥＱＬ３の出力信号
は、ダイオードＤ１とコンデンサＣ１と抵抗とを含む回
路によりピーク検出され、ピーク検出信号は演算増幅器
４２の＋端子に加えられ、又ツェナーダイオードＺＤに
より安定化された電圧を抵抗で分圧した基準電圧が演算
増幅器４２の−端子に加えられ、ピーク検出信号が基準
電圧となるように、演算増幅器４２の出力信号によって
可変容量ダイオード４３〜４５が制御され、各等化部Ｅ
ＱＬ１〜ＥＱＬ３の等化特性が制御されることにより、
線路等化が行われる。
【０００５】図８は従来例の等化特性説明図であり、横
軸は周波数、縦軸は損失及び利得を示し、点線で示す曲
線（１）〜（３）は、それぞれ等化部ＥＱＬ１〜ＥＱＬ
３の利得特性を示し、実線で示す曲線Ｌは線路損失特性
を示す。線路が曲線Ｌで示す損失特性を有するから、等
化部ＥＱＬ１〜ＥＱＬ３により、所要等化帯域幅をそれ
ぞれ分担して等化するものである。
軸は周波数、縦軸は損失及び利得を示し、点線で示す曲
線（１）〜（３）は、それぞれ等化部ＥＱＬ１〜ＥＱＬ
３の利得特性を示し、実線で示す曲線Ｌは線路損失特性
を示す。線路が曲線Ｌで示す損失特性を有するから、等
化部ＥＱＬ１〜ＥＱＬ３により、所要等化帯域幅をそれ
ぞれ分担して等化するものである。
【０００６】
【発明が解決しようとする課題】前述の従来例の線路等
化回路は、線路長に応じて受信ディジタル信号を自動等
化することができるが、可変容量ダイオード４３〜４５
は制御範囲が比較的狭いものであるから、所要等化帯域
幅を分割して、それぞれ等化部ＥＱＬ１〜ＥＱＬ３によ
り等化処理することになる。従って、回路が複雑且つ大
規模化して高価となる欠点がある。又可変容量ダイオー
ド４３〜４５も比較的高価であるから、これもコストア
ップの要因となる欠点がある。本発明は、可変容量ダイ
オードを用いることなく、簡単な構成で簡便な線路等化
を可能とすることを目的とする。
化回路は、線路長に応じて受信ディジタル信号を自動等
化することができるが、可変容量ダイオード４３〜４５
は制御範囲が比較的狭いものであるから、所要等化帯域
幅を分割して、それぞれ等化部ＥＱＬ１〜ＥＱＬ３によ
り等化処理することになる。従って、回路が複雑且つ大
規模化して高価となる欠点がある。又可変容量ダイオー
ド４３〜４５も比較的高価であるから、これもコストア
ップの要因となる欠点がある。本発明は、可変容量ダイ
オードを用いることなく、簡単な構成で簡便な線路等化
を可能とすることを目的とする。
【０００７】
【課題を解決するための手段】本発明の線路等化回路
は、図１を参照して説明すると、受信ディジタル信号を
一次側に入力し、二次側から位相反転信号として出力す
るパルストランス１と、このパルストランス１の二次側
からの位相反転信号を加えるハイパスフィルタ２と、こ
のハイパスフィルタ２により低域がカットされた位相反
転信号をそれぞれベースに加え、且つエミッタを共通に
接続したプッシュプル接続として飽和増幅により受信デ
ィジタル信号の波形を整形した信号をコレクタから出力
するトランジスタ３，４とを備えている。又＋Ｖの電圧
を抵抗を介してトランジスタ３，４のコレクタに加え、
−Ｖの電圧を抵抗を介してエミッタに共通に加える構成
の場合を示している。
は、図１を参照して説明すると、受信ディジタル信号を
一次側に入力し、二次側から位相反転信号として出力す
るパルストランス１と、このパルストランス１の二次側
からの位相反転信号を加えるハイパスフィルタ２と、こ
のハイパスフィルタ２により低域がカットされた位相反
転信号をそれぞれベースに加え、且つエミッタを共通に
接続したプッシュプル接続として飽和増幅により受信デ
ィジタル信号の波形を整形した信号をコレクタから出力
するトランジスタ３，４とを備えている。又＋Ｖの電圧
を抵抗を介してトランジスタ３，４のコレクタに加え、
−Ｖの電圧を抵抗を介してエミッタに共通に加える構成
の場合を示している。
【０００８】
【作用】入力端子５に加えられた受信ディジタル信号
は、パルストランス１により位相反転信号として、ハイ
パスフィルタ２を介してトランジスタ３，４のベースに
入力され、コレクタに接続された出力端子６から等化さ
れたディジタル信号が出力される。線路長が短い場合、
受信ディジタル信号はレベルが高く且つ波形歪が小さい
ものであり、ハイパスフィルタ２により受信ディジタル
信号の低域成分がカットされ、高域成分が通過されて、
オーバーシュートのような波形として、プッシュプル接
続されたトランジスタ３，４のベースに加えられ、飽和
増幅により、矩形波形の出力信号となる。又線路長が長
い場合、受信ディジタル信号のレベルが低く且つ波形歪
が大きい（高域成分が減衰）ものであり、ハイパスフィ
ルタ２により受信ディジタル信号の低域成分がカットさ
れ、高域成分が通過されるから、比較的平坦な波形とし
て、プッシュプル接続されたトランジスタ３，４のベー
スに加えられ、ほぼ矩形波形の出力信号となる。従っ
て、受信ディジタル信号の近似自動等化が可能となる。
は、パルストランス１により位相反転信号として、ハイ
パスフィルタ２を介してトランジスタ３，４のベースに
入力され、コレクタに接続された出力端子６から等化さ
れたディジタル信号が出力される。線路長が短い場合、
受信ディジタル信号はレベルが高く且つ波形歪が小さい
ものであり、ハイパスフィルタ２により受信ディジタル
信号の低域成分がカットされ、高域成分が通過されて、
オーバーシュートのような波形として、プッシュプル接
続されたトランジスタ３，４のベースに加えられ、飽和
増幅により、矩形波形の出力信号となる。又線路長が長
い場合、受信ディジタル信号のレベルが低く且つ波形歪
が大きい（高域成分が減衰）ものであり、ハイパスフィ
ルタ２により受信ディジタル信号の低域成分がカットさ
れ、高域成分が通過されるから、比較的平坦な波形とし
て、プッシュプル接続されたトランジスタ３，４のベー
スに加えられ、ほぼ矩形波形の出力信号となる。従っ
て、受信ディジタル信号の近似自動等化が可能となる。
【０００９】
【実施例】図２は本発明の第１の実施例の説明図であ
り、１１はパルストランス、１２はインダクタンス、１
３，１４はトランジスタ、１５ａ，１５ｂは入力端子、
１６ａ，１６ｂは出力端子、１７〜２１は抵抗である。
り、１１はパルストランス、１２はインダクタンス、１
３，１４はトランジスタ、１５ａ，１５ｂは入力端子、
１６ａ，１６ｂは出力端子、１７〜２１は抵抗である。
【００１０】パルストランス１１の一次巻線は入力端子
１５ａ，１５ｂに接続され、受信ディジタル信号が加え
られる。又二次巻線は中点をアースし、この中点に対し
て位相反転信号が二次巻線から抵抗１７，１８を介して
トランジスタ１３，１４のベースに加えられる。この抵
抗１７，１８とインダクタンス１２とによりハイパスフ
ィルタを構成している。又トランジスタ１３，１４のエ
ミッタを共通に接続し、抵抗１９を介して−Ｖの電圧を
印加し、コレクタにそれぞれ出力端子１６ａ，１６ｂを
接続すると共に、抵抗２０，２１を介して＋Ｖの電圧を
印加する。
１５ａ，１５ｂに接続され、受信ディジタル信号が加え
られる。又二次巻線は中点をアースし、この中点に対し
て位相反転信号が二次巻線から抵抗１７，１８を介して
トランジスタ１３，１４のベースに加えられる。この抵
抗１７，１８とインダクタンス１２とによりハイパスフ
ィルタを構成している。又トランジスタ１３，１４のエ
ミッタを共通に接続し、抵抗１９を介して−Ｖの電圧を
印加し、コレクタにそれぞれ出力端子１６ａ，１６ｂを
接続すると共に、抵抗２０，２１を介して＋Ｖの電圧を
印加する。
【００１１】受信ディジタル信号は、入力端子１５ａ，
１５ｂからパルストランス１１の一次巻線に加えられ、
二次巻線からの位相反転信号は、抵抗１７，１８とイン
ダクタンス１２とからなるハイパスフィルタを介してト
ランジスタ１３，１４のベースに加えられる。
１５ｂからパルストランス１１の一次巻線に加えられ、
二次巻線からの位相反転信号は、抵抗１７，１８とイン
ダクタンス１２とからなるハイパスフィルタを介してト
ランジスタ１３，１４のベースに加えられる。
【００１２】図３は本発明の実施例の動作説明図であ
り、ディジタル信号は、例えば、ＣＭＩ符号化されたも
のであり、（Ａ）は線路長が短い場合を示し、（Ｂ）は
線路長が長い場合を示す。又（ａ）は受信ディジタル信
号、（ｂ）はハイパスフィルタの出力信号、（ｃ）は等
化出力信号のそれぞれ波形の一例を示す。線路長が短い
場合は、（Ａ）の（ａ）に示すように、レベルが高く且
つ波形歪が少ないものとなり、ハイパスフィルタにより
（ｂ）に示すように微分波形に近似したものとなり、ト
ランジスタ１３，１４により飽和増幅されてピーク点は
平坦化される。従って、（ｃ）に示すように、ほぼ矩形
波形の出力信号となる。又線路長が長い場合は、（Ｂ）
の（ａ）に示すように、レベルが低く且つ波形歪が大き
いもの（高域成分減衰）となり、ハイパスフィルタによ
り（ｂ）に示すように、矩形波形に近い波形となる。従
って、トランジスタ１３，１４により飽和増幅されるか
ら、（ｃ）に示すようにほぼ矩形波形の出力信号とな
る。
り、ディジタル信号は、例えば、ＣＭＩ符号化されたも
のであり、（Ａ）は線路長が短い場合を示し、（Ｂ）は
線路長が長い場合を示す。又（ａ）は受信ディジタル信
号、（ｂ）はハイパスフィルタの出力信号、（ｃ）は等
化出力信号のそれぞれ波形の一例を示す。線路長が短い
場合は、（Ａ）の（ａ）に示すように、レベルが高く且
つ波形歪が少ないものとなり、ハイパスフィルタにより
（ｂ）に示すように微分波形に近似したものとなり、ト
ランジスタ１３，１４により飽和増幅されてピーク点は
平坦化される。従って、（ｃ）に示すように、ほぼ矩形
波形の出力信号となる。又線路長が長い場合は、（Ｂ）
の（ａ）に示すように、レベルが低く且つ波形歪が大き
いもの（高域成分減衰）となり、ハイパスフィルタによ
り（ｂ）に示すように、矩形波形に近い波形となる。従
って、トランジスタ１３，１４により飽和増幅されるか
ら、（ｃ）に示すようにほぼ矩形波形の出力信号とな
る。
【００１３】図４は本発明の第２の実施例の説明図であ
り、図２と同一符号は同一部分を示し、２２，２３は抵
抗である。この実施例は、ハイパスフィルタとして、イ
ンダクタンス１２と、抵抗１７，１８，２２，２３によ
り構成した場合を示し、線路長に対応して受信ディジタ
ル信号を等化出力することができる。
り、図２と同一符号は同一部分を示し、２２，２３は抵
抗である。この実施例は、ハイパスフィルタとして、イ
ンダクタンス１２と、抵抗１７，１８，２２，２３によ
り構成した場合を示し、線路長に対応して受信ディジタ
ル信号を等化出力することができる。
【００１４】図５は本発明の第３の実施例の説明図であ
り、図２と同一符号は同一部分を示し、２４，２５はコ
ンデンサ、２６〜２８は抵抗である。この実施例は、ハ
イパスフィルタとして、コンデンサ２４，２５と抵抗２
６〜２８により構成した場合を示し、パルストランス１
１の二次巻線とトランジスタ１３，１４のベースとの間
に、コンデンサ２４，２５と抵抗２６，２７との並列回
路が接続され、トランジスタ１３，１４のベース間に抵
抗２８が接続された構成となり、このハイパスフィルタ
により受信ディジタル信号の低域成分がカットされ、高
域成分が通過され、トランジスタ１３，１４により飽和
増幅されて、出力端子１６ａ，１６ｂから等化されたデ
ィジタル信号が出力される。
り、図２と同一符号は同一部分を示し、２４，２５はコ
ンデンサ、２６〜２８は抵抗である。この実施例は、ハ
イパスフィルタとして、コンデンサ２４，２５と抵抗２
６〜２８により構成した場合を示し、パルストランス１
１の二次巻線とトランジスタ１３，１４のベースとの間
に、コンデンサ２４，２５と抵抗２６，２７との並列回
路が接続され、トランジスタ１３，１４のベース間に抵
抗２８が接続された構成となり、このハイパスフィルタ
により受信ディジタル信号の低域成分がカットされ、高
域成分が通過され、トランジスタ１３，１４により飽和
増幅されて、出力端子１６ａ，１６ｂから等化されたデ
ィジタル信号が出力される。
【００１５】図６は本発明の第４の実施例の説明図であ
り、図４と同一符号は同一部分を示し、３０，３１はト
ランジスタ、３２，３３は抵抗である。この実施例は、
トランジスタ３０，３１による増幅段を付加した場合を
示し、ハイパスフィルタは、インダクタンス１２と抵抗
１７，１８，２２，２３からなる場合であるが、図２に
示すように、インダクタンス１２と抵抗１７，１８から
なる場合、或いは図５に示すように、コンデンサ２４，
２５と抵抗２６〜２８からなる場合に於いても、トラン
ジスタ３０，３１からなる増幅段を付加することができ
るものである。
り、図４と同一符号は同一部分を示し、３０，３１はト
ランジスタ、３２，３３は抵抗である。この実施例は、
トランジスタ３０，３１による増幅段を付加した場合を
示し、ハイパスフィルタは、インダクタンス１２と抵抗
１７，１８，２２，２３からなる場合であるが、図２に
示すように、インダクタンス１２と抵抗１７，１８から
なる場合、或いは図５に示すように、コンデンサ２４，
２５と抵抗２６〜２８からなる場合に於いても、トラン
ジスタ３０，３１からなる増幅段を付加することができ
るものである。
【００１６】本発明は、前述の各実施例にのみ限定され
るものではなく、種々付加変更することができるもので
あり、トランジスタ１３，１４はｎｐｎ型の場合を示す
が、ｐｎｐ型とすることも可能であり、又電界効果トラ
ンジスタを用いることも可能である。
るものではなく、種々付加変更することができるもので
あり、トランジスタ１３，１４はｎｐｎ型の場合を示す
が、ｐｎｐ型とすることも可能であり、又電界効果トラ
ンジスタを用いることも可能である。
【００１７】
【発明の効果】以上説明したように、本発明は、パルス
トランス１の二次側にハイパスフィルタ２を介してプッ
シュプル接続のトランジスタ３，４のベースを接続した
ものであり、ハイパスフィルタ２により受信ディジタル
信号の低域成分がカットされ、高域成分が通過されるこ
とにより、線路長が短い場合のレベルが大きく且つ波形
歪の小さい受信ディジタル信号は、高域成分が強調され
た波形となるが、トランジスタ３，４により飽和増幅さ
れるから、矩形波形の出力ディジタル信号となり、又線
路長が長い場合のレベルが小さく且つ波形歪の大きい受
信ディジタル信号は、ハイパスフィルタ２により高域成
分が通過されるから、矩形波形に近い波形となり、トラ
ンジスタ３，４に飽和増幅されて、ほぼ矩形波形の出力
ディジタル信号となる。従って、可変容量ダイオードを
用いることなく、所要等化帯域幅を一つの等化部により
簡便に近似自動等化することができるから、回路構成が
簡単となり、コストダウンを図ることができる利点があ
る。
トランス１の二次側にハイパスフィルタ２を介してプッ
シュプル接続のトランジスタ３，４のベースを接続した
ものであり、ハイパスフィルタ２により受信ディジタル
信号の低域成分がカットされ、高域成分が通過されるこ
とにより、線路長が短い場合のレベルが大きく且つ波形
歪の小さい受信ディジタル信号は、高域成分が強調され
た波形となるが、トランジスタ３，４により飽和増幅さ
れるから、矩形波形の出力ディジタル信号となり、又線
路長が長い場合のレベルが小さく且つ波形歪の大きい受
信ディジタル信号は、ハイパスフィルタ２により高域成
分が通過されるから、矩形波形に近い波形となり、トラ
ンジスタ３，４に飽和増幅されて、ほぼ矩形波形の出力
ディジタル信号となる。従って、可変容量ダイオードを
用いることなく、所要等化帯域幅を一つの等化部により
簡便に近似自動等化することができるから、回路構成が
簡単となり、コストダウンを図ることができる利点があ
る。
【図１】本発明の原理説明図である。
【図２】本発明の第１の実施例の説明図である。
【図３】本発明の実施例の動作説明図である。
【図４】本発明の第２の実施例の説明図である。
【図５】本発明の第３の実施例の説明図である。
【図６】本発明の第４の実施例の説明図である。
【図７】従来例の説明図である。
【図８】従来例の等化特性説明図である。
【符号の説明】 １ パルストランス ２ ハイパスフィルタ ３，４ トランジスタ ５ 入力端子 ６ 出力端子
Claims (1)
- 【請求項１】 受信ディジタル信号を一次側に入力し、
二次側から位相反転信号として出力するパルストランス
（１）と、 該パルストランス（１）の二次側からの前記位相反転信
号を加えるハイパスフィルタ（２）と、 該ハイパスフィルタ（２）により低域がカットされた前
記位相反転信号をそれぞれベースに加え、且つエミッタ
を共通に接続したプッシュプル接続として飽和増幅によ
り前記受信ディジタル信号の波形を整形した信号をコレ
クタから出力するトランジスタ（３），（４）とを備え
たことを特徴とする線路等化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29103692A JPH06152340A (ja) | 1992-10-29 | 1992-10-29 | 線路等化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29103692A JPH06152340A (ja) | 1992-10-29 | 1992-10-29 | 線路等化回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06152340A true JPH06152340A (ja) | 1994-05-31 |
Family
ID=17763616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29103692A Withdrawn JPH06152340A (ja) | 1992-10-29 | 1992-10-29 | 線路等化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06152340A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007129619A (ja) * | 2005-11-07 | 2007-05-24 | National Institute Of Advanced Industrial & Technology | イコライザ回路 |
| JP2009147512A (ja) * | 2007-12-12 | 2009-07-02 | Yokogawa Electric Corp | プリエンファシス回路 |
| US8888505B2 (en) | 2009-05-20 | 2014-11-18 | Molex Incorporated | Board-to-board connector |
-
1992
- 1992-10-29 JP JP29103692A patent/JPH06152340A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007129619A (ja) * | 2005-11-07 | 2007-05-24 | National Institute Of Advanced Industrial & Technology | イコライザ回路 |
| JP2009147512A (ja) * | 2007-12-12 | 2009-07-02 | Yokogawa Electric Corp | プリエンファシス回路 |
| US8888505B2 (en) | 2009-05-20 | 2014-11-18 | Molex Incorporated | Board-to-board connector |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0139254B2 (ja) | ||
| US4074204A (en) | Equalizing amplifier | |
| JPH0134501B2 (ja) | ||
| US4021685A (en) | Pulse circuit for reshaping long line pulses | |
| JPH06152340A (ja) | 線路等化回路 | |
| JPH08111792A (ja) | 画像輪郭強調器 | |
| US4961057A (en) | Automatic gain control amplifier for compensating cable loss | |
| US5805031A (en) | Transistor ratio controlled CMOS transmission line equalizer | |
| JPH05129864A (ja) | リミツタ増幅器 | |
| EP0463885A2 (en) | Non-linear de-emphasis circuits | |
| JPH0761192B2 (ja) | 車載用音響再生装置 | |
| JPS6223224A (ja) | デイジタル中継器用直流再生回路 | |
| US5390053A (en) | Circuit for controlling the overall upper cutoff frequency of an amplifier stage | |
| JPH0563504A (ja) | 同軸ケーブル損失等化増幅器 | |
| JPH10312641A (ja) | ディジタルビデオディスク用イコライザ | |
| JP2833932B2 (ja) | ノンリニアエンファシス回路 | |
| JPS5873290A (ja) | ビデオ信号処理回路 | |
| JPH0286221A (ja) | 受信機とトーン・コントロール回路 | |
| SU1164863A1 (ru) | Усилитель низкой частоты | |
| JP3292733B2 (ja) | 増幅回路 | |
| JPH10136028A (ja) | 信号送信装置 | |
| JPH0365825A (ja) | 等化増幅回路 | |
| JPH0376058A (ja) | 磁気データ再生回路 | |
| KR900003542Y1 (ko) | 재생 휘도 신호의 잡음 제거회로 | |
| JPS589415A (ja) | 自動等化器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000104 |