JPH06164247A - 入力増幅回路 - Google Patents

Abstract

(57)【要約】 【目的】 この発明はアンプ部の増幅率に依存すること
なく電源ノイズに強い入力増幅回路を提供しようとする
ものである。 【構成】 入力信号ＩＮが供給される入力信号線３と、
入力信号線３所定のバイアス電圧を供給するバイアス電
位供給手段４と、入力信号線３に接続されたシュミット
・トリガ回路７とを具備する。そして、シュミット・ト
リガ回路７は、バイアス電圧よりも高い第１のしきい値
電圧、バイアス電圧よりも低い第２のしきい値電圧に基
いてスイッチングされ、このシュミット・トリガ回路よ
り増幅された信号ＯＵＴを出力するように構成してい
る。この構成によれば、出力信号ＯＵＴが、シュミット
・トリガ回路７のしきい値電圧ＶthH 、ＶthL に依存し
て得られるようになるため、電源ノイズが発生しても上
記信号ＯＵＴのレベルが揺れなくなる。また、シュミッ
ト・トリガ回路７で入力信号ＩＮが増幅されるために増
幅率の設定が任意である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、入力増幅回路に係わ
り、特に交流信号を増幅するのに好適な入力増幅回路に
関する。

【０００２】

【従来の技術】図４（ａ）に示すように、交流信号を入
力し、この入力信号を増幅する入力増幅回路４４の基本
は、アンプ部４０とバイアス部４１とで構成され、無信
号時に入力段の電圧Ｖ１と出力段の電圧Ｖ２とが互いに
等しくなるようにバイアス電圧が設定される。図中、参
照符号１は交流信号源であり、参照符号２はカップリン
グ・コンデンサである。

【０００３】しかし、図４（ａ）に示す回路では、入力
信号ＩＮが低周波数の場合（小振幅時）に誤動作する恐
れがある。誤動作の原因を図４（ｂ）および図４（ｃ）
を用いて説明する。図４（ｂ）に示すように、ＶＤＤラ
インとＧＮＤラインには必ずインダクタンス成分４２と
抵抗成分４３とが存在する。なお、配線ラインにもイン
ダクタンス成分と抵抗成分とが存在するが、ここでは小
さいため無視している。

【０００４】ＶＤＤラインとＧＮＤラインにはインダク
タンス成分４２と抵抗成分４３とが存在するために、各
回路がスイッチング動作を行い、スイッチング動作電流
がＶＤＤ／ＧＮＤラインに流れ込むと、これらラインの
電位を振動させる。これは、電源ノイズと呼ばれる。こ
の電源ノイズの影響を受け易いのが、入力信号ＩＮがア
ンプ部を構成するインバ−タ４６のしきい値電圧Ｖth付
近にある場合、即ち、入力信号ＩＮが小振幅で低周波数
の場合である。この時のタイミング・チャ−トを図４
（ｃ）に示す。

【０００５】図４（ｃ）に示すタイミング・チャ−トは
入力信号ＩＮが“Ｌ”レベルから“Ｈ”レベルに変化す
る場合を示しており、入力信号ＩＮがインバ−タ４６の
しきい値電圧Ｖth（ここでは（ＶＤＤ−ＧＮＤ）／２に
設定されていると仮定する。）をよぎり各回路がスイッ
チング動作を行った時の主要な端子の波形を示してい
る。

【０００６】図４（ｂ）および（ｃ）に示すように、入
力信号ＩＮが入力増幅回路４４を構成するインバ−タ４
６のしきい値電圧Ｖthより高くなった時、増幅回路４４
の出力信号ＯＵＴが“Ｈ”レベルから“Ｌ”レベルへと
下降する（時刻ｔ０）。この時、入力増幅回路４４、ま
たはこの入力増幅回路４４の後段に接続された他の回路
４５にスイッチング動作電流が発生しＶＤＤ／ＧＮＤラ
インに流れ込み、ＶＤＤ／ＧＮＤラインの電位を振動さ
せたとする。この時、しきい値電圧Ｖthは、ＶＤＤ／Ｇ
ＮＤラインの電位の振動に合わせて振動するため、しき
い値電圧Ｖthの電圧レベルが入力信号ＩＮの電圧レベル
よりも高くなる時が発生する。この時には“Ｌ”レベル
方向へ下降していた出力信号ＯＵＴが“Ｈ”レベル方向
へ上昇するようになる（時刻ｔ１）。この後、上記振動
による変動したしきい値電圧Ｖthが上昇から下降に転
じ、しきい値電圧Ｖthの電圧レベルが入力信号ＩＮの電
圧レベルよりも低くなると、“Ｈ”レベル方向へ上昇し
ていた出力信号ＯＵＴが“Ｌ”レベル方向へ再度下降す
る（時刻ｔ２）。このように、電源ノイズに伴って、入
力増幅回路４４の出力信号ＯＵＴの波形が揺らぐ。出力
波形が揺らぐと、特に入力増幅回路４４の後段に接続さ
れた他の回路４５が誤動作してしまう恐れがある。

【０００７】この種の誤動作を防止する入力増幅回路と
して、図５（ａ）に示すようなアンプ部４０の後段にシ
ュミット・トリガ回路５０を追加した回路がある。この
ような入力増幅回路では、シュミット・トリガ回路５０
のしきい値電圧の低いインバ−タ５２のしきい値電圧Ｖ
thL を、アンプ部の出力信号ＯＵＴ40の波形の揺らぎの
最小点より低く設定し、しきい値電圧の高いインバ−タ
５１のしきい値電圧ＶthH を、アンプ部の出力波形の揺
らぎの最大点より高く設定する。図５（ｂ）は図５
（ａ）に示す入力増幅回路のタイミング・チャ−トであ
る。図５（ｂ）に示すように、アンプ部４０の出力信号
ＯＵＴ40の波形は電源ノイズに伴って揺らぐが、シュミ
ット・トリガ回路５０の出力信号ＯＵＴは揺らがなくな
る。従って、入力増幅回路の最終出力信号ＯＵＴの波形
には揺らぎがなくなる。

【０００８】しかしながら、図５（ａ）に示す回路であ
ると、入力信号ＩＮの振幅を小さくしても回路が動作で
きるようにアンプ部４０の増幅率を上げてしまうと、ア
ンプ部４０の出力信号ＯＵＴ40の波形が大きく揺らぐよ
うになる。このため、シュミット・トリガ回路５０のイ
ンバ−タ５１のしきい値電圧ＶthH はより高く、また、
インバ−タ５２のしきい値電圧ＶthL はより低く設定し
なければならない。例えばアンプ部４０の出力信号ＯＵ
Ｔ40の波形がフル・スウィング状態になるほどアンプ部
４０の増幅率を上げた場合には、最終出力信号ＯＵＴの
揺らぎを除去するシュミット・トリガ回路５０の実現が
ほとんど不可能となってしまう。

【０００９】

【発明が解決しようとする課題】以上のように、アンプ
部の後段にシュミット・トリガ回路を追加し、電源ノイ
ズに伴う出力波形の揺らぎを防止した従来の入力増幅回
路では、シュミット・トリガ回路を構成するインバ−タ
のしきい値電圧も考慮する必要があるため、アンプ部の
増幅率設定に制限が加わってしまうという問題がある。

【００１０】この発明は上記のような点に鑑み為された
もので、その目的は、アンプ部の増幅率に依存すること
なく電源ノイズに強い入力増幅回路を提供することにあ
る。

【００１１】

【課題を解決するための手段】この発明に係わる入力増
幅回路は、入力信号が供給される入力信号線と、前記入
力信号線に所定のバイアス電圧を供給するバイアス電位
供給手段と、前記入力信号線に接続されたシュミット・
トリガ回路とを具備する。そして、シュミット・トリガ
回路は、バイアス電圧よりも高い第１のしきい値電圧、
バイアス電圧よりも低い第２のしきい値電圧に基いてス
イッチングされ、このシュミット・トリガ回路より増幅
された信号を出力するように構成したことを特徴として
いる。

【００１２】

【作用】上記のような入力増幅回路によれば、増幅され
て出力される信号が、シュミット・トリガ回路のしきい
値電圧ＶthH 、ＶthL に依存して得られるようになるた
め、電源ノイズが発生しても上記信号のレベルが揺らぐ
ことがない。従って、電源ノイズに対して強い耐性が得
られるようになる。

【００１３】また、シュミット・トリガ回路より増幅さ
れた信号を出力するようにしているので、増幅率を任意
に設定することができるようになる。

【００１４】

【実施例】以下、図面を参照してこの発明をー実施例に
より説明する。

【００１５】図１（ａ）はこの発明のー実施例に係わる
入力増幅回路の回路図、図１（ｂ）は図１（ａ）に示す
回路のタイミング・チャ−トである。

【００１６】図１に示すように、入力信号を発生する交
流信号源１は、カップリング・コンデンサ２を介して入
力信号線３に接続されている。入力信号線３には入力信
号ＩＮが、交流信号源１がコンデンサ２を介して供給さ
れる。入力信号線３には、所定のバイアス電圧を供給
し、入力信号線３を所定の電圧にバイアスするバイアス
部４が接続されている。この実施例においては、バイア
ス電圧は（ＶthH ＋ＶthL ）／２に設定している。な
お、ＶthH はシュミット・トリガ回路７のしきい値電圧
の高い方、ＶthL はシュミット・トリガ回路７のしきい
値電圧の低い方をそれぞれ示している。バイアス部４
は、例えば入力信号線３に一端を接続した抵抗５と、抵
抗５の他端に入力を接続し、出力をこの入力に帰還する
ように接続させ、定電流源として機能するインバ−タ６
とで構成されている。入力信号線３は、シュミット・ト
リガ回路７に接続されている。シュミット・トリガ回路
７は、入力を入力信号線３に接続し、入力信号線３のバ
イアス電圧よりも高いしきい値電圧ＶthH を有するイン
バ−タ１１、および入力を入力信号線３に接続し、入力
信号線３のバイアス電圧よりも低いしきい値電圧ＶthL
を有するインバ−タ１２とで構成されるアンプ部８を含
んでいる。インバ−タ１１の出力はＮＡＮＤゲ−ト９-1
の第１の入力に接続され、インバ−タ１２の出力はイン
バ−タ１０を介してＮＡＮＤゲ−ト９-2の第１の入力に
接続される。ＮＡＮＤゲ−ト９-1の出力はＮＡＮＤゲ−
ト９-2の第２の入力に接続され、ＮＡＮＤゲ−ト９-2の
出力はＮＡＮＤゲ−ト９-1の第２の入力に接続されてい
る。入力増幅回路の最終的な出力信号ＯＵＴは、ＮＡＮ
Ｄゲ−ト９-2の出力とＮＡＮＤゲ−ト９-1の第２の入力
との相互接続点から得られる。

【００１７】次に、上記回路の動作について、入力信号
ＩＮが“Ｌ”レベルから“Ｈ”レベルに変化する時のタ
イミングチャ−トを参照しながら説明する。

【００１８】図１（ｂ）に示すように、入力信号ＩＮが
しきい値電圧ＶthH よりも高くなると、出力信号ＯＵＴ
は、“Ｈ”レベルから“Ｌ”レベルに変化する（時刻ｔ
０）。この時、各回路がスイッチング動作を行い電源ノ
イズが発生すると、バイアス電圧やシュミット・トリガ
回路７のしきい値電圧ＶthH 、ＶthL が変動する。しか
し、アンプ部８に接続されるＮＡＮＤゲ−ト９-1、９-2
の接続状態がフリップ・フロップ構成となっているた
め、時刻ｔ１に示すように入力信号ＩＮがバイアス電位
より低くなっても、入力信号ＩＮがＶthL より低くなら
なければ、出力信号ＯＵＴは変化することはない。よっ
て、出力信号ＯＵＴの波形は、電源ノイズが発生しても
揺らぐことがない。なお、増幅率は、アンプ８を構成す
るインバ−タ１１、および１２のトランジスタサイズを
変えることによって、様々に調節することができる。

【００１９】また、特に図示しないが、入力信号ＩＮが
“Ｈ”レベルから“Ｌ”レベルに変化する時にも、上記
と同様に、入力信号ＩＮがＶthH より高くならなけれ
ば、出力信号ＯＵＴは変化しない。

【００２０】上記構成の入力増幅回路では、入力信号Ｉ
Ｎによる出力信号ＯＵＴの変化がシュミット・トリガ回
路７のしきい値電圧ＶthH 、ＶthL に依存するようにな
るため、電源ノイズが発生したとしても出力信号ＯＵＴ
は揺らぐことがない。また、出力信号ＯＵＴの変化がア
ンプ部８の増幅率に依存しないため、増幅率設定に制限
が加わることはない。

【００２１】また、上記実施例において、バイアス電圧
を（ＶthH ＋ＶthL ）／２に設定した理由は、動作可能
な最小入力信号振幅を（ＶthH −ＶthL ）とできるから
である。このようなバイアス電圧の設定が入力信号の振
幅を最も小さくできるため、最良である。

【００２２】しかし、バイアス電圧は、次の（１）、
（２）式のような関係を満足すれば、回路仕様によって
様々に変更することが可能である。

【００２３】 ＶthH ≦ バイアス電圧 ＋ 最小入力振幅／２ …（１） ＶthL ≦ バイアス電圧 − 最小入力振幅／２ …（２） さらに、この発明によれば、シュミット・トリガ回路７
のしきい値電圧ＶthHとしきい値電圧ＶthL とを互いに
ＶＤＤ／２の近傍に設定できる、という利点もある。従
来では、シュミット・トリガ回路７のしきい値電圧Ｖth
H としきい値電圧ＶthL との差をアンプ部の出力信号の
揺らぎの範囲より広く取る必要があった。このようにし
きい値電圧ＶthH としきい値電圧ＶthL との差を大きく
するためには、双方のしきい値電圧を実現するトランジ
スタの寸法を大きく異ならせる必要がある。しかし、こ
の発明では、しきい値電圧ＶthH としきい値電圧ＶthL
との差を小さくすることができ、双方のしきい値電圧を
実現するトランジスタの寸法をさほど変えなくても実現
できるようになり、集積回路の小型化を図ること、およ
び寄生容量の低下等の効果も得ることができる。

【００２４】次に、上記実施例の各種変形例について説
明する。

【００２５】図２（ａ）および（ｂ）はそれぞれ、バイ
アス部４の変形例を示す図である。

【００２６】図１（ａ）に示されるバイアス部４を構成
するバイアス回路は、図２（ａ）および（ｂ）に示され
るようなバイアス回路に変更することができる。

【００２７】図２（ａ）に示されるバイアス回路は、入
力信号線３に抵抗２１を介して電源２２に接続したもの
である。

【００２８】図２（ｂ）に示されるバイアス回路は、高
電位電源ＶＤＤと入力信号線３とを抵抗２３によって接
続し、低電位電源（例えば接地）と入力信号線３とを抵
抗２４によって接続したものである。

【００２９】その他、様々なバイアス回路を用いること
が可能である。

【００３０】図３（ａ）ないし（ｅ）はそれぞれ、シュ
ミット・トリガ回路７の変形例を示す図である。

【００３１】図１（ａ）に示されるシュミット・トリガ
回路７は、図３（ａ）ないし（ｅ）に示されるようなシ
ュミット・トリガ回路７に変更することができる。

【００３２】図３（ａ）に示されるシュミット・トリガ
回路７では、インバ−タ１１の出力がインバ−タ３０の
入力に接続され、インバ−タ３０の出力がＮＯＲゲ−ト
３１の第１の入力に接続されている。インバ−タ１２の
出力はＮＯＲゲ−ト３２の第１の入力に接続され、ＮＯ
Ｒゲ−ト３２の出力は、ＮＯＲゲ−ト３１の第２の入力
に接続されている。ＮＯＲゲ−ト３１の出力は、ＮＯＲ
ゲ−ト３２の第２の入力に接続されている。出力信号Ｏ
ＵＴは、ＮＯＲゲ−ト３１の出力とＮＯＲゲ−ト３２の
第２の入力との相互接続点から抽出される。

【００３３】図３（ｂ）に示されるシュミット・トリガ
回路７では、インバ−タ１１の出力がＣＭＯＳ回路で構
成された第１のトランスファ・ゲ−ト３３を介してイン
バ−タ３５の入力に接続され、インバ−タ１２の出力が
ＣＭＯＳ回路で構成された第２のトランスファ・ゲ−ト
３４を介してインバ−タ３５の入力に接続されている。
インバ−タ３５の入力はさらにトランスファ・ゲ−ト３
３、３４それぞれのＮチャネル型ＭＯＳＦＥＴのゲ−ト
に接続されている。また、インバ−タ３５の出力はトラ
ンスファ・ゲ−ト３３、３４それぞれのＰチャネル型Ｍ
ＯＳＦＥＴのゲ−トに接続されている。出力信号ＯＵＴ
はインバ−タ３５の出力とトランスファ・ゲ−ト３３、
３４それぞれのＰチャネル型ＭＯＳＦＥＴのゲ−トとの
相互接続点から抽出される。

【００３４】図３（ｃ）に示されるシュミット・トリガ
回路７では、抵抗３６、インバ−タ３８、３９がそれぞ
れ直列に接続されている。インバ−タ３８、３９には抵
抗３７が並列に接続されている。入力信号ＩＮは抵抗３
６の一端に供給され、出力信号ＯＵＴはインバ−タ３９
の出力と抵抗３７との相互接続点から抽出される。シュ
ミット・トリガ回路７の２つのしきい値ＶthH およびし
きい値ＶthL はそれぞれ、抵抗３６と抵抗３７との抵抗
比によって設定することができる。なお、増幅率は、イ
ンバ−タ３８を構成するトランジスタのサイズを変える
ことによって、様々に調節することができる。

【００３５】図３（ｄ）に示されるシュミット・トリガ
回路７では、高電位電源ＶＤＤ〜低電位電源ＧＮＤ間に
Ｐチャネル型ＭＯＳＦＥＴ６１、６２、Ｎチャネル型Ｍ
ＯＳＦＥＴ６３、６４が直列に接続されている。これら
ＭＯＳＦＥＴ６１〜６４それぞれのゲ−トは共通に接続
されている。ＭＯＳＦＥＴ６２の電流通路とＭＯＳＦＥ
Ｔ６３の電流通路との相互接続点にはインバ−タ６７の
入力が接続され、このインバ−タ６７の出力はインバ−
タ６８に入力に接続されている。インバ−タ６８の出力
はＰチャネル型ＭＯＳＦＥＴ６５のゲ−トに接続される
とともに、Ｎチャネル型ＭＯＳＦＥＴ６６のゲ−トに接
続されている。ＭＯＳＦＥＴ６５の電流通路の一端は、
ＭＯＳＦＥＴ６１の電流通路とＭＯＳＦＥＴ６２の電流
通路との相互接続点に接続され、その他端は、低電位電
源ＧＮＤに接続されている。また、ＭＯＳＦＥＴ６６の
電流通路の一端は、ＭＯＳＦＥＴ６３の電流通路とＭＯ
ＳＦＥＴ６４の電流通路との相互接続点に接続され、そ
の他端は、高電位電源ＶＤＤに接続されている。入力信
号ＩＮはＭＯＳＦＥＴ６１〜６４それぞれのゲ−トの共
通接続点に供給され、出力信号ＯＵＴはインバ−タ６８
の出力とＭＯＳＦＥＴ６５および６６の各ゲ−トとの相
互接続点から抽出される。シュミット・トリガ回路７の
２つのしきい値ＶthH およびしきい値ＶthL はそれぞ
れ、ＭＯＳＦＥＴ６５および６６を設けることで設定で
きる。即ち、ＭＯＳＦＥＴ６５を用いてＭＯＳＦＥＴ６
２に流れようとする電流を接地（ＧＮＤ）へ流したり、
また、ＭＯＳＦＥＴ６６を用いてＭＯＳＦＥＴ６３に流
れようとする電流を高電位電源（ＶＤＤ）から流したり
することで、ＭＯＳＦＥＴ６１〜６４で構成されるイン
バ−タのオン電位とオフ電位とに差（ヒステリシス）を
得ることができる。なお、増幅率は、ＭＯＳＦＥＴ６１
〜６４のサイズを変えることによって、様々に調節する
ことができる。

【００３６】図３（ｅ）に示されるシュミット・トリガ
回路７は、図３（ｄ）に示される回路よりインバ−タ６
８を除去し、ＭＯＳＦＥＴ６５の電流通路の他端を高電
位電源ＶＤＤに接続し、ＭＯＳＦＥＴ６６の電流通路の
他端を低電位電源ＧＮＤに接続したものである。このよ
うな回路でもＭＯＳＦＥＴ６１〜６４で構成されるイン
バ−タのオン電位とオフ電位とに差（ヒステリシス）を
得ることができる。

【００３７】その他、様々なシュミット・トリガ回路を
用いることが可能である。

【００３８】

【発明の効果】以上説明したように、この発明によれ
ば、アンプ部の増幅率に依存することなく電源ノイズに
強い入力増幅回路を提供できる。

【図面の簡単な説明】

【図１】図１（ａ）はこの発明のー実施例に係わる入力
増幅回路の回路図、図１（ｂ）はこの発明のー実施例に
係わる入力増幅回路のタイミングチャ−ト。

【図２】図２（ａ）および（ｂ）はそれぞれバイアス部
の変形例の回路図。

【図３】図３（ａ）ないし（ｅ）はそれぞれシュミット
・トリガ回路の変形例の回路図。

【図４】図４（ａ）は従来の入力増幅回路の回路図、図
４（ｂ）は図４（ａ）に示す回路を使用状態を示す図、
図４（ｃ）は図４（ａ）に示す回路のタイミングチャ−
ト。

【図５】図５（ａ）は従来のその他の入力増幅回路の回
路図、図５（ｂ）は図５（ａ）に示す回路のタイミング
チャ−ト。

【符号の説明】

１…交流信号源、２…カップリング・コンデンサ、３…
入力信号線、４…バイアス部、７…シュミット・トリガ
回路、８…アンプ部。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 入力信号が供給される入力信号線と、 前記入力信号線に所定のバイアス電圧を供給するバイア
   ス電位供給手段と、 前記入力信号線に接続され、前記バイアス電圧よりも高
   い第１のしきい値電圧、および前記バイアス電圧よりも
   低い第２のしきい値電圧に基いてスイッチングされ、増
   幅された信号を出力するように構成されたシュミット・
   トリガ回路とを具備することを特徴とする入力増幅回
   路。
2. 【請求項２】 前記バイアス電圧は、 ＶthH ≦ バイアス電圧 ＋ 最小入力振幅／２ ＶthL ≧ バイアス電圧 − 最小入力振幅／２ （ただし、ＶthH は第１のしきい値電圧、ＶthL は第２
   のしきい値電圧とする。）の関係を満足するように設定
   されていることを特徴とする請求項１に記載の入力増幅
   回路。