JPH06165265A - 遠方監視制御装置 - Google Patents
遠方監視制御装置Info
- Publication number
- JPH06165265A JPH06165265A JP4333897A JP33389792A JPH06165265A JP H06165265 A JPH06165265 A JP H06165265A JP 4333897 A JP4333897 A JP 4333897A JP 33389792 A JP33389792 A JP 33389792A JP H06165265 A JPH06165265 A JP H06165265A
- Authority
- JP
- Japan
- Prior art keywords
- time
- station
- data
- dummy bit
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electric Clocks (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
- Selective Calling Equipment (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は、時刻データのビット長が変
化しても、高精度の時刻機能を有する遠方監視制御装置
を提供する。 【構成】 本発明は、時刻送信局である制御所装置から
ハイレベルデータリンク制御手順フォマットのフレーム
を時刻受信局である被制御所装置に送信し前記時刻送信
局と前記時刻受信局との時刻同期を行う遠方監視制御装
置であって、フレームの時刻データにフラグとの識別の
ためのダミービットが挿入されたかどうかを判別しダミ
ービットが挿入されたときはその度パルスを発生するデ
ータ判別回路と、そのパルスをカウントしダミービット
が挿入された回数を計測するカウンタと、時刻送信局と
時刻受信局との伝送遅れ固定誤差およびダミービットが
挿入された回数に基づいて時刻補正を行うＣＰＵとを備
えたことを特徴とする。
化しても、高精度の時刻機能を有する遠方監視制御装置
を提供する。 【構成】 本発明は、時刻送信局である制御所装置から
ハイレベルデータリンク制御手順フォマットのフレーム
を時刻受信局である被制御所装置に送信し前記時刻送信
局と前記時刻受信局との時刻同期を行う遠方監視制御装
置であって、フレームの時刻データにフラグとの識別の
ためのダミービットが挿入されたかどうかを判別しダミ
ービットが挿入されたときはその度パルスを発生するデ
ータ判別回路と、そのパルスをカウントしダミービット
が挿入された回数を計測するカウンタと、時刻送信局と
時刻受信局との伝送遅れ固定誤差およびダミービットが
挿入された回数に基づいて時刻補正を行うＣＰＵとを備
えたことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、制御所装置である時刻
送信局から送信した時刻データを、被制御所装置である
時刻受信局において受信し、受信した時刻受信局で時刻
の修正を行うようにした時刻同期機能を有する遠方監視
制御装置に関する。
送信局から送信した時刻データを、被制御所装置である
時刻受信局において受信し、受信した時刻受信局で時刻
の修正を行うようにした時刻同期機能を有する遠方監視
制御装置に関する。
【０００２】
【従来の技術】一般に、遠方監視制御装置は、制御所装
置と被制御所装置とにより構成され、発電所や変電所等
の遠隔地にある電気所の機器を中央監視所より監視制御
するようになっている。このような遠方監視制御装置の
主な機能としては、監視制御する被制御所に対しての制
御機能、被制御所の状態を表示する表示機能、および計
測機能等がある。従来の遠方監視制御装置は、一つの電
気所のみを監視制御し、制御所装置と被制御所装置が
１：１に対応する小規模な構成で行われていたが、近
年、電力系統の拡大に伴い、計算機との結合機能を持
ち、制御所装置一箇所と被制御所Ｎ箇所の被制御所装置
が対向する１：Ｎ形の大規模な集中監視制御を行う必要
が生じてきている。
置と被制御所装置とにより構成され、発電所や変電所等
の遠隔地にある電気所の機器を中央監視所より監視制御
するようになっている。このような遠方監視制御装置の
主な機能としては、監視制御する被制御所に対しての制
御機能、被制御所の状態を表示する表示機能、および計
測機能等がある。従来の遠方監視制御装置は、一つの電
気所のみを監視制御し、制御所装置と被制御所装置が
１：１に対応する小規模な構成で行われていたが、近
年、電力系統の拡大に伴い、計算機との結合機能を持
ち、制御所装置一箇所と被制御所Ｎ箇所の被制御所装置
が対向する１：Ｎ形の大規模な集中監視制御を行う必要
が生じてきている。
【０００３】ここで、電力系統事故を考えた場合、例え
ば、Ａ被制御所のしゃ断器がトリップし、別のＢ被制御
所のしゃ断器がトリップした場合、Ａ被制御所のしゃ断
器のトリップ後に、別のＢ被制御所のしゃ断器がトリッ
プしたのか、或はその逆であるかによって事故原因が全
く変わってくる。このような場合は、各被制御所よりし
ゃ断器がトリップしたときの時刻と、そのトリップ情報
を制御所装置に送り、制御所装置において各被制御所か
らの情報を時系列的に並び変えて事故解析を行う必要が
ある。
ば、Ａ被制御所のしゃ断器がトリップし、別のＢ被制御
所のしゃ断器がトリップした場合、Ａ被制御所のしゃ断
器のトリップ後に、別のＢ被制御所のしゃ断器がトリッ
プしたのか、或はその逆であるかによって事故原因が全
く変わってくる。このような場合は、各被制御所よりし
ゃ断器がトリップしたときの時刻と、そのトリップ情報
を制御所装置に送り、制御所装置において各被制御所か
らの情報を時系列的に並び変えて事故解析を行う必要が
ある。
【０００４】従って、トリップの順序を把握する必要が
あり、各被制御所たとえば変電所の時計を合わせる必要
がある。そこで、従来より時刻送信局（例えば、制御所
装置）の時計に、時刻受信局（例えば、被制御所装置）
の時計を合わせるという方法が考えられている。
あり、各被制御所たとえば変電所の時計を合わせる必要
がある。そこで、従来より時刻送信局（例えば、制御所
装置）の時計に、時刻受信局（例えば、被制御所装置）
の時計を合わせるという方法が考えられている。
【０００５】従来の時刻同期の際のデータの伝送例を図
５に示す。時刻送信局は、図５に示すＴ１時刻に、時刻
データの送信を行い、時刻受信局は、Ｔ２時刻に時刻デ
ータの受信を完了する。従って、両局内ではＴ２−Ｔ１
の遅れ時間が存在する。この遅れ時間は、おもにモデ
ム、伝送路、及び伝送フレーム長による遅れ時間であ
り、通常、固定値として把握できるので、時刻受信局側
にて補正を行っている。
５に示す。時刻送信局は、図５に示すＴ１時刻に、時刻
データの送信を行い、時刻受信局は、Ｔ２時刻に時刻デ
ータの受信を完了する。従って、両局内ではＴ２−Ｔ１
の遅れ時間が存在する。この遅れ時間は、おもにモデ
ム、伝送路、及び伝送フレーム長による遅れ時間であ
り、通常、固定値として把握できるので、時刻受信局側
にて補正を行っている。
【０００６】ところが、伝送方式ＨＤＬＣ（ハイレベル
データリンク制御手順フォマット）の伝送単位（フレー
ム）は、図３のような構成になっており、フレームの前
後には、８ビットのフラグがある。ＨＤＬＣ（ハイレベ
ルデータリンク制御手順フォマット）では、透過性を補
償するため、フラグ以外の位置にフラグと同じビットパ
ターンが出現しないように、ビット’１’が５個連続す
ると、送信側でダミービット’０’が挿入される（図４
参照）。したがって、時刻データにビット’０’挿入が
あった場合は、Ｔ１時刻丁度に時刻送信局から時刻デー
タの送信を行ったとしても、時刻Ｔ２＋△まで時刻デー
タの受信が待たされてしまう。このため、Ｔ２−Ｔ１の
遅れ時間｛固定誤差｝に加え、△時間分の誤差も生ず
る。したがって、送信時刻（Ｔ１）と受信時刻（Ｔ２）
の時間差が変動し、これが時刻同期の精度に大きく影響
する。
データリンク制御手順フォマット）の伝送単位（フレー
ム）は、図３のような構成になっており、フレームの前
後には、８ビットのフラグがある。ＨＤＬＣ（ハイレベ
ルデータリンク制御手順フォマット）では、透過性を補
償するため、フラグ以外の位置にフラグと同じビットパ
ターンが出現しないように、ビット’１’が５個連続す
ると、送信側でダミービット’０’が挿入される（図４
参照）。したがって、時刻データにビット’０’挿入が
あった場合は、Ｔ１時刻丁度に時刻送信局から時刻デー
タの送信を行ったとしても、時刻Ｔ２＋△まで時刻デー
タの受信が待たされてしまう。このため、Ｔ２−Ｔ１の
遅れ時間｛固定誤差｝に加え、△時間分の誤差も生ず
る。したがって、送信時刻（Ｔ１）と受信時刻（Ｔ２）
の時間差が変動し、これが時刻同期の精度に大きく影響
する。
【０００７】例えば、合計ｎ個の’０’挿入があったと
して、伝送速度を１２００ｂｐｓとすると、最大約０．
８３Ｘ０ミリ秒（ｎ／１２００ｂｐｓＸ１０ミリ秒）の
遅れとなる。近年、時刻誤差１ミリ秒以下の精度を要求
される遠方監視制御装置において、この誤差は多大であ
り、問題になっていた。
して、伝送速度を１２００ｂｐｓとすると、最大約０．
８３Ｘ０ミリ秒（ｎ／１２００ｂｐｓＸ１０ミリ秒）の
遅れとなる。近年、時刻誤差１ミリ秒以下の精度を要求
される遠方監視制御装置において、この誤差は多大であ
り、問題になっていた。
【０００８】本発明の目的は、時刻データのビット長が
変化しても、高精度の時刻機能を有する遠方監視制御装
置を提供する。
変化しても、高精度の時刻機能を有する遠方監視制御装
置を提供する。
【０００９】
【課題を解決するための手段】本発明の遠方監視制御装
置は、時刻送信局である制御所装置からハイレベルデー
タリンク制御手順フォマットのフレームを時刻受信局で
ある被制御所装置に送信し、時刻送信局と時刻受信局と
の時刻同期を行う遠方監視制御装置であって、フレーム
の時刻データにフラグとの識別のためのダミービットが
挿入されたかどうかを判別しダミービットが挿入された
ときはその度パルスを発生するデータ判別回路と、パル
スをカウントしダミービットが挿入された回数を計測す
るカウンタと、時刻送信局と時刻受信局との伝送遅れ固
定誤差およびダミービットが挿入された回数に基づいて
時刻補正を行うＣＰＵとを備えたことを特徴とする。
置は、時刻送信局である制御所装置からハイレベルデー
タリンク制御手順フォマットのフレームを時刻受信局で
ある被制御所装置に送信し、時刻送信局と時刻受信局と
の時刻同期を行う遠方監視制御装置であって、フレーム
の時刻データにフラグとの識別のためのダミービットが
挿入されたかどうかを判別しダミービットが挿入された
ときはその度パルスを発生するデータ判別回路と、パル
スをカウントしダミービットが挿入された回数を計測す
るカウンタと、時刻送信局と時刻受信局との伝送遅れ固
定誤差およびダミービットが挿入された回数に基づいて
時刻補正を行うＣＰＵとを備えたことを特徴とする。
【００１０】
【作用】これにより、時刻受信局のデータ判別回路にお
いて、時刻データに０挿入があったかどか判別し、０挿
入の回数に基づいて時刻データを補正する。
いて、時刻データに０挿入があったかどか判別し、０挿
入の回数に基づいて時刻データを補正する。
【００１１】
【実施例】以下、本発明の実施例を図１ないし図２およ
び図５を参照して説明する。図１は、本発明の遠方監視
制御装置の構成図である。従来の遠方監視制御装置との
異なる点は、データ判別回路１、カウンタ２を加えた点
にある。
び図５を参照して説明する。図１は、本発明の遠方監視
制御装置の構成図である。従来の遠方監視制御装置との
異なる点は、データ判別回路１、カウンタ２を加えた点
にある。
【００１２】図１において、データ通信を行う場合、時
刻送信局３側の送信回路４から送り出すデータ（直流信
号）は、一度、交流信号に変調（変調は、モデム５を通
して行われる。）して送り出す、受け取る時刻受信局６
側には、再び交流信号を直流信号に複調（複調は、モデ
ム７を通して行われる。）して送られる。受信回路８に
送られてきた信号は、直列、並列信号に変換され、ＣＰ
Ｕ９とデータのやりとりを行い、もう一方の信号はデー
タ判別回路１に送られる。データ判別回路のフローチャ
ートを図２に示す。データ判別回路１は、データ受信
中、５ビット連続’１’を受信し、かつ、次に０を受信
したときは、カウンタ２によるカウンタアップを行う。
しかし、６ビット連続１を受信したときは、そのデータ
はフラグであるので、カウントアップは行わない。デー
タ伝送が終了（データ判別回路１がフラグを受信）する
と、データ判別回路１は、カウンタ２のカウンタ停止信
号を出す。
刻送信局３側の送信回路４から送り出すデータ（直流信
号）は、一度、交流信号に変調（変調は、モデム５を通
して行われる。）して送り出す、受け取る時刻受信局６
側には、再び交流信号を直流信号に複調（複調は、モデ
ム７を通して行われる。）して送られる。受信回路８に
送られてきた信号は、直列、並列信号に変換され、ＣＰ
Ｕ９とデータのやりとりを行い、もう一方の信号はデー
タ判別回路１に送られる。データ判別回路のフローチャ
ートを図２に示す。データ判別回路１は、データ受信
中、５ビット連続’１’を受信し、かつ、次に０を受信
したときは、カウンタ２によるカウンタアップを行う。
しかし、６ビット連続１を受信したときは、そのデータ
はフラグであるので、カウントアップは行わない。デー
タ伝送が終了（データ判別回路１がフラグを受信）する
と、データ判別回路１は、カウンタ２のカウンタ停止信
号を出す。
【００１３】カウンタ２の値は、０挿入の個数を表して
いるため（その個数）＊（１ビット伝送時間）が図５の
△時間に相当する。この時間を時刻受信局３における時
刻設定の補正値として設けることにより精度のよい時刻
同期が可能になる。
いるため（その個数）＊（１ビット伝送時間）が図５の
△時間に相当する。この時間を時刻受信局３における時
刻設定の補正値として設けることにより精度のよい時刻
同期が可能になる。
【００１４】次に、図２は、データ判別回路１の動作を
示すもので、データ受信中、５ビット連続１を受信し、
かつ、次に０を受信したとき、カウンタ２によるカウン
トアップを行う。しかし、６ビット連続１を受信したと
きは、そのデータはフラグを意味するので、カウントア
ップは行わない。データ伝送が終了（受信回路がフラグ
を受信）すると、時刻受信側において、図５に示す時刻
Ｔ１でのデータの受信、および、Ｔ２−Ｔ１の伝送の遅
れ時間（固定誤差）の補正が行われ、データ判別回路
は、カウンタの値はストップさせる。
示すもので、データ受信中、５ビット連続１を受信し、
かつ、次に０を受信したとき、カウンタ２によるカウン
トアップを行う。しかし、６ビット連続１を受信したと
きは、そのデータはフラグを意味するので、カウントア
ップは行わない。データ伝送が終了（受信回路がフラグ
を受信）すると、時刻受信側において、図５に示す時刻
Ｔ１でのデータの受信、および、Ｔ２−Ｔ１の伝送の遅
れ時間（固定誤差）の補正が行われ、データ判別回路
は、カウンタの値はストップさせる。
【００１５】また、図１に示す受信回路８からＣＰＵ９
への受信完了割り込みにより、ＣＰＵ９は、データ判別
回路１によりストップしたカウンタ２の値を読む。その
後、カウンタ２の値はＣＰＵ９からのリセットコマンド
によりリセットされ、次のデータ入力待ちお状態にな
る。ＣＰＵ９がカウンタ２の値を自然数（１、２、
３、）として読み取った場合、データ受信中に、０挿入
があったことを示しており、ＣＰＵ９は、データ判別回
路１を通して、０挿入による時刻データの補正（送信側
で挿入された０を受信側で除去すること。）を行うた
め、時刻誤差は生じない。ＣＰＵ９が、カウンタ２の値
を０として読み取った場合は、０挿入がなかったことを
示しているため、時刻誤差は生じず、０挿入による時刻
データの補正は行う必要がない。
への受信完了割り込みにより、ＣＰＵ９は、データ判別
回路１によりストップしたカウンタ２の値を読む。その
後、カウンタ２の値はＣＰＵ９からのリセットコマンド
によりリセットされ、次のデータ入力待ちお状態にな
る。ＣＰＵ９がカウンタ２の値を自然数（１、２、
３、）として読み取った場合、データ受信中に、０挿入
があったことを示しており、ＣＰＵ９は、データ判別回
路１を通して、０挿入による時刻データの補正（送信側
で挿入された０を受信側で除去すること。）を行うた
め、時刻誤差は生じない。ＣＰＵ９が、カウンタ２の値
を０として読み取った場合は、０挿入がなかったことを
示しているため、時刻誤差は生じず、０挿入による時刻
データの補正は行う必要がない。
【００１６】また、図１において、データ判別回路１か
ら出る信号を、データ受信中のみカウントアップを行う
信号１本にすることにより処理を行うようにすることも
可能である。データ伝送が終了（受信回路がフラグを受
信）すると、時刻受信局側において、図５に示すデータ
（Ｔ１）の受信、および、Ｔ２−Ｔ１の伝送の遅れ時間
（固定誤差）の補正が行われ、データ判別回路１はカウ
ンタ２の値をストップさせる。また、図１に示す受信回
路８からＣＰＵ９への受信完了割り込みにより、ＣＰＵ
９は、データ判別回路１によりストップしたカウンタ２
の値を読みにくる。その後、カウンタ２の値はＣＰＵ９
からのリセットコマンドによりリセットされ、つぎのデ
ータ入力待ちの状態になる。
ら出る信号を、データ受信中のみカウントアップを行う
信号１本にすることにより処理を行うようにすることも
可能である。データ伝送が終了（受信回路がフラグを受
信）すると、時刻受信局側において、図５に示すデータ
（Ｔ１）の受信、および、Ｔ２−Ｔ１の伝送の遅れ時間
（固定誤差）の補正が行われ、データ判別回路１はカウ
ンタ２の値をストップさせる。また、図１に示す受信回
路８からＣＰＵ９への受信完了割り込みにより、ＣＰＵ
９は、データ判別回路１によりストップしたカウンタ２
の値を読みにくる。その後、カウンタ２の値はＣＰＵ９
からのリセットコマンドによりリセットされ、つぎのデ
ータ入力待ちの状態になる。
【００１７】ＣＰＵ９がカウンタ２の値を自然数（１、
２、３、）として読み取った場合は、データ受信中に、
０挿入があったことを示しており、ＣＰＵ９は、データ
判別回路１を通して、０挿入による時刻データの補正
〔送信側で挿入された０を受信側で除去すること。〕を
行うため、時刻誤差は生じない。ＣＰＵ９が、カウンタ
２の値を０として読み取った場合は、０挿入がなかった
ことを示しているため、時刻誤差は生じず、０挿入によ
る時刻データの補正は行う必要がない。
２、３、）として読み取った場合は、データ受信中に、
０挿入があったことを示しており、ＣＰＵ９は、データ
判別回路１を通して、０挿入による時刻データの補正
〔送信側で挿入された０を受信側で除去すること。〕を
行うため、時刻誤差は生じない。ＣＰＵ９が、カウンタ
２の値を０として読み取った場合は、０挿入がなかった
ことを示しているため、時刻誤差は生じず、０挿入によ
る時刻データの補正は行う必要がない。
【００１８】
【発明の効果】以上のように、本発明によれば、０挿入
による時刻誤差が生じても、データ判別回路、及び、カ
ウンタを用いることにより、送信時刻と受信時刻の間に
時刻誤差（図５に示す△時間分の誤差）は生じず、高い
精度で時刻送信局と時刻受信局間の時刻同期を行う遠方
監視制御装置を提供することが出来る。
による時刻誤差が生じても、データ判別回路、及び、カ
ウンタを用いることにより、送信時刻と受信時刻の間に
時刻誤差（図５に示す△時間分の誤差）は生じず、高い
精度で時刻送信局と時刻受信局間の時刻同期を行う遠方
監視制御装置を提供することが出来る。
【図１】本発明の一実施例を示すブロック構成図
【図２】本発明のデータ判別回路の動作を示すフローチ
ャート
ャート
【図３】ハイレベルデータリンク制御手順フォマットの
伝送単位（フレーム）の説明図
伝送単位（フレーム）の説明図
【図４】透過性を補償するための’０’ビットの挿入の
説明図
説明図
【図５】時刻送信局と時刻受信局とにおける時刻データ
の説明図
の説明図
１ データ判別回路 ２ カウンタ ３ 時刻送信局 ４ 送信局 ５ モデム ６ 時刻受信局 ７ モデム ８ 受信回路 ９ ＣＰＵ
Claims (1)
- 【請求項１】 時刻送信局である制御所装置からハイレ
ベルデータリンク制御手順フォマットのフレームを時刻
受信局である被制御所装置に送信し前記時刻送信局と前
記時刻受信局との時刻同期を行う遠方監視制御装置にお
いて、前記フレームの時刻データにフラグとの識別のた
めのダミービットが挿入されたかどうかを判別しダミー
ビットが挿入されたときはその度パルスを発生するデー
タ判別回路と、前記パルスをカウントし前記ダミービッ
トが挿入された回数を計測するカウンタと、前記時刻送
信局と前記時刻受信局との伝送遅れ固定誤差および前記
ダミービットが挿入された回数に基づいて時刻補正を行
うＣＰＵとを備えたことを特徴とする遠方監視制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4333897A JPH06165265A (ja) | 1992-11-20 | 1992-11-20 | 遠方監視制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4333897A JPH06165265A (ja) | 1992-11-20 | 1992-11-20 | 遠方監視制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06165265A true JPH06165265A (ja) | 1994-06-10 |
Family
ID=18271184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4333897A Pending JPH06165265A (ja) | 1992-11-20 | 1992-11-20 | 遠方監視制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06165265A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006177913A (ja) * | 2004-12-24 | 2006-07-06 | Denso Corp | 位置検出装置 |
-
1992
- 1992-11-20 JP JP4333897A patent/JPH06165265A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006177913A (ja) * | 2004-12-24 | 2006-07-06 | Denso Corp | 位置検出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1247746A (en) | Method and apparatus for synchronizing the timing subsystems of the physical modules of a local area network | |
| US4860001A (en) | Remote monitoring and controlling system | |
| US3597547A (en) | Apparatus for synchronizing a pcm-receiver and a transmitter | |
| JPH06165265A (ja) | 遠方監視制御装置 | |
| CN108666990A (zh) | 一种电网差动保护方法及系统 | |
| EP0173348B1 (en) | Method of implementing burst acquisition control in tdma system | |
| JPH0261185B2 (ja) | ||
| US5208840A (en) | Method and arrangement for detecting framing bit sequence in digital data communications system | |
| JPH0363036B2 (ja) | ||
| JPS59161956A (ja) | 伝送制御装置 | |
| JPH08195988A (ja) | 計測情報の伝送方法 | |
| JPH04364320A (ja) | 脱調検出回路 | |
| JPH0618364B2 (ja) | デ−タ伝送システムの時刻同期方法 | |
| JP2815922B2 (ja) | 遠方監視制御装置 | |
| JP3218690B2 (ja) | データ伝送システムの時刻同期方法 | |
| JPH03112240A (ja) | 光伝送システム及び障害情報検出方法 | |
| JPS60236088A (ja) | ネツトワ−クの同期方式 | |
| JPH10164666A (ja) | 時刻同期方法 | |
| JPH0251313A (ja) | ディジタル保護継電装置のサンプリング同期方法 | |
| JPS61134145A (ja) | 通信速度設定装置 | |
| JPS61128644A (ja) | 遠方監視制御システムにおける情報伝送方法 | |
| CN118233052A (zh) | 波特率设置方法及电路、波特率交互方法及通信系统 | |
| JPS6199443A (ja) | デ−タハイウエイシステムにおける警報表示方式 | |
| JPS59198061A (ja) | 装置内デ−タハイウエイ監視方式 | |
| JPH03104436A (ja) | バースト・タイミング調整回路 |