JPH0616623B2 - 情報伝送方式 - Google Patents
情報伝送方式Info
- Publication number
- JPH0616623B2 JPH0616623B2 JP58056647A JP5664783A JPH0616623B2 JP H0616623 B2 JPH0616623 B2 JP H0616623B2 JP 58056647 A JP58056647 A JP 58056647A JP 5664783 A JP5664783 A JP 5664783A JP H0616623 B2 JPH0616623 B2 JP H0616623B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- control device
- terminal control
- polling
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Selective Calling Equipment (AREA)
- Computer And Data Communications (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】 （１）発明の技術分野 本発明は端末の発信要求に対し中央処理装置または端末
制御装置が少ないハードウェアで効率良く対応を開始で
きる情報伝送方式に関する。
制御装置が少ないハードウェアで効率良く対応を開始で
きる情報伝送方式に関する。
（２）技術の背景 第１図に示すように中央処理装置ＣＰＵが複数の端末制
御装置ＴＭＣを介して、千のオーダーで散在する多数の
端末ＴＭを制御するシステムにおいて、各端末制御装置
ＴＭＣが百のオーダーの数の端末ＴＭを制御することが
通常行われている。両者間の情報伝送を開始するときポ
ーリング方式或いはコンテンション方式により打ち合せ
をすることが実用化されている。
御装置ＴＭＣを介して、千のオーダーで散在する多数の
端末ＴＭを制御するシステムにおいて、各端末制御装置
ＴＭＣが百のオーダーの数の端末ＴＭを制御することが
通常行われている。両者間の情報伝送を開始するときポ
ーリング方式或いはコンテンション方式により打ち合せ
をすることが実用化されている。
（３）従来技術と問題点 ポーリング方式は例えば第２図に示すトータリゼータシ
ステムの端末制御装置と端末の構成により実行する。ま
た第３図は第２図の動作タイムチャートを示している。
第２図において端末制御装置・端末共にマイクロプロセ
ッサμＣＰＵを具備し動作制御をしている。ＭＥは記憶
装置、ＨＣＣは中央処理装置結合部、ＴＣＭは端末制御
部を示し、バス制御部ＢＳＣを介してのμＣＰＵからの
ポーリングは送受初替器Ｔ／ＲからドライバＤＶへ、ま
たμＣＰＵからの端末アドレスＡ信号はデコーダＤＥＣ
１を経て、ドライバＤＶへ達し目的の端末へポーリング
を送出する。当該アドレスの端末は中央処理装置へ送出
すべきデータの有無を報告する。第３図に示すタイムチ
ャートにおいて、端末＃３が当初に送出すべきデータＡ
Ｄを発生したときも、ポーリングは端末＃０から順次に
行われる。そのため端末＃３は少なくとも30ｍＳ後に漸
くポーリングされてデータＡＤを送出する。端末制御装
置ＴＭＣは応答データＲＤを送り返してくる。端末ＴＭ
は確認信号Ａを送出する。端末制御装置ＴＭＣはポーリ
ングＰ０からまた順次に送出する。端末＃１のデータ発
生が該ポーリングの始まる直前のときは、殆ど待つこと
なくポーリングがされてデータを送出できる。このとき
ポーリングを始めてデータを送出し応答を返すまで約10
ｍＳを要している。データＡＤ発生から応答後の確認信
号Ａまでの時間（ターンアラウンドタイム）約50ｍＳと
比較すると、前記の10ｍＳは短いとは言え、送出データ
ＡＤを有しない端末が多量にあるとき、それらにすべて
順序を付けてポーリングすることは、送出データの発生
した端末へのポーリングを遅らせることになる。しかし
端末制御装置は端末１台からの情報を受信することで良
いから伝送制御部ＴＲＣなどそのハードウェアは小量で
済み、プロセッサのソフトウェアは簡単になっている。
ステムの端末制御装置と端末の構成により実行する。ま
た第３図は第２図の動作タイムチャートを示している。
第２図において端末制御装置・端末共にマイクロプロセ
ッサμＣＰＵを具備し動作制御をしている。ＭＥは記憶
装置、ＨＣＣは中央処理装置結合部、ＴＣＭは端末制御
部を示し、バス制御部ＢＳＣを介してのμＣＰＵからの
ポーリングは送受初替器Ｔ／ＲからドライバＤＶへ、ま
たμＣＰＵからの端末アドレスＡ信号はデコーダＤＥＣ
１を経て、ドライバＤＶへ達し目的の端末へポーリング
を送出する。当該アドレスの端末は中央処理装置へ送出
すべきデータの有無を報告する。第３図に示すタイムチ
ャートにおいて、端末＃３が当初に送出すべきデータＡ
Ｄを発生したときも、ポーリングは端末＃０から順次に
行われる。そのため端末＃３は少なくとも30ｍＳ後に漸
くポーリングされてデータＡＤを送出する。端末制御装
置ＴＭＣは応答データＲＤを送り返してくる。端末ＴＭ
は確認信号Ａを送出する。端末制御装置ＴＭＣはポーリ
ングＰ０からまた順次に送出する。端末＃１のデータ発
生が該ポーリングの始まる直前のときは、殆ど待つこと
なくポーリングがされてデータを送出できる。このとき
ポーリングを始めてデータを送出し応答を返すまで約10
ｍＳを要している。データＡＤ発生から応答後の確認信
号Ａまでの時間（ターンアラウンドタイム）約50ｍＳと
比較すると、前記の10ｍＳは短いとは言え、送出データ
ＡＤを有しない端末が多量にあるとき、それらにすべて
順序を付けてポーリングすることは、送出データの発生
した端末へのポーリングを遅らせることになる。しかし
端末制御装置は端末１台からの情報を受信することで良
いから伝送制御部ＴＲＣなどそのハードウェアは小量で
済み、プロセッサのソフトウェアは簡単になっている。
端末制御装置のハードウェアは増大するが、ターンアラ
ウンドタイムを小とするため、コンテンション方式も実
用化されている。第４図に構成図を、第５図にタイムチ
ャートを示している。第４図において第２図と同一符号
は同様のものを示し、伝送制御部ＴＣＴと送受切替器Ｔ
／Ｒは、各端末に対応して設けられ、バス制御部ＢＳＣ
は第２図より大規模のものとなる。また各端末の伝送制
御部ＴＣＴは送出すべきデータＡＤが発生したとき、端
末制御装置ＴＭＣの対応伝送制御部を起動させる信号発
生器を具備している。第５図に示すように端末＃３が送
出データＡＤ発生を端末制御装置ＴＭＣへ通知したと
き、端末制御装置ＴＭＣは直ちにそのデータの受信を開
始することで良く、受信終了後端末＃３に対し応答デー
タＲＤを返す。端末＃３は確認信号Ａを送出する。送出
データＡＤ発生から確認信号Ａの送出終了までの所要時
間は約45ｍＳである。第５図ではその後暫く経過して端
末＃１に伝送データＡＤの発生したことを示している
が、このデータが端末＃３からの送信中に発生した場合
であっても、端末制御装置ＴＭＣは対処できる。したが
って端末から見るとき、伝送データ発生から送信開始ま
で待つ必要がないから、ターンアラウンドタイムが小
で、データの伝送の点は好適であるが、端末制御装置に
おけるハードウェアは膨大となり、ソフトウェアは複雑
となる。
ウンドタイムを小とするため、コンテンション方式も実
用化されている。第４図に構成図を、第５図にタイムチ
ャートを示している。第４図において第２図と同一符号
は同様のものを示し、伝送制御部ＴＣＴと送受切替器Ｔ
／Ｒは、各端末に対応して設けられ、バス制御部ＢＳＣ
は第２図より大規模のものとなる。また各端末の伝送制
御部ＴＣＴは送出すべきデータＡＤが発生したとき、端
末制御装置ＴＭＣの対応伝送制御部を起動させる信号発
生器を具備している。第５図に示すように端末＃３が送
出データＡＤ発生を端末制御装置ＴＭＣへ通知したと
き、端末制御装置ＴＭＣは直ちにそのデータの受信を開
始することで良く、受信終了後端末＃３に対し応答デー
タＲＤを返す。端末＃３は確認信号Ａを送出する。送出
データＡＤ発生から確認信号Ａの送出終了までの所要時
間は約45ｍＳである。第５図ではその後暫く経過して端
末＃１に伝送データＡＤの発生したことを示している
が、このデータが端末＃３からの送信中に発生した場合
であっても、端末制御装置ＴＭＣは対処できる。したが
って端末から見るとき、伝送データ発生から送信開始ま
で待つ必要がないから、ターンアラウンドタイムが小
で、データの伝送の点は好適であるが、端末制御装置に
おけるハードウェアは膨大となり、ソフトウェアは複雑
となる。
（４）発明の目的 本発明の目的は前述の欠点を改善し、端末制御装置は少
ないハードウェアで構成され、各端末は待合わせ時間が
少なくてデータ伝送が可能となるような情報伝送方式を
提供することにある。
ないハードウェアで構成され、各端末は待合わせ時間が
少なくてデータ伝送が可能となるような情報伝送方式を
提供することにある。
（５）発明の構成 前述の目的を達成するための本発明の構成は、中央処理
装置が複数の端末制御装置を介し多数の端末を制御する
システムにより端末制御装置と端末間でシリアル伝送路
にて情報伝送する方式において、前記シリアル伝送路は
端末制御装置から端末へ情報を伝送する下りデータ線
と、端末から端末制御装置へ情報を伝送する上りデータ
線で構成され、前記端末制御装置に、各端末が上がりデ
ータ線をオンすることにより通知するポーリング要求信
号を受信することによりオン状態となり、μＣＰＵが
“０”を書込むことでオフ状態となる各端末に対応する
記憶ビットを有するトリガレジスタを設ける。前記端末
制御装置のμＣＰＵは、該トリガレジスタを常時監視
し、該トリガレジスタのオンとなっているビットに基づ
いて、該ポーリング要求信号を発した端末のアドレスを
指定して、該指定された端末に対して前記下りデータ線
によりポーリング信号を送出し、前記端末は該下りデー
タ線によりポーリング信号を受けると前記上りデータ線
を用いて通常の要求データ転送を行うことである。
装置が複数の端末制御装置を介し多数の端末を制御する
システムにより端末制御装置と端末間でシリアル伝送路
にて情報伝送する方式において、前記シリアル伝送路は
端末制御装置から端末へ情報を伝送する下りデータ線
と、端末から端末制御装置へ情報を伝送する上りデータ
線で構成され、前記端末制御装置に、各端末が上がりデ
ータ線をオンすることにより通知するポーリング要求信
号を受信することによりオン状態となり、μＣＰＵが
“０”を書込むことでオフ状態となる各端末に対応する
記憶ビットを有するトリガレジスタを設ける。前記端末
制御装置のμＣＰＵは、該トリガレジスタを常時監視
し、該トリガレジスタのオンとなっているビットに基づ
いて、該ポーリング要求信号を発した端末のアドレスを
指定して、該指定された端末に対して前記下りデータ線
によりポーリング信号を送出し、前記端末は該下りデー
タ線によりポーリング信号を受けると前記上りデータ線
を用いて通常の要求データ転送を行うことである。
（６）発明の実施例 第６図は本発明の一実施例の構成を示す図、第７図は第
６図の動作タイムチャート、第２乃至第５図と同一符号
は同様のものを示している。第６図において端末制御装
置ＴＭＣには、各端末ＴＭからのレシーバＲＶの出力が
対応して印加されるトリガレジスタＴＲＧを、端末の数
だけ設けておく。
６図の動作タイムチャート、第２乃至第５図と同一符号
は同様のものを示している。第６図において端末制御装
置ＴＭＣには、各端末ＴＭからのレシーバＲＶの出力が
対応して印加されるトリガレジスタＴＲＧを、端末の数
だけ設けておく。
このトリガレジスタＴＲＧは、通常のフリップフロップ
回路の集合であり、端末ＴＭ１台に対して１ビットが対
応している。トリガ信号とは、情報の発信要求のある端
末ＴＭが、端末制御装置ＴＭＣに発信要求があることを
知らせるための信号で、具体的には、無通信時の情報伝
送線（データ線）に送出されたトリガレジスタのクロッ
ク信号周期以上の幅を有するオンの信号である。トリガ
レジスタは、端末ＴＭから発せられたオン信号の立上り
（信号到着後の最初のクロック）で自動的にセットされ
る。また、端末制御装置ＴＭＣのμＣＰＵがバス制御部
ＢＳＣを介してこのデータを読取った後、μＣＰＵがバ
ス制御部ＢＳＣを介して“０”を書込むことによりセッ
トされる。
回路の集合であり、端末ＴＭ１台に対して１ビットが対
応している。トリガ信号とは、情報の発信要求のある端
末ＴＭが、端末制御装置ＴＭＣに発信要求があることを
知らせるための信号で、具体的には、無通信時の情報伝
送線（データ線）に送出されたトリガレジスタのクロッ
ク信号周期以上の幅を有するオンの信号である。トリガ
レジスタは、端末ＴＭから発せられたオン信号の立上り
（信号到着後の最初のクロック）で自動的にセットされ
る。また、端末制御装置ＴＭＣのμＣＰＵがバス制御部
ＢＳＣを介してこのデータを読取った後、μＣＰＵがバ
ス制御部ＢＳＣを介して“０”を書込むことによりセッ
トされる。
第６図において、端末に伝送情報が発生した場合、端末
のμＣＰＵはバス制御部を介して伝送制御部ＴＣＴにト
リガ信号の送出を指定する。伝送制御部ＴＣＴより直接
にオン信号を送出するためにＯＲゲートを具備してい
る。このゲートはまた通常の要求データ転送を行うとき
Ｔ／Ｒからの信号を送出するために使用する。伝送制御
部ＴＣＴはドライバＤＶ入力に信号を入力したトリガ信
号を送出する。端末制御装置ＴＭＣのレシーバＲＶにト
リガ信号が入ってくるとトリガレジスタＴＲＧの対応ビ
ットに“１”がセットされる。端末制御装置のμＣＰＵ
はバス制御部を介してこのゲートＴＲＧを常時監視して
いるので、情報有り端末の番号を知ることができ、その
端末のアドレスを指定して、Ｔ／Ｒを使用して端末への
ポーリング信号を送出し、その後該端末からのデータを
受信する。第７図のタイムチャートに示すように端末＃
３の送出データ発生信号ＡＤはトリガレジスタＴＲＧ＃
３をセットし（ＡＤＦ）、端末制御装置ＴＭＣがそのセ
ットを知ったときポーリングＰ３を発する。端末はそれ
を受信してデータＡＤを送出する。端末制御装置ＴＭＣ
が全部のトリガレジスタＲＧを監視する時間は例えば５
ｍＳ程度であり、ポーリングＰ３から確認信号Ａまで約
50ｍＳである。ここでターンアラウンドタイムについて
他の方式と比較する。第７図ではトリガレジスタのサー
チ時間と実行時間である。第３図ではＡＤ発生からポー
リングが自端末の番まで到達する時間と実行時間の和で
ある。第５図では実行時間のみである。第７図において
トリガレジスタＴＲＧのサーチ時間とポーリング到達時
間は端末台数に比例して大きくなるが、サーチ時間はレ
ジスタ処理で約５ｍＳであるから、実行時間に対して無
視できるが、平均ポーリング到達時間は最低でも２バイ
トの伝送時間×台数÷２となるので、台数に大きく影響
される。端末台数の極めて多いシステムではターンアラ
ウンドタイムの関係は 第３図＞第７図＞第５図 となる。
のμＣＰＵはバス制御部を介して伝送制御部ＴＣＴにト
リガ信号の送出を指定する。伝送制御部ＴＣＴより直接
にオン信号を送出するためにＯＲゲートを具備してい
る。このゲートはまた通常の要求データ転送を行うとき
Ｔ／Ｒからの信号を送出するために使用する。伝送制御
部ＴＣＴはドライバＤＶ入力に信号を入力したトリガ信
号を送出する。端末制御装置ＴＭＣのレシーバＲＶにト
リガ信号が入ってくるとトリガレジスタＴＲＧの対応ビ
ットに“１”がセットされる。端末制御装置のμＣＰＵ
はバス制御部を介してこのゲートＴＲＧを常時監視して
いるので、情報有り端末の番号を知ることができ、その
端末のアドレスを指定して、Ｔ／Ｒを使用して端末への
ポーリング信号を送出し、その後該端末からのデータを
受信する。第７図のタイムチャートに示すように端末＃
３の送出データ発生信号ＡＤはトリガレジスタＴＲＧ＃
３をセットし（ＡＤＦ）、端末制御装置ＴＭＣがそのセ
ットを知ったときポーリングＰ３を発する。端末はそれ
を受信してデータＡＤを送出する。端末制御装置ＴＭＣ
が全部のトリガレジスタＲＧを監視する時間は例えば５
ｍＳ程度であり、ポーリングＰ３から確認信号Ａまで約
50ｍＳである。ここでターンアラウンドタイムについて
他の方式と比較する。第７図ではトリガレジスタのサー
チ時間と実行時間である。第３図ではＡＤ発生からポー
リングが自端末の番まで到達する時間と実行時間の和で
ある。第５図では実行時間のみである。第７図において
トリガレジスタＴＲＧのサーチ時間とポーリング到達時
間は端末台数に比例して大きくなるが、サーチ時間はレ
ジスタ処理で約５ｍＳであるから、実行時間に対して無
視できるが、平均ポーリング到達時間は最低でも２バイ
トの伝送時間×台数÷２となるので、台数に大きく影響
される。端末台数の極めて多いシステムではターンアラ
ウンドタイムの関係は 第３図＞第７図＞第５図 となる。
若し端末制御装置ＴＭＣに端末への伝送情報が発生した
とき、伝送制御部に相手の端末のアドレスをアドレスＡ
及びアドレスＢに送出するのでデコーダ１、デコーダ２
によりデコードされ該当端末との線路ゲートがオンとな
る。この状態でμＣＰＵはバス制御部ＢＳＣを介してＴ
／Ｒに情報を書き込むと、ゲートとドライバＤＶを通じ
て端末に伝送され、終了するとＴ／Ｒよりバッファ空の
通知がされるので、次のデータをＴ／Ｒに書き込む。全
情報終了まで繰り返して終了すると、続いて伝送制御部
に読出しを指定すると、Ｔ／Ｒがリードモードに設定さ
れる。端末ＴＭのμＣＰＵはバス制御部ＢＳＣを通じて
全情報を受信すると伝送制御部に書込みを指令し、Ｔ／
Ｒがライトモードとなると応答情報をＴ／Ｒに書込み、
端末制御装置ＴＭＣへ送出する。端末制御装置ＴＭＣは
Ｔ／Ｒを介して応答情報を読込み伝送は終了する。別の
端末に伝送するときはアドレス指定を替えて同様の制御
を行い、総て完了すると再びレジスタＴＲＧの監視に移
る。
とき、伝送制御部に相手の端末のアドレスをアドレスＡ
及びアドレスＢに送出するのでデコーダ１、デコーダ２
によりデコードされ該当端末との線路ゲートがオンとな
る。この状態でμＣＰＵはバス制御部ＢＳＣを介してＴ
／Ｒに情報を書き込むと、ゲートとドライバＤＶを通じ
て端末に伝送され、終了するとＴ／Ｒよりバッファ空の
通知がされるので、次のデータをＴ／Ｒに書き込む。全
情報終了まで繰り返して終了すると、続いて伝送制御部
に読出しを指定すると、Ｔ／Ｒがリードモードに設定さ
れる。端末ＴＭのμＣＰＵはバス制御部ＢＳＣを通じて
全情報を受信すると伝送制御部に書込みを指令し、Ｔ／
Ｒがライトモードとなると応答情報をＴ／Ｒに書込み、
端末制御装置ＴＭＣへ送出する。端末制御装置ＴＭＣは
Ｔ／Ｒを介して応答情報を読込み伝送は終了する。別の
端末に伝送するときはアドレス指定を替えて同様の制御
を行い、総て完了すると再びレジスタＴＲＧの監視に移
る。
第６図では端末３台の例を説明したが、この台数が多い
ときはドライバ、レシーバ、ゲート、トリガレジスタＴ
ＲＧを増加することによって、対処できることが当然で
ある。
ときはドライバ、レシーバ、ゲート、トリガレジスタＴ
ＲＧを増加することによって、対処できることが当然で
ある。
（７）発明の効果 このようにして本発明によると、複数の端末と情報伝送
する端末制御装置において、端末制御装置はトリガレジ
スタと１つの伝送制御回路と端末選択回路などの少ない
ハードウェア構成によって、各端末は待ち合わせ時間が
少なくてデータ送出が可能となる。またハードウェアと
してトリガレジスタを設けたことは、端末制御装置のμ
ＣＰＵが指定すべき要求端末のアドレス指定を簡潔と
し、端末制御装置のμＣＰＵが準備すべき複雑なプログ
ラムが不必要となって、負荷が軽くなるという効果を有
する。
する端末制御装置において、端末制御装置はトリガレジ
スタと１つの伝送制御回路と端末選択回路などの少ない
ハードウェア構成によって、各端末は待ち合わせ時間が
少なくてデータ送出が可能となる。またハードウェアと
してトリガレジスタを設けたことは、端末制御装置のμ
ＣＰＵが指定すべき要求端末のアドレス指定を簡潔と
し、端末制御装置のμＣＰＵが準備すべき複雑なプログ
ラムが不必要となって、負荷が軽くなるという効果を有
する。
第１図は多数の端末を端末制御装置が制御することを説
明する図、 第２図は従来のポーリング方式の構成を示す図、 第３図は第２図の動作タイムチャート、 第４図は従来のコンテンション方式の構成を示す図、 第５図は第４図の動作タイムチャート、 第６図は本発明の一実施例の構成を示す図、 第７図は第６図の動作タイムチャートである。 ＣＰＵ……中央処理装置 ＴＭＣ……端末処理装置 ＴＭ……端末 μＣＰＵ……マイクロプロセッサ ＭＥ……記憶装置 ＴＣＴ……端末制御部 ＤＶ……ドライバ、ＲＶ……レシーバ ＴＲＧ……トリガレジスタ
明する図、 第２図は従来のポーリング方式の構成を示す図、 第３図は第２図の動作タイムチャート、 第４図は従来のコンテンション方式の構成を示す図、 第５図は第４図の動作タイムチャート、 第６図は本発明の一実施例の構成を示す図、 第７図は第６図の動作タイムチャートである。 ＣＰＵ……中央処理装置 ＴＭＣ……端末処理装置 ＴＭ……端末 μＣＰＵ……マイクロプロセッサ ＭＥ……記憶装置 ＴＣＴ……端末制御部 ＤＶ……ドライバ、ＲＶ……レシーバ ＴＲＧ……トリガレジスタ
Claims (1)
- 【請求項１】中央処理装置が複数の端末制御装置を介し
多数の端末を制御するシステムにより端末制御装置と端
末間でシリアル伝送路にて情報伝送する方式において、 前記シリアル伝送路は端末制御装置から端末へ情報を伝
送する下りデータ線と、端末から端末制御装置へ情報を
伝送する上りデータ線で構成され、 前記端末制御装置に、各端末が上りデータ線をオンする
ことにより通知するポーリング要求信号を受信すること
によりオン状態となり、μＣＰＵが“０”を書込むこと
でオフ状態となる各端末に対応する記憶ビットを有する
トリガレジスタを設け、 前記端末制御装置のμＣＰＵは、該トリガレジスタを常
時監視し、該トリガレジスタのオンとなっているビット
に基づいて、該ポーリング要求信号を発した端末のアド
レスを指定して、該指定された端末に対して前記下りデ
ータ線によりポーリング信号を送出し、 前記端末は該下りデータ線によりポーリング信号を受け
ると前記上りデータ線を用いて通常の要求データ転送を
行うこと を特徴とする情報伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58056647A JPH0616623B2 (ja) | 1983-03-31 | 1983-03-31 | 情報伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58056647A JPH0616623B2 (ja) | 1983-03-31 | 1983-03-31 | 情報伝送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59182651A JPS59182651A (ja) | 1984-10-17 |
| JPH0616623B2 true JPH0616623B2 (ja) | 1994-03-02 |
Family
ID=13033137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58056647A Expired - Lifetime JPH0616623B2 (ja) | 1983-03-31 | 1983-03-31 | 情報伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0616623B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS556918A (en) * | 1978-06-30 | 1980-01-18 | Toshiba Corp | Polling control system |
-
1983
- 1983-03-31 JP JP58056647A patent/JPH0616623B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59182651A (ja) | 1984-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5119496A (en) | Method and apparatus for interrupt processing in a computer system having peripheral units connected in a daisy chain | |
| US4729090A (en) | DMA system employing plural bus request and grant signals for improving bus data transfer speed | |
| JP2734246B2 (ja) | パイプラインバス | |
| US4744024A (en) | Method of operating a bus in a data processing system via a repetitive three stage signal sequence | |
| JPH0616623B2 (ja) | 情報伝送方式 | |
| EP0075625B1 (en) | Conversation bus for a data processing system | |
| EP0288191B1 (en) | Method and apparatus for data transfer handshake pipelining | |
| KR100190184B1 (ko) | 직렬버스를 통해 데이타를 송신하는 회로 | |
| JP2664208B2 (ja) | ダイレクトメモリアクセス制御装置ならびにダイレクトメモリアクセス制御方法 | |
| JP2842639B2 (ja) | データ転送方式 | |
| JPS6126706B2 (ja) | ||
| JPS5844426Y2 (ja) | プロセッサ間情報転送装置 | |
| JPS6186860A (ja) | デ−タ送信方法 | |
| WO2024082563A1 (zh) | 射频前端控制方法、装置、设备及计算机可读存储介质 | |
| JPS6117425B2 (ja) | ||
| JP2502850B2 (ja) | Ｓｃｓｉシステムのコミュニケ―ション方法 | |
| JP2667285B2 (ja) | 割込制御装置 | |
| JPH01192239A (ja) | 通信回線におけるポーリング方式 | |
| JP2758752B2 (ja) | 共通バス競合調停方式 | |
| JPS6390240A (ja) | バス転送制御方式 | |
| JPH077954B2 (ja) | 制御装置 | |
| JPS58144932A (ja) | 分散処理機能を有するデ−タ送受信制御装置 | |
| JPS622344A (ja) | 情報伝達装置 | |
| JPH0313776B2 (ja) | ||
| JPH06214947A (ja) | 情報処理装置 |