JPH06169021A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH06169021A JPH06169021A JP4319552A JP31955292A JPH06169021A JP H06169021 A JPH06169021 A JP H06169021A JP 4319552 A JP4319552 A JP 4319552A JP 31955292 A JP31955292 A JP 31955292A JP H06169021 A JPH06169021 A JP H06169021A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- silicate glass
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】層間絶縁膜として用いられるＢＰＳＧ膜とフォ
トレジスト膜との密着性を改善する。 【構成】第１の配線３上にＢＰＳＧ膜４を形成したの
ち、その表面に疎水性窒化膜１３を形成する。
トレジスト膜との密着性を改善する。 【構成】第１の配線３上にＢＰＳＧ膜４を形成したの
ち、その表面に疎水性窒化膜１３を形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に関し、特にリン及びホウ素を含むシリケートガラ
ス膜（以下ＢＰＳＧ膜と記す）を層間絶縁膜として備え
た半導体装置及びその製造方法に関する。
方法に関し、特にリン及びホウ素を含むシリケートガラ
ス膜（以下ＢＰＳＧ膜と記す）を層間絶縁膜として備え
た半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】半導体装置は、半導体基板上の所定の部
位に不純物の拡散等により形成された半導体素子と、こ
れらを相互に接続する配線とから主に構成される。また
高集積化された半導体装置においては、半導体素子の微
細化、配線の多層化が進められている。このような高集
積化された半導体装置の配線層間の絶縁膜としては、９
００℃という比較的低温で流動化し平滑な表面となるこ
とのできるＢＰＳＧ膜が広く用いられている。
位に不純物の拡散等により形成された半導体素子と、こ
れらを相互に接続する配線とから主に構成される。また
高集積化された半導体装置においては、半導体素子の微
細化、配線の多層化が進められている。このような高集
積化された半導体装置の配線層間の絶縁膜としては、９
００℃という比較的低温で流動化し平滑な表面となるこ
とのできるＢＰＳＧ膜が広く用いられている。
【０００３】次に従来技術を図面を参照して説明する。
図２は従来の半導体装置の製造工程を説明するための半
導体チップの断面図である。
図２は従来の半導体装置の製造工程を説明するための半
導体チップの断面図である。
【０００４】まず図２（ａ）に示すように、シリコン等
の半導体基板１上にシリコン酸化膜２を介してポリシリ
コン等からなる第１の配線３を形成する。次に、この第
１の配線３の上に層間絶縁膜としてＢＰＳＧ膜４をＣＶ
Ｄ法によって堆積したのち、９００℃の熱処理によって
表面を平滑化する。ＢＰＳＧ膜４は吸湿性が大きく次工
程で塗布されるフォトレジスト膜との密着性が悪い為、
バッファ層としてシリコン酸化膜５をＣＶＤ法によって
堆積する。
の半導体基板１上にシリコン酸化膜２を介してポリシリ
コン等からなる第１の配線３を形成する。次に、この第
１の配線３の上に層間絶縁膜としてＢＰＳＧ膜４をＣＶ
Ｄ法によって堆積したのち、９００℃の熱処理によって
表面を平滑化する。ＢＰＳＧ膜４は吸湿性が大きく次工
程で塗布されるフォトレジスト膜との密着性が悪い為、
バッファ層としてシリコン酸化膜５をＣＶＤ法によって
堆積する。
【０００５】次に、図２（ｂ）に示すように、フォトレ
ジスト塗布前処理として、ヘキサメチルジシラザン（以
下、ＨＭＤＳ）蒸気６にさらし、親水性であるシリコン
酸化膜５の表面を疎水性に変化させ、フォトレジストと
の密着性を向上させる。
ジスト塗布前処理として、ヘキサメチルジシラザン（以
下、ＨＭＤＳ）蒸気６にさらし、親水性であるシリコン
酸化膜５の表面を疎水性に変化させ、フォトレジストと
の密着性を向上させる。
【０００６】次に、図２（ｃ）に示すように、フォトレ
ジスト膜７を塗布法により形成したのちフォトリソグラ
フィ工程によって所定の寸法にフォトレジスト膜７を加
工する。さらに、エッチング工程を経て、半導体基板１
或は、第１の配線３に達するコンタクト孔８を形成す
る。
ジスト膜７を塗布法により形成したのちフォトリソグラ
フィ工程によって所定の寸法にフォトレジスト膜７を加
工する。さらに、エッチング工程を経て、半導体基板１
或は、第１の配線３に達するコンタクト孔８を形成す
る。
【０００７】次に図２（ｄ）に示すように、フォトレジ
スト膜７を除去したのちコンタクト孔を含むシリコン酸
化膜上に第２の配線９を形成し、次工程に進む。
スト膜７を除去したのちコンタクト孔を含むシリコン酸
化膜上に第２の配線９を形成し、次工程に進む。
【０００８】尚、バッファ層としてシリコン酸化膜を形
成する代りにＢＰＳＧ膜４の表面層のホウ素（Ｂ）を低
下させる方法も実施されている（例えば特開平３−１５
９１５７号公報）。
成する代りにＢＰＳＧ膜４の表面層のホウ素（Ｂ）を低
下させる方法も実施されている（例えば特開平３−１５
９１５７号公報）。
【０００９】
【発明が解決しようとする課題】この従来の半導体装置
およびその製造方法においては、シリコン酸化膜５をバ
ッファ層として用いているが、表面が親水性である為、
フォトレジスト膜７との密着性は十分でなく、更に密着
性を向上させる手段としてＨＭＤＳをカップリング剤と
して使用する必要がある。しかしながら、高感度で且つ
微細加工が可能なレジストにおいて採用されている感光
剤は、露光時にＨＭＤＳと反応し図２（ｃ）に示したよ
うに、気泡１０を生じる。フォトレジスト膜７の中に気
泡１０が生じると、コンタクト孔８を形成するエッチン
グ時においてこのフォトレジスト膜７は充分なマスクと
はなり得ないため、しばしば不必要なピンホール１１を
生じ、配線のショートの原因となり、半導体装置の歩留
り及び信頼性の低下をもたらすという大きな問題点があ
った。
およびその製造方法においては、シリコン酸化膜５をバ
ッファ層として用いているが、表面が親水性である為、
フォトレジスト膜７との密着性は十分でなく、更に密着
性を向上させる手段としてＨＭＤＳをカップリング剤と
して使用する必要がある。しかしながら、高感度で且つ
微細加工が可能なレジストにおいて採用されている感光
剤は、露光時にＨＭＤＳと反応し図２（ｃ）に示したよ
うに、気泡１０を生じる。フォトレジスト膜７の中に気
泡１０が生じると、コンタクト孔８を形成するエッチン
グ時においてこのフォトレジスト膜７は充分なマスクと
はなり得ないため、しばしば不必要なピンホール１１を
生じ、配線のショートの原因となり、半導体装置の歩留
り及び信頼性の低下をもたらすという大きな問題点があ
った。
【００１０】シリコン酸化膜をＨＭＤＳ蒸気６にさらさ
なければ気泡は生じないが、代ってフォトレジスト膜７
とシリコン酸化膜５との密着性の低下をもたらし、コン
タクト孔８の形成時に、エッチング液が界面に浸透し、
所定の寸法より大きなコンタクト孔寸法となり、配線間
のショートの原因となる。その結果、半導体装置の歩留
り及び信頼性の低下を招くという問題がある。
なければ気泡は生じないが、代ってフォトレジスト膜７
とシリコン酸化膜５との密着性の低下をもたらし、コン
タクト孔８の形成時に、エッチング液が界面に浸透し、
所定の寸法より大きなコンタクト孔寸法となり、配線間
のショートの原因となる。その結果、半導体装置の歩留
り及び信頼性の低下を招くという問題がある。
【００１１】
【課題を解決するための手段】第１の発明の半導体装置
は、半導体基板上に絶縁膜を介して形成された第１の配
線と、この第１の配線を覆うリンとホウ素を含むシリケ
ートガラス膜と、このシリケートガラス膜の表面に形成
された窒化膜と、この窒化膜と前記シリケートガラス膜
に形成されたコンタクト孔と、このコンタクト孔内を含
む前記窒化膜上に形成された第２の配線とを含むもので
ある。
は、半導体基板上に絶縁膜を介して形成された第１の配
線と、この第１の配線を覆うリンとホウ素を含むシリケ
ートガラス膜と、このシリケートガラス膜の表面に形成
された窒化膜と、この窒化膜と前記シリケートガラス膜
に形成されたコンタクト孔と、このコンタクト孔内を含
む前記窒化膜上に形成された第２の配線とを含むもので
ある。
【００１２】第２の発明の半導体装置の製造方法は、半
導体基板上に絶縁膜を介して第１の配線を形成する工程
と、この第１の配線上にリンとホウ素を含むシリケート
ガラス膜を形成する工程と、このシリケートガラス膜の
表面に窒化膜を形成する工程と、この窒化膜とシリケー
トガラス膜をパターニングし前記半導体基板または前記
第１の配線に達するコンタクト孔を形成する工程と、こ
のコンタクト孔内を含む前記窒化膜上に第２の配線を形
成する工程とを含むものである。
導体基板上に絶縁膜を介して第１の配線を形成する工程
と、この第１の配線上にリンとホウ素を含むシリケート
ガラス膜を形成する工程と、このシリケートガラス膜の
表面に窒化膜を形成する工程と、この窒化膜とシリケー
トガラス膜をパターニングし前記半導体基板または前記
第１の配線に達するコンタクト孔を形成する工程と、こ
のコンタクト孔内を含む前記窒化膜上に第２の配線を形
成する工程とを含むものである。
【００１３】
【実施例】次に本発明について図面を参照して説明す
る。図１（ａ）〜（ｄ）は本発明の第１の実施例を説明
するための半導体チップの断面図である。
る。図１（ａ）〜（ｄ）は本発明の第１の実施例を説明
するための半導体チップの断面図である。
【００１４】まず図１（ａ）に示すように、シリコン等
からなる半導体基板１上に厚さ２００ｎｍのシリコン酸
化膜２を形成したのち、ポリシリコンからなる第１の配
線３を形成する。次に全面に厚さ約６００ｎｍのＢＰＳ
Ｇ膜４をシラン，フォスフィン，ジボラン，酸素をガス
とするＣＶＤ法により堆積する。次に熱処理してＢＰＳ
Ｇ膜４を平坦化する。リン濃度４重量％，ホウ素の濃度
４重量％のＢＰＳＧ膜は、９００℃の熱処理によって流
動し、表面は平滑化される。このＢＰＳＧ膜４は吸湿性
が大きい為、表面が強い親水性であり、且つ、吸着した
水それ自身が原因となってフォトレジスト膜との密着性
は悪い。
からなる半導体基板１上に厚さ２００ｎｍのシリコン酸
化膜２を形成したのち、ポリシリコンからなる第１の配
線３を形成する。次に全面に厚さ約６００ｎｍのＢＰＳ
Ｇ膜４をシラン，フォスフィン，ジボラン，酸素をガス
とするＣＶＤ法により堆積する。次に熱処理してＢＰＳ
Ｇ膜４を平坦化する。リン濃度４重量％，ホウ素の濃度
４重量％のＢＰＳＧ膜は、９００℃の熱処理によって流
動し、表面は平滑化される。このＢＰＳＧ膜４は吸湿性
が大きい為、表面が強い親水性であり、且つ、吸着した
水それ自身が原因となってフォトレジスト膜との密着性
は悪い。
【００１５】次に図１（ｂ）に示すように、ＢＰＳＧ膜
４の熱処理後窒素原子を含むガスのプラズマ１２にさら
す。例えば平行平板型プラズマ反応器に半導体基板１を
設置し、窒素ガス流量５００ＳＣＣＭ，真空度４Ｔｏｒ
ｒ，高周波電力４００Ｗ，加熱温度３５０℃の条件下で
プラズマ処理を５分間行なう。このプラズマ処理によ
り、ＢＰＳＧ膜４の表面が窒化され、厚さ約５ｎｍの窒
化膜１３が形成される。この窒化膜１３は疎水性であ
り、また吸湿性も無い為、従来のようにＨＭＤＳ蒸気に
さらさなくても、フォトレジスト膜との密着性は良好で
ある。
４の熱処理後窒素原子を含むガスのプラズマ１２にさら
す。例えば平行平板型プラズマ反応器に半導体基板１を
設置し、窒素ガス流量５００ＳＣＣＭ，真空度４Ｔｏｒ
ｒ，高周波電力４００Ｗ，加熱温度３５０℃の条件下で
プラズマ処理を５分間行なう。このプラズマ処理によ
り、ＢＰＳＧ膜４の表面が窒化され、厚さ約５ｎｍの窒
化膜１３が形成される。この窒化膜１３は疎水性であ
り、また吸湿性も無い為、従来のようにＨＭＤＳ蒸気に
さらさなくても、フォトレジスト膜との密着性は良好で
ある。
【００１６】次に図１（ｃ）に示すように、フォトレジ
スト膜７を塗布したのち、フォトリソグラフィ工程によ
って所定の寸法に加工する。さらにこのフォトレジスト
膜７をマスクとして半導体基板１或は第１の配線３に達
するコンタクト孔８を形成する。
スト膜７を塗布したのち、フォトリソグラフィ工程によ
って所定の寸法に加工する。さらにこのフォトレジスト
膜７をマスクとして半導体基板１或は第１の配線３に達
するコンタクト孔８を形成する。
【００１７】次に図１（ｄ）に示すように、フォトレジ
スト膜７を除去し、ポリシリコンやアルミ等からなる第
２の配線９を形成し、次工程に進む。
スト膜７を除去し、ポリシリコンやアルミ等からなる第
２の配線９を形成し、次工程に進む。
【００１８】このように本実施例においては、従来のよ
うにＨＭＤＳ蒸気を用いることがないため、気泡の発生
による問題点はなくなる。尚、窒素原子を含むガスとし
て窒素ガスを用いたが、アンモニアガス，亜酸化窒素ガ
ス或は、それらの混合ガスを用いてもよい。
うにＨＭＤＳ蒸気を用いることがないため、気泡の発生
による問題点はなくなる。尚、窒素原子を含むガスとし
て窒素ガスを用いたが、アンモニアガス，亜酸化窒素ガ
ス或は、それらの混合ガスを用いてもよい。
【００１９】次に本発明第２の実施例について説明す
る。この第２の実施例は窒化膜をＣＶＤ法により形成す
るものである。
る。この第２の実施例は窒化膜をＣＶＤ法により形成す
るものである。
【００２０】すなわち、図１（ｂ）に示したように、第
１の配線３上に厚さ６００ｎｍのＢＰＳＧ膜を形成する
際に、厚さ約５５０ｎｍのＢＰＳＧ膜を第１の実施例の
条件で形成したのち、ホウ素の原料ガスを少くするか供
給を止める。
１の配線３上に厚さ６００ｎｍのＢＰＳＧ膜を形成する
際に、厚さ約５５０ｎｍのＢＰＳＧ膜を第１の実施例の
条件で形成したのち、ホウ素の原料ガスを少くするか供
給を止める。
【００２１】例えばシラン１５ＳＣＣＭ，亜酸化窒素２
０ＳＣＣＭ，アンモニア５０ＳＣＣＭ，フォスフィン１
ＳＣＣＭ，窒素４００ＳＣＣＭ，真空度４Ｔｏｒｒ，高
周波電力３５０Ｗ，温度３５０℃の条件下で１０秒間堆
積処理することにより、厚さ約５０ｎｍの疎水性の酸化
窒化膜を形成する。
０ＳＣＣＭ，アンモニア５０ＳＣＣＭ，フォスフィン１
ＳＣＣＭ，窒素４００ＳＣＣＭ，真空度４Ｔｏｒｒ，高
周波電力３５０Ｗ，温度３５０℃の条件下で１０秒間堆
積処理することにより、厚さ約５０ｎｍの疎水性の酸化
窒化膜を形成する。
【００２２】このように第２の実施例においては、窒化
膜をＣＶＤ法によりＢＰＳＧ膜と連続的に形成できるた
め第１の実施例に比べ短時間で容易に形成できるという
利点がある。
膜をＣＶＤ法によりＢＰＳＧ膜と連続的に形成できるた
め第１の実施例に比べ短時間で容易に形成できるという
利点がある。
【００２３】
【発明の効果】以上説明したように本発明は、コンタク
ト孔を形成する層間絶縁膜としてのＢＰＳＧ膜の表面に
窒化膜を形成することによって、表面を疎水性化させる
と同時に吸湿性を無くしたので、従来のようにフォトレ
ジスト膜形成の前処理としてＨＭＤＳ処理が不要にな
る。その結果、高感度，高分解能のフォトレジスト膜を
用いても発泡することが無くなるため、半導体装置の歩
留り及び信頼性を向上させることができるという効果を
有する。
ト孔を形成する層間絶縁膜としてのＢＰＳＧ膜の表面に
窒化膜を形成することによって、表面を疎水性化させる
と同時に吸湿性を無くしたので、従来のようにフォトレ
ジスト膜形成の前処理としてＨＭＤＳ処理が不要にな
る。その結果、高感度，高分解能のフォトレジスト膜を
用いても発泡することが無くなるため、半導体装置の歩
留り及び信頼性を向上させることができるという効果を
有する。
【図１】本発明の第１の実施例を説明するための半導体
チップの断面図。
チップの断面図。
【図２】従来の半導体装置の製造方法を説明するための
半導体チップの断面図。
半導体チップの断面図。
１ 半導体基板 ２，５ シリコン酸化膜 ３ 第１の配線 ４ ＢＰＳＧ膜 ６ ＨＭＤＳ蒸気 ７ フォトレジスト膜 ８ コンタクト孔 ９ 第２の配線 １０ 気泡 １１ 不必要なピンホール １２ 窒素原子を含むガスのプラズマ １３ 窒化膜
Claims (4)
- 【請求項１】 半導体基板上に絶縁膜を介して形成され
た第１の配線と、この第１の配線を覆うリンとホウ素を
含むシリケートガラス膜と、このシリケートガラス膜の
表面に形成された窒化膜と、この窒化膜と前記シリケー
トガラス膜に形成されたコンタクト孔と、このコンタク
ト孔内を含む前記窒化膜上に形成された第２の配線とを
含むことを特徴とする半導体装置。 - 【請求項２】 半導体基板上に絶縁膜を介して第１の配
線を形成する工程と、この第１の配線上にリンとホウ素
を含むシリケートガラス膜を形成する工程と、このシリ
ケートガラス膜の表面に窒化膜を形成する工程と、この
窒化膜とシリケートガラス膜をパターニングし前記半導
体基板または前記第１の配線に達するコンタクト孔を形
成する工程と、このコンタクト孔内を含む前記窒化膜上
に第２の配線を形成する工程とを含むことを特徴とする
半導体装置の製造方法。 - 【請求項３】 シリケートガラス膜の表面を窒素原子を
含むガスのプラズマ中にさらして窒化膜を形成する請求
項２記載の半導体装置の製造方法。 - 【請求項４】 ＣＶＤ法によりリンとホウ素を含むシリ
ケートガラス膜を形成したのち連続して窒化膜を形成す
る請求項２記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4319552A JP2601112B2 (ja) | 1992-11-30 | 1992-11-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4319552A JP2601112B2 (ja) | 1992-11-30 | 1992-11-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06169021A true JPH06169021A (ja) | 1994-06-14 |
| JP2601112B2 JP2601112B2 (ja) | 1997-04-16 |
Family
ID=18111537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4319552A Expired - Lifetime JP2601112B2 (ja) | 1992-11-30 | 1992-11-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2601112B2 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001274148A (ja) * | 2000-03-24 | 2001-10-05 | Tokyo Electron Ltd | プラズマ処理装置及び方法 |
| KR100322884B1 (ko) * | 1999-07-01 | 2002-02-08 | 박종섭 | 반도체 소자의 전도 배선 제조방법 |
| KR100541369B1 (ko) * | 2003-06-30 | 2006-01-11 | 주식회사 하이닉스반도체 | 반도체 소자의 배선 형성방법 |
| JP2015032628A (ja) * | 2013-07-31 | 2015-02-16 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
| JP2023093567A (ja) * | 2020-07-07 | 2023-07-04 | ラム リサーチ コーポレーション | 照射フォトレジストパターニングのための統合乾式プロセス |
| US11921427B2 (en) | 2018-11-14 | 2024-03-05 | Lam Research Corporation | Methods for making hard masks useful in next-generation lithography |
| US11988965B2 (en) | 2020-01-15 | 2024-05-21 | Lam Research Corporation | Underlayer for photoresist adhesion and dose reduction |
| US12105422B2 (en) | 2019-06-26 | 2024-10-01 | Lam Research Corporation | Photoresist development with halide chemistries |
| US12211691B2 (en) | 2018-12-20 | 2025-01-28 | Lam Research Corporation | Dry development of resists |
| US12346035B2 (en) | 2020-11-13 | 2025-07-01 | Lam Research Corporation | Process tool for dry removal of photoresist |
| US12474640B2 (en) | 2023-03-17 | 2025-11-18 | Lam Research Corporation | Integration of dry development and etch processes for EUV patterning in a single process chamber |
| US12504692B2 (en) | 2022-07-01 | 2025-12-23 | Lam Research Corporation | Cyclic development of metal oxide based photoresist for etch stop deterrence |
| US12577466B2 (en) | 2020-12-08 | 2026-03-17 | Lam Research Corporation | Photoresist development with organic vapor |
| US12601976B2 (en) | 2023-07-27 | 2026-04-14 | Lam Research Corporation | All-in-one dry development for metal-containing photoresist |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60217644A (ja) * | 1984-04-12 | 1985-10-31 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS62123725A (ja) * | 1985-11-25 | 1987-06-05 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS63236317A (ja) * | 1987-03-25 | 1988-10-03 | Toshiba Corp | 半導体装置の製造方法 |
| JPH03270256A (ja) * | 1990-03-20 | 1991-12-02 | Nippon Precision Circuits Kk | 半導体装置 |
| JPH04164330A (ja) * | 1990-09-25 | 1992-06-10 | Nec Corp | 半導体装置の製造方法 |
| JPH05343541A (ja) * | 1992-06-09 | 1993-12-24 | Oki Electric Ind Co Ltd | 半導体素子の構造 |
-
1992
- 1992-11-30 JP JP4319552A patent/JP2601112B2/ja not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60217644A (ja) * | 1984-04-12 | 1985-10-31 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS62123725A (ja) * | 1985-11-25 | 1987-06-05 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS63236317A (ja) * | 1987-03-25 | 1988-10-03 | Toshiba Corp | 半導体装置の製造方法 |
| JPH03270256A (ja) * | 1990-03-20 | 1991-12-02 | Nippon Precision Circuits Kk | 半導体装置 |
| JPH04164330A (ja) * | 1990-09-25 | 1992-06-10 | Nec Corp | 半導体装置の製造方法 |
| JPH05343541A (ja) * | 1992-06-09 | 1993-12-24 | Oki Electric Ind Co Ltd | 半導体素子の構造 |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100322884B1 (ko) * | 1999-07-01 | 2002-02-08 | 박종섭 | 반도체 소자의 전도 배선 제조방법 |
| JP2001274148A (ja) * | 2000-03-24 | 2001-10-05 | Tokyo Electron Ltd | プラズマ処理装置及び方法 |
| KR100541369B1 (ko) * | 2003-06-30 | 2006-01-11 | 주식회사 하이닉스반도체 | 반도체 소자의 배선 형성방법 |
| JP2015032628A (ja) * | 2013-07-31 | 2015-02-16 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
| US11921427B2 (en) | 2018-11-14 | 2024-03-05 | Lam Research Corporation | Methods for making hard masks useful in next-generation lithography |
| US12211691B2 (en) | 2018-12-20 | 2025-01-28 | Lam Research Corporation | Dry development of resists |
| US12105422B2 (en) | 2019-06-26 | 2024-10-01 | Lam Research Corporation | Photoresist development with halide chemistries |
| US12510825B2 (en) | 2019-06-26 | 2025-12-30 | Lam Research Corporation | Photoresist development with halide chemistries |
| US12510826B2 (en) | 2019-06-26 | 2025-12-30 | Lam Research Corporation | Photoresist development with halide chemistries |
| US12474638B2 (en) | 2020-01-15 | 2025-11-18 | Lam Research Corporation | Underlayer for photoresist adhesion and dose reduction |
| US11988965B2 (en) | 2020-01-15 | 2024-05-21 | Lam Research Corporation | Underlayer for photoresist adhesion and dose reduction |
| JP2023093567A (ja) * | 2020-07-07 | 2023-07-04 | ラム リサーチ コーポレーション | 照射フォトレジストパターニングのための統合乾式プロセス |
| US12278125B2 (en) | 2020-07-07 | 2025-04-15 | Lam Research Corporation | Integrated dry processes for patterning radiation photoresist patterning |
| US12183604B2 (en) | 2020-07-07 | 2024-12-31 | Lam Research Corporation | Integrated dry processes for patterning radiation photoresist patterning |
| US12346035B2 (en) | 2020-11-13 | 2025-07-01 | Lam Research Corporation | Process tool for dry removal of photoresist |
| US12577466B2 (en) | 2020-12-08 | 2026-03-17 | Lam Research Corporation | Photoresist development with organic vapor |
| US12504692B2 (en) | 2022-07-01 | 2025-12-23 | Lam Research Corporation | Cyclic development of metal oxide based photoresist for etch stop deterrence |
| US12474640B2 (en) | 2023-03-17 | 2025-11-18 | Lam Research Corporation | Integration of dry development and etch processes for EUV patterning in a single process chamber |
| US12601976B2 (en) | 2023-07-27 | 2026-04-14 | Lam Research Corporation | All-in-one dry development for metal-containing photoresist |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2601112B2 (ja) | 1997-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7208408B2 (en) | Method for fabricating a dual damascene contact in an insulating film having density gradually varying in the thickness direction | |
| US6514855B1 (en) | Semiconductor device manufacturing method having a porous insulating film | |
| JP4049214B2 (ja) | 絶縁膜の形成方法及び絶縁膜の形成装置 | |
| JPH08153784A (ja) | 半導体装置の製造方法 | |
| TW557478B (en) | Semiconductor device and manufacturing method thereof | |
| JPH06169021A (ja) | 半導体装置及びその製造方法 | |
| JP3193335B2 (ja) | 半導体装置の製造方法 | |
| JPH0729897A (ja) | 半導体装置の製造方法 | |
| JPH0548935B2 (ja) | ||
| JP3230182B2 (ja) | 半導体装置の製造方法 | |
| JP2000150517A5 (ja) | ||
| JP2001077192A (ja) | 半導体装置およびその製造方法 | |
| JP2636715B2 (ja) | 半導体装置の製造方法 | |
| JPH05129280A (ja) | 半導体装置の製造方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JP3064575B2 (ja) | 多層配線形成法 | |
| JPH08306681A (ja) | 平坦化塗布絶縁膜の形成方法 | |
| JPH06295907A (ja) | 成膜方法、成膜装置、及び半導体装置の製造方法 | |
| JP3104688B2 (ja) | 半導体装置およびその製造方法 | |
| JP2830604B2 (ja) | 半導体装置の製造方法 | |
| JPH05291415A (ja) | 半導体装置の製造方法 | |
| JP4197277B2 (ja) | 半導体装置及びその製造方法 | |
| JP3289275B2 (ja) | 半導体装置及びその製造方法 | |
| JP3385647B2 (ja) | 層間絶縁膜の形成方法 | |
| JPS6197825A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961126 |