JPH06169047A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06169047A JPH06169047A JP4345406A JP34540692A JPH06169047A JP H06169047 A JPH06169047 A JP H06169047A JP 4345406 A JP4345406 A JP 4345406A JP 34540692 A JP34540692 A JP 34540692A JP H06169047 A JPH06169047 A JP H06169047A
- Authority
- JP
- Japan
- Prior art keywords
- electrode lead
- lead
- die pad
- semiconductor device
- microwave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 樹脂封止パッケージを用いたマイクロ波半導
体装置の電波輻射を防止し、動作安定性を高める。 【構成】 樹脂封止パッケージ６のリード成形方向を、
回路基板実装時にパッケージ６内の半導体素子１表面が
回路基板に対向するようにし、接地用電極リード４に接
続されたリードフレームのダイパッド３が半導体素子１
を覆うようにする。 【効果】 ダイパッド３で半導体素子１を覆うことによ
り、樹脂封止パッケージ６を用いた場合の電波シールド
効果を高めることができる。
体装置の電波輻射を防止し、動作安定性を高める。 【構成】 樹脂封止パッケージ６のリード成形方向を、
回路基板実装時にパッケージ６内の半導体素子１表面が
回路基板に対向するようにし、接地用電極リード４に接
続されたリードフレームのダイパッド３が半導体素子１
を覆うようにする。 【効果】 ダイパッド３で半導体素子１を覆うことによ
り、樹脂封止パッケージ６を用いた場合の電波シールド
効果を高めることができる。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置に関し、特
に樹脂封止パッケージを用いたマイクロ波半導体素子に
関するものである。
に樹脂封止パッケージを用いたマイクロ波半導体素子に
関するものである。
【０００２】
【従来の技術】図４は従来のマイクロ波半導体装置の一
例を示す内部斜視図であり、小型フラットパッケージを
使用したものである。同図において、マイクロ波半導体
素子１は、ダイパッド３に連なる接地用電極リードと、
複数の信号用電極リードとを一体に有するリードフレー
ムの、上記接地用電極パッドに連なるダイパッド３上
に、例えば半田付けによりダイボンドして装着され、か
つ該マイクロ波半導体素子１表面のパッドは、接地用電
極リード４及び信号用電極リード５と、ボンディングワ
イヤ２によりボンディング接続され、該マイクロ波半導
体素子１を上記ダイパッド３および上記ボンディングワ
イヤ２を含めて樹脂６により封止した後に、上記接地用
電極リード４および信号用電極リード５をそれらのリー
ドフレーム（フレーム部分は図示せず）との接続部の手
前で切断し、これにより各リード間を電気的に分離した
のち、上記上記接地用電極リード４および信号用電極リ
ード５を折り曲げ成形して図４に示される半導体装置を
得ている。
例を示す内部斜視図であり、小型フラットパッケージを
使用したものである。同図において、マイクロ波半導体
素子１は、ダイパッド３に連なる接地用電極リードと、
複数の信号用電極リードとを一体に有するリードフレー
ムの、上記接地用電極パッドに連なるダイパッド３上
に、例えば半田付けによりダイボンドして装着され、か
つ該マイクロ波半導体素子１表面のパッドは、接地用電
極リード４及び信号用電極リード５と、ボンディングワ
イヤ２によりボンディング接続され、該マイクロ波半導
体素子１を上記ダイパッド３および上記ボンディングワ
イヤ２を含めて樹脂６により封止した後に、上記接地用
電極リード４および信号用電極リード５をそれらのリー
ドフレーム（フレーム部分は図示せず）との接続部の手
前で切断し、これにより各リード間を電気的に分離した
のち、上記上記接地用電極リード４および信号用電極リ
ード５を折り曲げ成形して図４に示される半導体装置を
得ている。
【０００３】そして、上記のようにして得られるマイク
ロ波半導体装置をマイクロ波回路（図示せず）に実装す
る場合には、接地用電極リード４は上記マイクロ波回路
の接地線路に接続され、信号用電極リード５は信号線路
に接続される。
ロ波半導体装置をマイクロ波回路（図示せず）に実装す
る場合には、接地用電極リード４は上記マイクロ波回路
の接地線路に接続され、信号用電極リード５は信号線路
に接続される。
【０００４】
【発明が解決しようとする課題】従来のマイクロ波半導
体装置は上記のように構成されているので、これをマイ
クロ波回路に実装した場合、該マイクロ波半導体装置か
らの電波輻射が生じたり、またマイクロ波半導体素子に
近接して他のマイクロ波回路基板等がある場合には、そ
の回路の接地線路や信号線路の影響を受け、マイクロ波
半導体素子の特性が変動したり、あるいは異常発振を引
き起こしたりすることがあるなどの問題があった。
体装置は上記のように構成されているので、これをマイ
クロ波回路に実装した場合、該マイクロ波半導体装置か
らの電波輻射が生じたり、またマイクロ波半導体素子に
近接して他のマイクロ波回路基板等がある場合には、そ
の回路の接地線路や信号線路の影響を受け、マイクロ波
半導体素子の特性が変動したり、あるいは異常発振を引
き起こしたりすることがあるなどの問題があった。
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、樹脂封止パッケージを用いたマ
イクロ波半導体装置の電波輻射を防止することができ、
かつ動作安定性を高めた、即ち実装環境の影響を受けず
に安定に動作することのできるマイクロ波半導体装置を
得ることを目的とする。
ためになされたもので、樹脂封止パッケージを用いたマ
イクロ波半導体装置の電波輻射を防止することができ、
かつ動作安定性を高めた、即ち実装環境の影響を受けず
に安定に動作することのできるマイクロ波半導体装置を
得ることを目的とする。
【０００６】
【課題を解決するための手段】この発明にかかる半導体
装置は、接地用電極リードに連なるリードフレームのダ
イパッド上に半導体チップをダイボンドし、該半導体チ
ップのパッドと上記信号用リードとをワイヤボンディン
グし、該半導体チップを樹脂封止した後、上記接地用電
極リードおよび上記信号用電極リードを、上記リードフ
レームとの接続部の手前の部分で切断して該各リード間
を電気的に分離してなる構造において、上記接地用電極
リードおよび上記信号用電極リードを上記リードフレー
ムから切断したのち、該各リードを、上記半導体チップ
の上記ダイパッド側を上側として下側に折り曲げ成形し
たものである。また、上記信号用電極リードを、上記ダ
イパッドに連なる接地用電極リードと直交する方向に形
成したものである。
装置は、接地用電極リードに連なるリードフレームのダ
イパッド上に半導体チップをダイボンドし、該半導体チ
ップのパッドと上記信号用リードとをワイヤボンディン
グし、該半導体チップを樹脂封止した後、上記接地用電
極リードおよび上記信号用電極リードを、上記リードフ
レームとの接続部の手前の部分で切断して該各リード間
を電気的に分離してなる構造において、上記接地用電極
リードおよび上記信号用電極リードを上記リードフレー
ムから切断したのち、該各リードを、上記半導体チップ
の上記ダイパッド側を上側として下側に折り曲げ成形し
たものである。また、上記信号用電極リードを、上記ダ
イパッドに連なる接地用電極リードと直交する方向に形
成したものである。
【０００７】
【作用】この発明のマイクロ波半導体装置においては、
マイクロ波回路基板に実装した場合、該回路基板に対向
した面が半導体素子面（半導体素子の上面）となり、該
マイクロ波半導体素子の実装時の上側の面は接地に接続
されたダイパッドにより覆われるため、外部の影響を受
けることなく、上記半導体素子の安定動作が可能とな
る。また、上記半導体素子の電波輻射もダイパッドによ
るシールド効果で大幅に減少する。
マイクロ波回路基板に実装した場合、該回路基板に対向
した面が半導体素子面（半導体素子の上面）となり、該
マイクロ波半導体素子の実装時の上側の面は接地に接続
されたダイパッドにより覆われるため、外部の影響を受
けることなく、上記半導体素子の安定動作が可能とな
る。また、上記半導体素子の電波輻射もダイパッドによ
るシールド効果で大幅に減少する。
【０００８】
実施例１．図１はこの発明の実施例１によるマイクロ波
半導体装置を示し、小型フラットパッケージを使用した
ものを示す断面図である。図１において、マイクロ波半
導体素子１はダイパッド３に装着され、該ダイパッド３
に連なる接地用電極リード４、及び信号用電極リード５
は、半導体素子１の上面に形成されたパッド（図示せ
ず）とボンディングワイヤ２により接続されている。そ
して、マイクロ波半導体素子１を上記ダイパッド３およ
び上記ボンディングワイヤ２を含めて樹脂６により封止
した後に、上記接地用電極リード４および信号用電極リ
ード５をそれらのリードフレーム（フレーム部分は図示
せず）との接続部の手前で切断し、これにより各リード
間を電気的に分離したのち、上記接地用電極リード４お
よび信号用電極リード５は、半導体素子１の素子面がパ
ッケージの底面に対向するよう、上記ダイパッド３側を
上側として、下側に折り曲げリード成形されている。な
お、本実施例１の接地用電極リード４および信号用電極
リード５の配置は、図４の従来例の半導体装置のそれと
ほぼ同じである。
半導体装置を示し、小型フラットパッケージを使用した
ものを示す断面図である。図１において、マイクロ波半
導体素子１はダイパッド３に装着され、該ダイパッド３
に連なる接地用電極リード４、及び信号用電極リード５
は、半導体素子１の上面に形成されたパッド（図示せ
ず）とボンディングワイヤ２により接続されている。そ
して、マイクロ波半導体素子１を上記ダイパッド３およ
び上記ボンディングワイヤ２を含めて樹脂６により封止
した後に、上記接地用電極リード４および信号用電極リ
ード５をそれらのリードフレーム（フレーム部分は図示
せず）との接続部の手前で切断し、これにより各リード
間を電気的に分離したのち、上記接地用電極リード４お
よび信号用電極リード５は、半導体素子１の素子面がパ
ッケージの底面に対向するよう、上記ダイパッド３側を
上側として、下側に折り曲げリード成形されている。な
お、本実施例１の接地用電極リード４および信号用電極
リード５の配置は、図４の従来例の半導体装置のそれと
ほぼ同じである。
【０００９】本実施例１の特徴は、接地用電極リード４
に接続されているダイパッド３により半導体素子１が覆
われている点である。従って、この実施例１によるマイ
クロ波半導体装置をマイクロ波回路基板上に実装した場
合、該回路基板とパッケージ中のダイパッド３間に半導
体素子１が存在する構造となり、該ダイパッド３により
電波シールドを実現することができる。したがって、マ
イクロ波半導体素子１に近接して他のマイクロ波回路基
板等がある場合にも、その回路の接地線路や信号線路の
影響を受け、マイクロ波半導体素子１の特性が変動した
り、あるいは異常発振を引き起こしたりすることがきわ
めて少なくなる。
に接続されているダイパッド３により半導体素子１が覆
われている点である。従って、この実施例１によるマイ
クロ波半導体装置をマイクロ波回路基板上に実装した場
合、該回路基板とパッケージ中のダイパッド３間に半導
体素子１が存在する構造となり、該ダイパッド３により
電波シールドを実現することができる。したがって、マ
イクロ波半導体素子１に近接して他のマイクロ波回路基
板等がある場合にも、その回路の接地線路や信号線路の
影響を受け、マイクロ波半導体素子１の特性が変動した
り、あるいは異常発振を引き起こしたりすることがきわ
めて少なくなる。
【００１０】実施例２．図２はこの発明の第２の実施例
によるマイクロ波半導体装置を示す斜視図、図３はその
断面図である。この第２の実施例では、マイクロ波半導
体素子１を接地用電極リード４に連なるダイパッド３に
装着し、接地用電極リード４と直角方向に信号用電極リ
ード５を設け、上記第１の実施例と同様に、半導体素子
１の素子面がパッケージの底面となるように上記ダイパ
ッド３を上側として各々のリード４，５を下側に折り曲
げ成形している。
によるマイクロ波半導体装置を示す斜視図、図３はその
断面図である。この第２の実施例では、マイクロ波半導
体素子１を接地用電極リード４に連なるダイパッド３に
装着し、接地用電極リード４と直角方向に信号用電極リ
ード５を設け、上記第１の実施例と同様に、半導体素子
１の素子面がパッケージの底面となるように上記ダイパ
ッド３を上側として各々のリード４，５を下側に折り曲
げ成形している。
【００１１】この第２の実施例によるマイクロ波半導体
装置をマイクロ波回路に実装した場合には、電極幅を大
きくして接地を強化した接地用電極リード４に連なるダ
イパッド３により、上記半導体素子１の電波シールド
を、第１の実施例に比しより有効に行うことができる。
装置をマイクロ波回路に実装した場合には、電極幅を大
きくして接地を強化した接地用電極リード４に連なるダ
イパッド３により、上記半導体素子１の電波シールド
を、第１の実施例に比しより有効に行うことができる。
【００１２】
【発明の効果】以上のように、この発明にかかる半導体
装置によれば、接地用電極リードと信号用電極リードの
リード成形方向を、回路基板への実装時に半導体素子が
ダイパッドで覆われるような方向としたので、電波シー
ルドの効果を大きく高めることができる。これにより、
実装環境の影響を受けにくく、安定な動作の得られるマ
イクロ波半導体装置を得られる効果がある。
装置によれば、接地用電極リードと信号用電極リードの
リード成形方向を、回路基板への実装時に半導体素子が
ダイパッドで覆われるような方向としたので、電波シー
ルドの効果を大きく高めることができる。これにより、
実装環境の影響を受けにくく、安定な動作の得られるマ
イクロ波半導体装置を得られる効果がある。
【図１】この発明の実施例１によるマイクロ波半導体装
置を示す断面図。
置を示す断面図。
【図２】この発明の実施例２によるマイクロ波半導体装
置を示す斜視図。
置を示す斜視図。
【図３】図２のマイクロ波半導体装置の断面図。
【図４】従来のマイクロ波半導体装置を示す内部斜視
図。
図。
１ マイクロ波半導体素子 ２ ボンディングワイヤ ３ ダイパッド ４ 接地用電極リード ５ 信号用電極リード ６ 樹脂
Claims (2)
- 【請求項１】 ダイパッドに連なる接地用電極リード
と、複数の信号用電極リードとを一体に有するリードフ
レームの上記ダイパッド上に半導体チップをダイボンド
し、該半導体チップのパッドと上記信号用リードとをボ
ンディングし、該半導体チップを樹脂封止した後、上記
接地用電極リードおよび上記信号用リードを上記リード
フレームとの接続部の手前の部分で切断して該各リード
間を電気的に分離してなる構造の半導体装置において、 上記接地用電極リードおよび上記信号用電極リードを、
上記リードフレームから切断したのち、上記接地用電極
リードおよび上記信号用電極リードを、上記半導体チッ
プの上記ダイパッド側を上側として下側に折り曲げ成形
してなることを特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、 上記信号用電極リードは、上記ダイパッドに連なる接地
用電極リードと直交する方向に設けられたものであるこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4345406A JPH06169047A (ja) | 1992-11-30 | 1992-11-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4345406A JPH06169047A (ja) | 1992-11-30 | 1992-11-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06169047A true JPH06169047A (ja) | 1994-06-14 |
Family
ID=18376383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4345406A Pending JPH06169047A (ja) | 1992-11-30 | 1992-11-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06169047A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0827200A1 (de) * | 1996-08-30 | 1998-03-04 | TEMIC TELEFUNKEN microelectronic GmbH | Anordnung zur Abschirmung einer mikroelectronischen Schaltung eines integrierten Schaltkreises |
| US20100126764A1 (en) * | 2008-11-24 | 2010-05-27 | Seagate Technology, Llc | die ground lead |
-
1992
- 1992-11-30 JP JP4345406A patent/JPH06169047A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0827200A1 (de) * | 1996-08-30 | 1998-03-04 | TEMIC TELEFUNKEN microelectronic GmbH | Anordnung zur Abschirmung einer mikroelectronischen Schaltung eines integrierten Schaltkreises |
| US20100126764A1 (en) * | 2008-11-24 | 2010-05-27 | Seagate Technology, Llc | die ground lead |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5057805A (en) | Microwave semiconductor device | |
| US5347429A (en) | Plastic-molded-type semiconductor device | |
| JPH06209054A (ja) | 半導体装置 | |
| JPH05136323A (ja) | 集積回路装置 | |
| US6396129B1 (en) | Leadframe with dot array of silver-plated regions on die pad for use in exposed-pad semiconductor package | |
| JP2002134685A (ja) | 集積回路装置 | |
| JP2902919B2 (ja) | 表面実装型半導体装置 | |
| JP2001035961A (ja) | 半導体装置及びその製造方法 | |
| JPH06169047A (ja) | 半導体装置 | |
| JP2902918B2 (ja) | 表面実装型半導体装置 | |
| JP2533012B2 (ja) | 表面実装型半導体装置 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JP2533011B2 (ja) | 表面実装型半導体装置 | |
| JPH11340405A (ja) | リードフレーム、半導体装置およびその製造方法 | |
| JPH04267549A (ja) | 樹脂封止型半導体装置 | |
| CN115714123B (zh) | 结合板级封装的电磁屏蔽封装结构、封装方法及电子产品 | |
| US12512393B2 (en) | Leadframe | |
| JPH0637234A (ja) | 半導体装置 | |
| JPH04165655A (ja) | 高周波半導体装置 | |
| JP2906753B2 (ja) | リードフレーム | |
| JPH11260972A (ja) | 薄型半導体装置 | |
| JPH0621304A (ja) | リードフレーム及び半導体装置の製造方法 | |
| KR20030050470A (ko) | 반도체 패키지 및 이의 제조에 사용되는 리드프레임 | |
| JPH05291345A (ja) | 半導体装置 | |
| KR100567045B1 (ko) | 반도체 패키지 |