JPH0621304A - リードフレーム及び半導体装置の製造方法 - Google Patents

リードフレーム及び半導体装置の製造方法

Info

Publication number
JPH0621304A
JPH0621304A JP4177885A JP17788592A JPH0621304A JP H0621304 A JPH0621304 A JP H0621304A JP 4177885 A JP4177885 A JP 4177885A JP 17788592 A JP17788592 A JP 17788592A JP H0621304 A JPH0621304 A JP H0621304A
Authority
JP
Japan
Prior art keywords
inner lead
lead
lead frame
die pad
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4177885A
Other languages
English (en)
Inventor
Hirohisa Nakayama
浩久 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP4177885A priority Critical patent/JPH0621304A/ja
Publication of JPH0621304A publication Critical patent/JPH0621304A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【構成】集積回路チップを搭載する略四角形のダイパッ
ドの集縁に配置され、一端をダイパッドに向けたインナ
ーリードによって構成されるリードフレームにおいて、
インナーリードのワイヤステッチボンド(内部リード端
子においてのセカンドボンディング点)近傍にハーフエ
ッチングを設ける。 【効果】インナーリードと樹脂との密着性を高めること
ができ、それと同時に、リードの移動、ワイヤ切れとい
った不良発生を防止する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は樹脂封止型の半導体装置
の外部リード付け組立に使用されるリードフレーム、特
にリードフレームのハーフエッチングの形状に関する。
【0002】
【従来の技術】従来のリードフレームを用いた半導体装
置は図4に示すように導電性ワイヤ6によりリードフレ
ームのインナーリード3のワイヤステッチボンド(内部
リード端子においてのセカンドボンディング点)と集積
回路チップ5のパッド部とを接続するワイヤボンディン
グ工程は半導体装置の組立工程の1つである。リードフ
レームのインナーリード3の表面粗さは部材である42
AlloyやCuの素材としての表面粗さのままであっ
た。
【0003】
【発明が解決しようとする課題】しかし、前述の従来の
技術を用いた方法では、図4に示すようにリードフレー
ムのインナーリード3部平面が平坦であるためにインナ
ーリード3を樹脂で封止したとき、インナーリード3と
樹脂との密着性が悪くなりパッケージのハンダ時にパッ
ケージクラックが発生した。そのため樹脂が図4に示し
たように矢印7の方向に熱収縮されたとき、インナーリ
ード3は相対方向(矢印8の)に動き、インナーリード
3が移動したり、インナーリード3先端にボンディング
されたワイヤ6が切れるなどという問題が生じた。した
がって以上の課題を克服するためのリードフレームを提
供するところにある。
【0004】
【課題を解決するための手段】本発明のリードフレーム
は、集積回路チップを搭載する略四角形のダイパッドの
集縁に配置され、一端をダイパッドに向けたインナーリ
ードによって構成されるリードフレームにおいて、前記
インナーリードステッチボンド近傍にハーフエッチング
を設けることを特徴とする。
【0005】
【実施例】以下、本発明の実施例を図1により説明す
る。図1は、本発明の実施例を示すダイパッド部およ
び、インナーリード先端部の断面図である。集積回路チ
ップ5を搭載するための略四角形のダイパッド1は、そ
の四隅においてダイパッド吊りリードによって支持され
ている。インナーリード3は集積回路チップ5上のパッ
ドとインナーリード3先端をワイヤ6でボンディングす
ることによってチップ5への信号の入出力を行なってい
る。
【0006】インナーリード3のワイヤステッチボンド
近傍には横に細長いハーフエッチング部2が設けられて
いる。
【0007】図2もまた本発明の他の実施例を示す平面
図である。
【0008】図2にあるのはインナーリード3のワイヤ
ステッチボンド近傍に設けられた、縦に細長いハーフエ
ッチング部4である。
【0009】本発明ではハーフエッチングは同形状のも
のと、インナーリード先端からの距離も等しいもので説
明したがこれは異形状でインナーリード先端からの距離
も異なっていても良い。
【0010】前記に示した、図1、図2にあるハーフエ
ッチング部2、4はリードフレームの表面に設けたもの
を示した図である。
【0011】図3は本発明の他の実施例を示すダイパッ
ド部およびインナーリード先端部の断面図である。
【0012】図3(a)はインナーリード3のワイヤス
テッチボンド近傍の裏面にハーフエッチング部9を設け
たものである。
【0013】図3(b)はインナーリード3のワイヤス
テッチボンド近傍の両面にハーフエッチング部10を設
けたものである。
【0014】図3(c)はインナーリード3のワイヤス
テッチボンド近傍の表面、もしくは裏面、あるいは両面
に複数のハーフエッチング部11を設けたものである。
【0015】今まで、インナーリードのワイヤステッチ
ボンド近傍が平坦であるためにインナーリードと樹脂と
の密着性が悪くなっていた。しかし本発明は、前記に示
したハーフエッチング部を設けることによりインナーリ
ードを樹脂で封止した時インナーリードと樹脂との密着
性を高めることができた。
【0016】
【発明の効果】以上述べたように、本発明において、イ
ンナーリードのワイヤステッチボンド近傍にハーフエッ
チング部を設けることによりインナーリードと樹脂との
密着性を高めることができ、それと同時に、リードの移
動、ワイヤ切れといった不良発生を防止するという優れ
た効果を有する。
【図面の簡単な説明】
【図1】本発明の一実施例を示す断面図。
【図2】本発明の他の実施例を示す平面図。
【図3】(a)本発明の他の実施例を示す断面図。 (b)本発明の他の実施例を示す断面図。 (c)本発明の他の実施例を示す断面図。
【図4】従来の技術を示す断面図。
【符号の説明】
1 ・・・ダイパッド部 2、4・・・ハーフエッチング部 3 ・・・インナーリード先端部 5 ・・・集積回路チップ 6 ・・・ワイヤ 7 ・・・インナーリードの収縮方向 8 ・・・樹脂の収縮方向 9 ・・・ハーフエッチング部 10 ・・・ハーフエッチング部 11 ・・・ハーフエッチング部

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 集積回路チップを搭載する略四角形のダ
    イパッドと、前記ダイパッドの集縁に配置され、一端を
    ダイパッドに向けたインナーリードによって構成される
    リードフレームにおいて、前記インナーリードのステッ
    チボンド近傍にハーフエッチングを設けたことを特徴と
    するリードフレーム。
  2. 【請求項2】 請求項1記載のリードフレームを用いた
    ことを特徴とする半導体装置の製造方法。
JP4177885A 1992-07-06 1992-07-06 リードフレーム及び半導体装置の製造方法 Pending JPH0621304A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4177885A JPH0621304A (ja) 1992-07-06 1992-07-06 リードフレーム及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4177885A JPH0621304A (ja) 1992-07-06 1992-07-06 リードフレーム及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0621304A true JPH0621304A (ja) 1994-01-28

Family

ID=16038763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4177885A Pending JPH0621304A (ja) 1992-07-06 1992-07-06 リードフレーム及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0621304A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5955778A (en) * 1996-10-08 1999-09-21 Nec Corporation Lead frame with notched lead ends
US6861735B2 (en) 1997-06-27 2005-03-01 Matsushita Electric Industrial Co., Ltd. Resin molded type semiconductor device and a method of manufacturing the same
US6900524B1 (en) 1997-06-27 2005-05-31 Matsushita Electric Industrial Co., Ltd. Resin molded semiconductor device on a lead frame and method of manufacturing the same
JP2013016819A (ja) * 2004-12-16 2013-01-24 Avago Technologies Ecbu Ip (Singapore) Pte Ltd パッケージングされた電子デバイス及びその製作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5955778A (en) * 1996-10-08 1999-09-21 Nec Corporation Lead frame with notched lead ends
US6861735B2 (en) 1997-06-27 2005-03-01 Matsushita Electric Industrial Co., Ltd. Resin molded type semiconductor device and a method of manufacturing the same
US6900524B1 (en) 1997-06-27 2005-05-31 Matsushita Electric Industrial Co., Ltd. Resin molded semiconductor device on a lead frame and method of manufacturing the same
US7538416B2 (en) 1997-06-27 2009-05-26 Panasonic Corporation Resin molded type semiconductor device and a method of manufacturing the same
JP2013016819A (ja) * 2004-12-16 2013-01-24 Avago Technologies Ecbu Ip (Singapore) Pte Ltd パッケージングされた電子デバイス及びその製作方法

Similar Documents

Publication Publication Date Title
US5648682A (en) Resin-sealed semiconductor device and lead frame used in a resin-sealed semiconductor device
JP2001015668A (ja) 樹脂封止型半導体パッケージ
US6127206A (en) Semiconductor device substrate, lead frame, semiconductor device and method of making the same, circuit board, and electronic apparatus
JPH03177060A (ja) 半導体装置用リードフレーム
JPH1174439A (ja) 樹脂モールドパッケージ
JPH0621304A (ja) リードフレーム及び半導体装置の製造方法
EP0849794A1 (en) Fine pitch lead frame
JP2589520B2 (ja) 樹脂封止型半導体装置の製造方法
JP2795069B2 (ja) 半導体装置
JPH02278857A (ja) 樹脂封止型半導体装置
JPS5826176B2 (ja) 樹脂封止型半導体装置
JPH11330343A (ja) 樹脂封止型半導体装置
JP3296339B2 (ja) リードフレーム及び半導体装置
JPH11186465A (ja) 半導体装置およびその製造方法
KR200331874Y1 (ko) 반도체의다핀형태패키지
KR100460072B1 (ko) 반도체패키지
JP2003243599A (ja) リードフレーム及び半導体装置
JPH0799261A (ja) 半導体装置
JPH0595074A (ja) 半導体装置
JPH0595018A (ja) 半導体装置の製造方法
JPH062711U (ja) 樹脂封止型半導体装置
JPS61148849A (ja) 半導体装置
JPH0498861A (ja) 樹脂封止型半導体装置
JPH0851181A (ja) 樹脂封止型半導体装置
JPH0637234A (ja) 半導体装置