JPH0617436Y2 - オ−デイオ再生装置 - Google Patents
オ−デイオ再生装置Info
- Publication number
- JPH0617436Y2 JPH0617436Y2 JP1986161156U JP16115686U JPH0617436Y2 JP H0617436 Y2 JPH0617436 Y2 JP H0617436Y2 JP 1986161156 U JP1986161156 U JP 1986161156U JP 16115686 U JP16115686 U JP 16115686U JP H0617436 Y2 JPH0617436 Y2 JP H0617436Y2
- Authority
- JP
- Japan
- Prior art keywords
- value
- control voltage
- peak
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【考案の詳細な説明】 ［産業上の利用分野］ 本考案は、オーデイオソース信号のダイナミツク・レン
ジを電気的に拡張して、躍動感あふれる音楽再生を実現
するオーデイオ再生装置に関する。
ジを電気的に拡張して、躍動感あふれる音楽再生を実現
するオーデイオ再生装置に関する。
［従来の技術］ オーデイオ信号の伝送記録媒体としては、ＦＭチユーナ
ー、オーデイオ・テープ、デイスク・レコードなどがあ
るが、これらの伝送記録媒体の信号ソースとしてのダイ
ナミツク・レンジは、それ自体の特質からくる制約によ
つて、デジタル技術を応用した記録媒体（いわゆるデジ
タル・ソース）のそれに比べて狭い。
ー、オーデイオ・テープ、デイスク・レコードなどがあ
るが、これらの伝送記録媒体の信号ソースとしてのダイ
ナミツク・レンジは、それ自体の特質からくる制約によ
つて、デジタル技術を応用した記録媒体（いわゆるデジ
タル・ソース）のそれに比べて狭い。
したがつて、従来技術では、躍動感あふれる音楽再生を
することができなかつた。
することができなかつた。
［考案の構成］ 本考案は、 入力と出力との間に接続された電圧制御型可変減衰器
（４）と、入力信号の絶対値のピーク値に対応した制御
電圧を創成する制御電圧発生器（１１）とからなり、上
記制御電圧によつて上記電圧制御型可変減衰器（４）の
減衰量を制御するようにした構成であつて、上記制御電
圧発生器（１１）が下記の（イ）〜（ハ）の構成要件、 （イ）上記入力信号の絶対値を検出し、当該絶対値のピ
ーク値をホールドする絶対値ピーク・ホールド回路（１
２）。
（４）と、入力信号の絶対値のピーク値に対応した制御
電圧を創成する制御電圧発生器（１１）とからなり、上
記制御電圧によつて上記電圧制御型可変減衰器（４）の
減衰量を制御するようにした構成であつて、上記制御電
圧発生器（１１）が下記の（イ）〜（ハ）の構成要件、 （イ）上記入力信号の絶対値を検出し、当該絶対値のピ
ーク値をホールドする絶対値ピーク・ホールド回路（１
２）。
（ロ）当該絶対値のピーク値を対数変換し、対数変換後
のピーク値をホールドする対数変換値ピーク・ホールド
回路（１３）。
のピーク値をホールドする対数変換値ピーク・ホールド
回路（１３）。
（ハ）当該対数変換ピーク値を上記制御電圧に変換する
制御電圧成形回路（１４）。
制御電圧成形回路（１４）。
からなるオーデイオ再生装置である。
［考案の作用］ 以上の構成によれば、 絶対値ピーク・ホールド回路（１２）によつて、入力信
号の絶対値が検出され、この絶対値のピーク値がホール
ドされ、 対数変換値ピーク・ホールド回路（１３）によつて、こ
の絶対値のピーク値が対数変換され、対数変換後のピー
ク値がホールドされる。
号の絶対値が検出され、この絶対値のピーク値がホール
ドされ、 対数変換値ピーク・ホールド回路（１３）によつて、こ
の絶対値のピーク値が対数変換され、対数変換後のピー
ク値がホールドされる。
そして、制御電圧成形回路（１４）によつて、この対数
変換ピーク値が入力信号の絶対値のピーク値に対応した
制御電圧に変換される。
変換ピーク値が入力信号の絶対値のピーク値に対応した
制御電圧に変換される。
この制御電圧によつて、電圧制御型可変減衰器（４）の
減衰量が制御される。
減衰量が制御される。
したがつて、この電圧制御型可変減衰器（４）の減衰量
は、入力信号の絶対値のピーク値が大きいほど小さく、
逆に、小さいほど大きい。
は、入力信号の絶対値のピーク値が大きいほど小さく、
逆に、小さいほど大きい。
すなわち、入力信号は、その絶対値のピーク値が大きい
ほど伸長され、逆に、小さいほど圧縮されて、ダイナミ
ツク・レンジが拡張される。
ほど伸長され、逆に、小さいほど圧縮されて、ダイナミ
ツク・レンジが拡張される。
［実施例］ 第１図において説明する。
１は入力端子、２はハイパスフイルタ（カツトオフ周波
数７０Ｈｚ）、３は出力端子である。
数７０Ｈｚ）、３は出力端子である。
上記入力端子１とハイパスフイルタ２との間には電圧制
御型可変減衰器４が接続され、制御電圧によつて減衰量
が変化するように構成されている。
御型可変減衰器４が接続され、制御電圧によつて減衰量
が変化するように構成されている。
電圧制御型可変減衰器４は同図に示すように、入力端子
１を直列接続した第１、第２の抵抗５、６によつて接地
し、この第１、第２の抵抗５、６の接続中点をハイパス
フイルタ２に接続するとともに、この第２の抵抗６と並
列に第１の電界効果トランジスタ７を接続し、そのゲー
ト端子に第３の抵抗８を介して制御電圧を入力する。
１を直列接続した第１、第２の抵抗５、６によつて接地
し、この第１、第２の抵抗５、６の接続中点をハイパス
フイルタ２に接続するとともに、この第２の抵抗６と並
列に第１の電界効果トランジスタ７を接続し、そのゲー
ト端子に第３の抵抗８を介して制御電圧を入力する。
なお、第１の電界効果トランジスタ７のゲート端子−ド
レイン端子間には直列接続した第４の抵抗９、第１のコ
ンデンサ１０が接続されており、これはゲート端子にド
レイン電圧の１／２の交流バイアス電圧を供給して、非
直線性歪を改善するためのものである。
レイン端子間には直列接続した第４の抵抗９、第１のコ
ンデンサ１０が接続されており、これはゲート端子にド
レイン電圧の１／２の交流バイアス電圧を供給して、非
直線性歪を改善するためのものである。
第１の電界効果トランジスタ７は、ゲート端子−ドレイ
ン端子間の電圧（制御電圧）ＶGSに対応してドレイン端
子−ソース端子間の抵抗値ＲDSが変化する特性を利用し
た、一種の可変抵抗器として用いている。
ン端子間の電圧（制御電圧）ＶGSに対応してドレイン端
子−ソース端子間の抵抗値ＲDSが変化する特性を利用し
た、一種の可変抵抗器として用いている。
このとき、出力信号電圧Ｖ０は、 ただし、Ｒ１：第１の抵抗５の抵抗値 Ｒ２：第２の抵抗６の抵抗値 Ｖｉ：入力信号電圧をＶｉ で表わされる。
ここで、第１の電界効果トランジスタ７の導通時の抵
抗、遮断時の抵抗をそれぞれ ＲDS(ON) ＲDS(OFF) とし、第２の抵抗６の抵抗値Ｒ２を Ｒ２ ≪DS(ON) ＲDS(OFF)≫Ｒ２ となるように選べば、第１の電界効果トランジスタ７の
導通時、遮断時の出力信号電圧Ｖ0(ON)、Ｖ0(OFF)は、 となる。
抗、遮断時の抵抗をそれぞれ ＲDS(ON) ＲDS(OFF) とし、第２の抵抗６の抵抗値Ｒ２を Ｒ２ ≪DS(ON) ＲDS(OFF)≫Ｒ２ となるように選べば、第１の電界効果トランジスタ７の
導通時、遮断時の出力信号電圧Ｖ0(ON)、Ｖ0(OFF)は、 となる。
抵抗値ＲDSはゲート端子−ドレイン端子間の電圧（制御
電圧）ＶGSによつて制御できるから、結局、抵抗値Ｒ
DS(ON)に対して適当な値のＲ１、Ｒ２を選べば、制御電
圧ＶGSによつて任意の幅の減衰量を実現できる。
電圧）ＶGSによつて制御できるから、結局、抵抗値Ｒ
DS(ON)に対して適当な値のＲ１、Ｒ２を選べば、制御電
圧ＶGSによつて任意の幅の減衰量を実現できる。
本実施例では、減衰量を−１８ｄＢ〜−６ｄＢに設定し
たので、第１、第２の抵抗５、６の抵抗値Ｒ１、Ｒ
２は、 Ｒ１＝Ｒ２ となる。
たので、第１、第２の抵抗５、６の抵抗値Ｒ１、Ｒ
２は、 Ｒ１＝Ｒ２ となる。
この電圧制御型可変減衰器４の減衰量を制御する制御電
圧ＶGSは、入力信号の絶対値のピーク値に対応した直流
電圧であり、制御電圧発生器１１によつて創成される。
圧ＶGSは、入力信号の絶対値のピーク値に対応した直流
電圧であり、制御電圧発生器１１によつて創成される。
この制御電圧発生器１１は、 （イ）入力信号の絶対値を検出し、この絶対値のピーク
値をホールドする絶対値ピーク・ホールド回路１２、 （ロ）この絶対値のピーク値を対数変換し、対数変換後
のピーク値をホールドする対数変換値ピーク・ホールド
回路１３、 （ハ）この対数変換ピーク値を制御電圧ＶGSに変換する
制御電圧成形回路１４、 とから構成される。
値をホールドする絶対値ピーク・ホールド回路１２、 （ロ）この絶対値のピーク値を対数変換し、対数変換後
のピーク値をホールドする対数変換値ピーク・ホールド
回路１３、 （ハ）この対数変換ピーク値を制御電圧ＶGSに変換する
制御電圧成形回路１４、 とから構成される。
以下、各回路を第２図の信号波形図を参照しながら説明
する。
する。
絶対値ピーク・ホールド回路１２： 入力端子１からの入力信号を第５の抵抗１５を介して第
１、第２の比較器１６、１７のプラス入力端子、マイナ
ス入力端子にそれぞれ入力し、この第１、第２の比較器
１６、１７の出力をともに出力端子１８に接続して、両
出力の合成出力を取り出すとともに、この合成出力を第
６の抵抗１９を介して第１、第２の比較器１６、１７の
プラス入力端子、マイナス入力端子に接続し、そして、
第１の比較器１６の出力をそのマイナス入力端子に接続
する。また、出力端子１８を第２のコンデンサ２０を介
して接地するとともに、この出力端子１８に第７の抵抗
２１を介してバイアス電圧を供給して、時定数回路を構
成する。
１、第２の比較器１６、１７のプラス入力端子、マイナ
ス入力端子にそれぞれ入力し、この第１、第２の比較器
１６、１７の出力をともに出力端子１８に接続して、両
出力の合成出力を取り出すとともに、この合成出力を第
６の抵抗１９を介して第１、第２の比較器１６、１７の
プラス入力端子、マイナス入力端子に接続し、そして、
第１の比較器１６の出力をそのマイナス入力端子に接続
する。また、出力端子１８を第２のコンデンサ２０を介
して接地するとともに、この出力端子１８に第７の抵抗
２１を介してバイアス電圧を供給して、時定数回路を構
成する。
このとき、第１、第２の比較器１６、１７の出力電圧Ｖ
A1、ＶA2は、 ＶA1＝Ｖi1 ＶA2＝−Ｖi1 ただし、Ｖi1：入力電圧 となる。
A1、ＶA2は、 ＶA1＝Ｖi1 ＶA2＝−Ｖi1 ただし、Ｖi1：入力電圧 となる。
したがつて、第１、第２の比較器１６、１７のワイヤー
ドアンドの性質により、入力電圧Ｖi1のプラス側は第１
の比較器１６が、マイナス側は第２の比較器１７がそれ
ぞれ受け持つので、両出力電圧ＶA1、ＶA2の合成出力Ｖ
Ａは、 ＶＡ＝−｜Ｖi1｜ となる。
ドアンドの性質により、入力電圧Ｖi1のプラス側は第１
の比較器１６が、マイナス側は第２の比較器１７がそれ
ぞれ受け持つので、両出力電圧ＶA1、ＶA2の合成出力Ｖ
Ａは、 ＶＡ＝−｜Ｖi1｜ となる。
そして、この合成出力ＶＡは、時定数回路の第２のコン
デンサ２０の充電は瞬時に、放電は時定数をもつて放電
されるので、結局、絶対値ピーク・ホールド回路１２の
出力ＶO1は、合成出力ＶＡの包絡線となり、その信号波
形図は第２図(b)のようになる。
デンサ２０の充電は瞬時に、放電は時定数をもつて放電
されるので、結局、絶対値ピーク・ホールド回路１２の
出力ＶO1は、合成出力ＶＡの包絡線となり、その信号波
形図は第２図(b)のようになる。
なお、第２図(a)は入力信号波形図である。
対数変換値ピーク・ホールド回路１３： 絶対値ピーク・ホールド回路１２からの合成出力ＶO1を
第９の抵抗２７を介して第３の比較器２２のマイナス入
力端子に入力し、その出力を第１のダイオード２３を介
して取り出すとともに、この出力と接地間に第３のコン
デンサ２４を接続して、このピーク値を取り出す。ま
た、第３の比較器２２のプラス入力端子は接地される。
第９の抵抗２７を介して第３の比較器２２のマイナス入
力端子に入力し、その出力を第１のダイオード２３を介
して取り出すとともに、この出力と接地間に第３のコン
デンサ２４を接続して、このピーク値を取り出す。ま
た、第３の比較器２２のプラス入力端子は接地される。
この第３のコンデンサ２４と第１のダイオード２３の接
続中点は第２のトランジスタ２５、第８の抵抗２６を介
して上記第３の比較器２２のマイナス入力端子に接続さ
れる。
続中点は第２のトランジスタ２５、第８の抵抗２６を介
して上記第３の比較器２２のマイナス入力端子に接続さ
れる。
以上の対数変換値ピーク・ホールド回路１３により、合
成出力ＶO1は対数変換されてそのピーク値が出力ＶO2と
して取り出される。
成出力ＶO1は対数変換されてそのピーク値が出力ＶO2と
して取り出される。
ここで、第８、第９の抵抗２６、２７により出力に合成
出力ＶO1のリニア成分が重畳されている。
出力ＶO1のリニア成分が重畳されている。
この対数変換値ピーク・ホールド回路１３の出力ＶO2は
第２図(c)のようになる。
第２図(c)のようになる。
制御電圧成形回路１４： 対数変換値ピーク・ホールド回路１３からの出力Ｖ
O2は、第３のコンデンサ２８、第１０の抵抗２９を介し
て第４の比較器３０のマイナス入力端子に入力し、その
出力を第２のダイオード３１を介して取り出すととも
に、この出力と接地間に第４のコンデンサ３２と第１１
の抵抗３３からなる時定数回路を接続する。また、第４
の比較器３０のプラス入力端子は接地される。
O2は、第３のコンデンサ２８、第１０の抵抗２９を介し
て第４の比較器３０のマイナス入力端子に入力し、その
出力を第２のダイオード３１を介して取り出すととも
に、この出力と接地間に第４のコンデンサ３２と第１１
の抵抗３３からなる時定数回路を接続する。また、第４
の比較器３０のプラス入力端子は接地される。
上記第３のコンデンサ２８は直流成分を阻止するための
ものであり、また、上記時定数回路は出力パルスの立ち
下がりの途中から包絡線を付加するためのものであり、
これは、制御電圧の急峻な変化によつて電圧制御型可変
減衰器４の減衰量が急激に変化して、聴感を損わないた
めである。
ものであり、また、上記時定数回路は出力パルスの立ち
下がりの途中から包絡線を付加するためのものであり、
これは、制御電圧の急峻な変化によつて電圧制御型可変
減衰器４の減衰量が急激に変化して、聴感を損わないた
めである。
上記時定数回路の出力は、第１２、第１３の抵抗３４、
３６によつて分圧して、制御電圧ＶGSとして出力する。
３６によつて分圧して、制御電圧ＶGSとして出力する。
なお、第１４の可変抵抗器３６は電圧制御型可変減衰器
４の第１の電界効果トランジスタ７に直流バイアスをか
けるためのものであり、また、第３の電界効果トランジ
スタ３７は、上記第１の電界効果トランジスタ７の温度
補償のためのものである。
４の第１の電界効果トランジスタ７に直流バイアスをか
けるためのものであり、また、第３の電界効果トランジ
スタ３７は、上記第１の電界効果トランジスタ７の温度
補償のためのものである。
したがつて、対数変換値ピーク・ホールド回路１３から
の出力（第２図(c)）は、上記第３のコンデンサ２８、
第１０の抵抗２９によつて直流成分が阻止されて、パル
ス状になり、第２図(d)に示すような信号波形となる。
そして、上記時定数回路の出力は、第２図(d)の信号の
包絡線出力となり、この出力を分圧して得られる制御電
圧ＶGSは第２図(e)に示すような信号波形となる。
の出力（第２図(c)）は、上記第３のコンデンサ２８、
第１０の抵抗２９によつて直流成分が阻止されて、パル
ス状になり、第２図(d)に示すような信号波形となる。
そして、上記時定数回路の出力は、第２図(d)の信号の
包絡線出力となり、この出力を分圧して得られる制御電
圧ＶGSは第２図(e)に示すような信号波形となる。
第２図(f)は、このようにして創成された出力信号波形
であつて、入力信号の絶対値のピーク値が大きいほど伸
長され、逆に、小さいほど圧縮されてダイナミツク・レ
ンジが拡張された信号となる。
であつて、入力信号の絶対値のピーク値が大きいほど伸
長され、逆に、小さいほど圧縮されてダイナミツク・レ
ンジが拡張された信号となる。
なお、ステレオ再生の場合は、左右チヤンネルの入力信
号の和の絶対値のピーク値を基準にして制御信号が創成
されるため、第３図のように、左チヤンネルの入力端子
１からの入力信号と右チヤンネルの入力端子４０からの
入力信号とは第１のミキシング抵抗３８、第２のミキシ
ング抵抗３９によつてミキシングされて、第１図のもの
と同様に第１、第２の比較器１６、１７のプラス入力端
子、マイナス入力端子にそれぞれ入力される。
号の和の絶対値のピーク値を基準にして制御信号が創成
されるため、第３図のように、左チヤンネルの入力端子
１からの入力信号と右チヤンネルの入力端子４０からの
入力信号とは第１のミキシング抵抗３８、第２のミキシ
ング抵抗３９によつてミキシングされて、第１図のもの
と同様に第１、第２の比較器１６、１７のプラス入力端
子、マイナス入力端子にそれぞれ入力される。
［考案の効果］ 本考案は、オーデイオソース信号のダイナミツク・レン
ジを電気的に単に拡張するのみならず、入力信号を瞬間
的に最も効果的な部分でダイナミツク・レンジを電気的
に拡張するので、躍動感あふれる音楽再生を実現するこ
とができる。
ジを電気的に単に拡張するのみならず、入力信号を瞬間
的に最も効果的な部分でダイナミツク・レンジを電気的
に拡張するので、躍動感あふれる音楽再生を実現するこ
とができる。
第１図は本考案のオーデイオ再生装置の構成を示す図、
第２図は同、信号波形図、第３図は同、他の実施例の構
成を示す図である。 ４……電圧制御型可変減衰器１、１１……制御電圧発生
器、１２……絶対値ピーク・ホールド回路、１３……対
数変換値ピーク・ホールド回路、１４……制御電圧成形
回路。
第２図は同、信号波形図、第３図は同、他の実施例の構
成を示す図である。 ４……電圧制御型可変減衰器１、１１……制御電圧発生
器、１２……絶対値ピーク・ホールド回路、１３……対
数変換値ピーク・ホールド回路、１４……制御電圧成形
回路。
Claims (1)
- 【請求項１】入力と出力との間に接続された電圧制御型
可変減衰器（４）と、入力信号の絶対値のピーク値に対
応した制御電圧を創成する制御電圧発生器（１１）とか
らなり、上記制御電圧によつて上記電圧制御型可変減衰
器（４）の減衰量を制御するようにした構成であつて、
上記制御電圧発生器（１１）が下記の（イ）〜（ハ）の
構成要件からなるオーデイオ再生装置。 （イ）上記入力信号の絶対値を検出し、当該絶対値のピ
ーク値をホールドする絶対値ピーク・ホールド回路（１
２）。 （ロ）当該絶対値のピーク値を対数変換し、対数変換後
のピーク値をホールドする対数変換値ピーク・ホールド
回路（１３）。 （ハ）当該対数変換ピーク値を上記制御電圧に変換する
制御電圧成形回路（１４）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986161156U JPH0617436Y2 (ja) | 1986-10-20 | 1986-10-20 | オ−デイオ再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986161156U JPH0617436Y2 (ja) | 1986-10-20 | 1986-10-20 | オ−デイオ再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6365389U JPS6365389U (ja) | 1988-04-30 |
| JPH0617436Y2 true JPH0617436Y2 (ja) | 1994-05-02 |
Family
ID=31087204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986161156U Expired - Lifetime JPH0617436Y2 (ja) | 1986-10-20 | 1986-10-20 | オ−デイオ再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0617436Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5593311A (en) * | 1979-01-09 | 1980-07-15 | Onkyo Corp | Loudness circuit unit |
-
1986
- 1986-10-20 JP JP1986161156U patent/JPH0617436Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6365389U (ja) | 1988-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3725583A (en) | Volume and tone control for multi-channel audio systems | |
| GB1594735A (en) | Noise reduction system | |
| JPH0617436Y2 (ja) | オ−デイオ再生装置 | |
| JP2651865B2 (ja) | 非線形信号圧縮回路 | |
| JPH0314827Y2 (ja) | ||
| JPS58104013U (ja) | Ａｇｃ装置 | |
| JPH0132415Y2 (ja) | ||
| JPS6214763Y2 (ja) | ||
| JPS581561B2 (ja) | オンシツチヨウセイソウチ | |
| JPS5813780U (ja) | スケルチ信号発生装置 | |
| JPS59182613A (ja) | ノイズリダクシヨン回路 | |
| JP3243888B2 (ja) | 半導体装置 | |
| JPS5816256Y2 (ja) | 信号圧縮伸長回路の検波回路 | |
| JPH0238483Y2 (ja) | ||
| JPS60169959U (ja) | ステレオ信号発生回路 | |
| JPH01293004A (ja) | 再生装置 | |
| JPS60106213A (ja) | 音響再生装置 | |
| JPS58107685U (ja) | ステレオ再生装置 | |
| JPS6019225U (ja) | 音質調整装置 | |
| JPS63152208A (ja) | 音質制御回路 | |
| JPS60144315U (ja) | 音質調節回路 | |
| JPS5991032U (ja) | エンフアシス回路 | |
| JPS588268U (ja) | 入力レベル制限回路 | |
| JPS58154983A (ja) | 制御電圧発生装置 | |
| JPS59127390U (ja) | 音響再生システム |