JPH06175961A - 入出力アドレス自動設定装置 - Google Patents
入出力アドレス自動設定装置Info
- Publication number
- JPH06175961A JPH06175961A JP33048092A JP33048092A JPH06175961A JP H06175961 A JPH06175961 A JP H06175961A JP 33048092 A JP33048092 A JP 33048092A JP 33048092 A JP33048092 A JP 33048092A JP H06175961 A JPH06175961 A JP H06175961A
- Authority
- JP
- Japan
- Prior art keywords
- slot
- board
- address
- circuit
- address setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000037431 insertion Effects 0.000 claims description 24
- 238000003780 insertion Methods 0.000 claims description 24
- 238000010586 diagram Methods 0.000 description 2
Abstract
(57)【要約】
【目的】 挿入基板のマザーボードへのセッティング時
における作業時間の短縮を可能とする。 【構成】 それぞれのスロット５ａ，５ｂに対応してマ
ザーボード１に設けられた各スロット固有のスロット認
識回路４ａ，４ｂと挿入基板２に設けられ上記スロット
認識回路４ａ，４ｂの読み取りを可能とする回路を有す
るＩ／Ｏアドレス設定回路３とにより形成された装置を
設けたことによって、挿入基板２のＩ／Ｏアドレスは挿
入基板２がマザーボード１のスロット５ａ，５ｂに挿入
されると自動的に設定されるため、従来の装置における
ジャンパーの接続間違いによるつなぎ替え等がなくな
り、作業時間の大幅短縮が可能となる。
における作業時間の短縮を可能とする。 【構成】 それぞれのスロット５ａ，５ｂに対応してマ
ザーボード１に設けられた各スロット固有のスロット認
識回路４ａ，４ｂと挿入基板２に設けられ上記スロット
認識回路４ａ，４ｂの読み取りを可能とする回路を有す
るＩ／Ｏアドレス設定回路３とにより形成された装置を
設けたことによって、挿入基板２のＩ／Ｏアドレスは挿
入基板２がマザーボード１のスロット５ａ，５ｂに挿入
されると自動的に設定されるため、従来の装置における
ジャンパーの接続間違いによるつなぎ替え等がなくな
り、作業時間の大幅短縮が可能となる。
Description
【０００１】
【産業上の利用分野】本発明は、マザーボード方式の制
御装置に適用される入出力（以下Ｉ／Ｏとする）アドレ
ス自動設定装置に関する。
御装置に適用される入出力（以下Ｉ／Ｏとする）アドレ
ス自動設定装置に関する。
【０００２】
【従来の技術】従来の挿入基板においては、図２に示す
ように挿入基板０２上のＩ／Ｏアドレス設定回路０３内
にジャンパー設定回路０６を設け、挿入基板０２をマザ
ーボード０１のスロット５ａ，５ｂ，…，５ｎに挿入す
る際に、ジャンパー設定回路０６内のジャンパーポスト
０７にジャンパーを付けたり外したりすることにより、
Ｉ／Ｏアドレスを設定していた。
ように挿入基板０２上のＩ／Ｏアドレス設定回路０３内
にジャンパー設定回路０６を設け、挿入基板０２をマザ
ーボード０１のスロット５ａ，５ｂ，…，５ｎに挿入す
る際に、ジャンパー設定回路０６内のジャンパーポスト
０７にジャンパーを付けたり外したりすることにより、
Ｉ／Ｏアドレスを設定していた。
【０００３】なお、上記マザーボードは、２〜２０個程
度のスロットが設けられ、これらに挿入された挿入基板
間の信号を伝達するものである。
度のスロットが設けられ、これらに挿入された挿入基板
間の信号を伝達するものである。
【０００４】
【発明が解決しようとする課題】従来の装置において
は、間違ったジャンパーの設定がされた場合には、制御
装置を稼働させた後でなければその誤りが判らず、稼働
後に制御装置を停止させてジャンパーの再設定作業を行
う必要があり、作業に無駄な時間がかゝっていた。本発
明は上記の課題を解決しようとするものである。
は、間違ったジャンパーの設定がされた場合には、制御
装置を稼働させた後でなければその誤りが判らず、稼働
後に制御装置を停止させてジャンパーの再設定作業を行
う必要があり、作業に無駄な時間がかゝっていた。本発
明は上記の課題を解決しようとするものである。
【０００５】
【課題を解決するための手段】本発明のＩ／Ｏアドレス
自動設定装置は、マザーボードに配設されたそれぞれの
スロットに対応して同マザーボードに設けられた各スロ
ット固有のスロット認識回路、および上記マザーボード
のスロットに挿入される挿入基板に設けられ上記スロッ
ト認識回路の読み取りを可能とする回路を有するＩ／Ｏ
アドレス設定回路により形成されたことを特徴としてい
る。
自動設定装置は、マザーボードに配設されたそれぞれの
スロットに対応して同マザーボードに設けられた各スロ
ット固有のスロット認識回路、および上記マザーボード
のスロットに挿入される挿入基板に設けられ上記スロッ
ト認識回路の読み取りを可能とする回路を有するＩ／Ｏ
アドレス設定回路により形成されたことを特徴としてい
る。
【０００６】
【作用】上記において、挿入基板をマザーボードに挿入
すると、挿入されたスロットに対応した信号がマザーボ
ードのスロット認識回路より出力されて挿入基板側で読
み取られ、同挿入基板では上記スロットに該当するＩ／
Ｏアドレスが自動的に設定される。
すると、挿入されたスロットに対応した信号がマザーボ
ードのスロット認識回路より出力されて挿入基板側で読
み取られ、同挿入基板では上記スロットに該当するＩ／
Ｏアドレスが自動的に設定される。
【０００７】上記のように、挿入基板のＩ／Ｏアドレス
は挿入基板をマザーボードのスロットに挿入されると自
動的に設定されるため、従来の装置におけるジャンパー
の接続間違いによるつなぎ替え等がなくなり、作業時間
の大幅短縮が可能となる。
は挿入基板をマザーボードのスロットに挿入されると自
動的に設定されるため、従来の装置におけるジャンパー
の接続間違いによるつなぎ替え等がなくなり、作業時間
の大幅短縮が可能となる。
【０００８】
【実施例】本発明の一実施例を図１に示す。図１に示す
本実施例は、それぞれのスロット５ａ，５ｂに対応して
マザーボード１に設けられたスロット認識回路４ａ，４
ｂ、および挿入基板２に設けられ上記マザーボード１に
設けられたスロット認識回路４ａ，４ｂの読み取りを可
能とする回路を有するＩ／Ｏアドレス設定回路３により
形成されている。
本実施例は、それぞれのスロット５ａ，５ｂに対応して
マザーボード１に設けられたスロット認識回路４ａ，４
ｂ、および挿入基板２に設けられ上記マザーボード１に
設けられたスロット認識回路４ａ，４ｂの読み取りを可
能とする回路を有するＩ／Ｏアドレス設定回路３により
形成されている。
【０００９】上記において、マザーボード１にはスロッ
ト５ａ，５ｂ毎に該当するスロット認識回路４ａ，４ｂ
が付加されており、マザーボード１の１スロット目のス
ロット５ａに挿入基板２を挿入すると、挿入基板２内の
Ｉ／Ｏアドレス設定回路３の設定アドレスラインは１ス
ロット目のスロット認識回路４ａと結合されることにな
る。
ト５ａ，５ｂ毎に該当するスロット認識回路４ａ，４ｂ
が付加されており、マザーボード１の１スロット目のス
ロット５ａに挿入基板２を挿入すると、挿入基板２内の
Ｉ／Ｏアドレス設定回路３の設定アドレスラインは１ス
ロット目のスロット認識回路４ａと結合されることにな
る。
【００１０】そのため、上記スロット認識回路４ａが１
スロット目のスロット４ａに対応した信号を挿入基板２
に入力し、１スロット目のスロット５ａに該当するＩ／
Ｏアドレスが挿入基板２のＩ／Ｏアドレスと設定される
ことになる。
スロット目のスロット４ａに対応した信号を挿入基板２
に入力し、１スロット目のスロット５ａに該当するＩ／
Ｏアドレスが挿入基板２のＩ／Ｏアドレスと設定される
ことになる。
【００１１】また、挿入基板２を２スロット目に挿入す
ると、今度は挿入基板２内のＩ／Ｏアドレス設定回路３
の設定アドレスラインは２スロット目のスロット認識回
路５と結合され、２スロット目のスロット５ｂに該当す
るＩ／Ｏアドレスが挿入基板２のＩ／Ｏアドレスと設定
されることになる。同様にしてどのスロットに挿入基板
２を挿入した場合も自動的にＩ／Ｏアドレスを自動的に
設定することが可能となる。
ると、今度は挿入基板２内のＩ／Ｏアドレス設定回路３
の設定アドレスラインは２スロット目のスロット認識回
路５と結合され、２スロット目のスロット５ｂに該当す
るＩ／Ｏアドレスが挿入基板２のＩ／Ｏアドレスと設定
されることになる。同様にしてどのスロットに挿入基板
２を挿入した場合も自動的にＩ／Ｏアドレスを自動的に
設定することが可能となる。
【００１２】上記のように、挿入基板のＩ／Ｏアドレス
は、挿入基板がマザーボードのスロットに挿入されると
自動的に設定されるため、作業時間の大幅短縮が可能と
なった。
は、挿入基板がマザーボードのスロットに挿入されると
自動的に設定されるため、作業時間の大幅短縮が可能と
なった。
【００１３】なお、本実施例においては、スロットが２
個の場合を示しているが、２個以上であっても当然適用
可能である。
個の場合を示しているが、２個以上であっても当然適用
可能である。
【００１４】
【発明の効果】本発明のＩ／Ｏアドレス自動設定装置
は、それぞれのスロットに対応してマザーボードに設け
られた各スロット固有のスロット認識回路と挿入基板に
設けられ上記スロット認識回路の読み取りを可能とする
回路を有するＩ／Ｏアドレス設定回路とにより形成され
たことによって、挿入基板のＩ／Ｏアドレスは挿入基板
をマザーボードのスロットに挿入されると自動的に設定
されるため、従来の装置におけるジャンパーの接続間違
いによるつなぎ替え等がなくなり、作業時間の大幅短縮
が可能となる。
は、それぞれのスロットに対応してマザーボードに設け
られた各スロット固有のスロット認識回路と挿入基板に
設けられ上記スロット認識回路の読み取りを可能とする
回路を有するＩ／Ｏアドレス設定回路とにより形成され
たことによって、挿入基板のＩ／Ｏアドレスは挿入基板
をマザーボードのスロットに挿入されると自動的に設定
されるため、従来の装置におけるジャンパーの接続間違
いによるつなぎ替え等がなくなり、作業時間の大幅短縮
が可能となる。
【図１】本発明の一実施例に係るＩ／Ｏアドレス自動設
定装置の説明図である。
定装置の説明図である。
【図２】従来のＩ／Ｏアドレス設定の説明図である。
１ マザーボード ２ 挿入基板 ３ Ｉ／Ｏアドレス設定回路 ４ａ，４ｂ スロット認識回路 ５ａ，５ｂ スロット
Claims (1)
- 【請求項１】 マザーボードに配設されたそれぞれのス
ロットに対応して同マザーボードに設けられた各スロッ
ト固有のスロット認識回路、および上記マザーボードの
スロットに挿入される挿入基板に設けられ上記スロット
認識回路の読み取りを可能とする回路を有する入出力ア
ドレス設定回路により形成されたことを特徴とする入出
力アドレス自動設定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33048092A JPH06175961A (ja) | 1992-12-10 | 1992-12-10 | 入出力アドレス自動設定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33048092A JPH06175961A (ja) | 1992-12-10 | 1992-12-10 | 入出力アドレス自動設定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06175961A true JPH06175961A (ja) | 1994-06-24 |
Family
ID=18233100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33048092A Withdrawn JPH06175961A (ja) | 1992-12-10 | 1992-12-10 | 入出力アドレス自動設定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06175961A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008228379A (ja) * | 2007-03-08 | 2008-09-25 | Matsushita Electric Works Ltd | 分電盤 |
-
1992
- 1992-12-10 JP JP33048092A patent/JPH06175961A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008228379A (ja) * | 2007-03-08 | 2008-09-25 | Matsushita Electric Works Ltd | 分電盤 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4843539A (en) | Information transfer system for transferring binary information | |
| JPH0628528A (ja) | Ｉｃカード用インターフェース回路 | |
| JPH06175961A (ja) | 入出力アドレス自動設定装置 | |
| JPS6227409B2 (ja) | ||
| JPS62224836A (ja) | 半導体集積回路装置 | |
| JPS61134826A (ja) | バスライン装置 | |
| JPH01286496A (ja) | プリント回路板 | |
| JPH10105287A (ja) | 拡張ボードの接続方式 | |
| JPH0561713A (ja) | 電子回路ブロツク試験回路 | |
| JPS633171Y2 (ja) | ||
| JPS61226866A (ja) | 基板の自動識別方式 | |
| JPH02121049A (ja) | 入出力装置 | |
| JPH0291734A (ja) | Ｌｓｉの試験方式 | |
| JPH0443417A (ja) | プリント板一致検出方式 | |
| JPH01321539A (ja) | バスコネクタ接続状態チェック回路 | |
| JPH05274067A (ja) | 情報処理装置 | |
| JPH0374732A (ja) | コンピュータシステム | |
| JP2000339063A (ja) | 通信装置 | |
| JPS62277799A (ja) | 基板増設方式 | |
| JPS61225834A (ja) | 集積回路 | |
| JPH03212947A (ja) | Ｉｃパッケージ | |
| JPH02236739A (ja) | アドレス一致検出プリントサーキットボード | |
| JPH0239220A (ja) | 信号入出力装置 | |
| JPH0290219A (ja) | カード誤装着保護回路 | |
| JPH05225160A (ja) | 二重化切換え回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000307 |