JPH06177667A - カレントミラー回路と自己バイアス回路 - Google Patents
カレントミラー回路と自己バイアス回路Info
- Publication number
- JPH06177667A JPH06177667A JP4351280A JP35128092A JPH06177667A JP H06177667 A JPH06177667 A JP H06177667A JP 4351280 A JP4351280 A JP 4351280A JP 35128092 A JP35128092 A JP 35128092A JP H06177667 A JPH06177667 A JP H06177667A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- transistor
- self
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 電子機器、通信機器、情報機器等の電子回路
において使用されるカレントミラー回路とこのカレント
ミラー回路を用いた自己バイアス回路に関するものであ
り、カレントミラー回路のミラー比を正確に設定できる
ようにし、またこのカレントミラー回路を用いた自己バ
イアス回路の入力電流をできる限り小さくすることを目
的とする。 【構成】 第１、第２のトランジスタ１１、１２を並列
に接続して所定の比の第１、第２の電流を第１、第２の
トランジスタ１１、１２のエミッタ電流とし、第１、第
２のトランジスタ１１、１２のベースＢを共通接続して
その共通接続点を第３のトランジスタ１３のエミッタＥ
に接続し、第３のトランジスタ１３のベースＢを第１の
トランジスタ１１のコレクタＣに接続するように構成し
たものである。
において使用されるカレントミラー回路とこのカレント
ミラー回路を用いた自己バイアス回路に関するものであ
り、カレントミラー回路のミラー比を正確に設定できる
ようにし、またこのカレントミラー回路を用いた自己バ
イアス回路の入力電流をできる限り小さくすることを目
的とする。 【構成】 第１、第２のトランジスタ１１、１２を並列
に接続して所定の比の第１、第２の電流を第１、第２の
トランジスタ１１、１２のエミッタ電流とし、第１、第
２のトランジスタ１１、１２のベースＢを共通接続して
その共通接続点を第３のトランジスタ１３のエミッタＥ
に接続し、第３のトランジスタ１３のベースＢを第１の
トランジスタ１１のコレクタＣに接続するように構成し
たものである。
Description
【０００１】
【産業上の利用分野】本発明は、電子機器、通信機器、
情報機器等の電子回路において使用されるカレントミラ
ー回路とこのカレントミラー回路を用いた自己バイアス
回路に関するものである。
情報機器等の電子回路において使用されるカレントミラ
ー回路とこのカレントミラー回路を用いた自己バイアス
回路に関するものである。
【０００２】
【従来の技術】自己バイアス回路は例えばバッファ回路
の入力部に用いられて高入力インピーダンスを実現する
回路である。従来の自己バイアス回路は図７に示すよう
な回路構成となっている。図中、１’はカレントミラー
回路であり、このカレントミラー回路１’は、ＰＮＰ形
のトランジスタＱ１、Ｑ２を並列接続し、それらのベー
スを共通接続してトランジスタＱ２のコレクタに接続す
るよう構成されおり、電流Ｉ4 、Ｉ5 がほぼ１：１とな
るよう動作するものである。
の入力部に用いられて高入力インピーダンスを実現する
回路である。従来の自己バイアス回路は図７に示すよう
な回路構成となっている。図中、１’はカレントミラー
回路であり、このカレントミラー回路１’は、ＰＮＰ形
のトランジスタＱ１、Ｑ２を並列接続し、それらのベー
スを共通接続してトランジスタＱ２のコレクタに接続す
るよう構成されおり、電流Ｉ4 、Ｉ5 がほぼ１：１とな
るよう動作するものである。
【０００３】自己バイアス回路はこのカレントミラー回
路１’を用いてその電流Ｉ5 をＮＰＮ形のトランジスタ
Ｑ３のベースに、電流Ｉ4 をトランジスタＱ４のベース
に流すよう構成する。このようにトランジスタＱ４のベ
ース電流Ｉ6 をトランジスタＱ１から流すことによっ
て、自己バイアス回路の入力電流Ｉinをキャンセルし、
高入力インピーダンスを実現するようになっている。
路１’を用いてその電流Ｉ5 をＮＰＮ形のトランジスタ
Ｑ３のベースに、電流Ｉ4 をトランジスタＱ４のベース
に流すよう構成する。このようにトランジスタＱ４のベ
ース電流Ｉ6 をトランジスタＱ１から流すことによっ
て、自己バイアス回路の入力電流Ｉinをキャンセルし、
高入力インピーダンスを実現するようになっている。
【０００４】ところで、トランジスタＱ１、Ｑ２で構成
されたカレントミラー回路から流れる電流Ｉ4 、Ｉ5 の
比（ミラー比）は従来回路では完全に１：１にならない
ので、従来の自己バイアス回路では入力電流Ｉinを完全
にキャンセルできない。
されたカレントミラー回路から流れる電流Ｉ4 、Ｉ5 の
比（ミラー比）は従来回路では完全に１：１にならない
ので、従来の自己バイアス回路では入力電流Ｉinを完全
にキャンセルできない。
【０００５】このカレントミラー回路１’について説明
する。いまトランジスタＱ１、Ｑ２のエミッタ電流をＩ
1 、ベース電流をＩ2 、トランジスタＱ２のコレクタ電
流をＩ3 、トランジスタＱ１、Ｑ２の増幅率をβP 、ト
ランジスタＱ３、Ｑ４の増幅率をβN とすると、 Ｉ2 ＝Ｉ1 ／（１＋βP ） ・・・（１） Ｉ3 ＝βP ／（１＋βP ）・Ｉ1 ・・・（２） となる。
する。いまトランジスタＱ１、Ｑ２のエミッタ電流をＩ
1 、ベース電流をＩ2 、トランジスタＱ２のコレクタ電
流をＩ3 、トランジスタＱ１、Ｑ２の増幅率をβP 、ト
ランジスタＱ３、Ｑ４の増幅率をβN とすると、 Ｉ2 ＝Ｉ1 ／（１＋βP ） ・・・（１） Ｉ3 ＝βP ／（１＋βP ）・Ｉ1 ・・・（２） となる。
【０００６】したがって、トランジスタＱ１、Ｑ２のベ
ース電流Ｉ2 と、トランジスタＱ２のコレクタ電流Ｉ3
の和であるカレントミラー回路の電流Ｉ5 は、 Ｉ5 ＝〔２／（１＋βP ）〕・Ｉ1 ＋〔βP ／（１＋βP ）〕・Ｉ1 ＝〔（２＋βP ）／（１＋βP ）〕・Ｉ1 ・・・（３） となり、この（３）式を変換すると、 Ｉ1 ＝〔（１＋βP ）／（２＋βP ）〕・Ｉ5 ・・・（３)' となる。
ース電流Ｉ2 と、トランジスタＱ２のコレクタ電流Ｉ3
の和であるカレントミラー回路の電流Ｉ5 は、 Ｉ5 ＝〔２／（１＋βP ）〕・Ｉ1 ＋〔βP ／（１＋βP ）〕・Ｉ1 ＝〔（２＋βP ）／（１＋βP ）〕・Ｉ1 ・・・（３） となり、この（３）式を変換すると、 Ｉ1 ＝〔（１＋βP ）／（２＋βP ）〕・Ｉ5 ・・・（３)' となる。
【０００７】次に、トランジスタＱ１のコレクタ電流Ｉ
4 は、 Ｉ4 ＝〔βP ／（１＋βP ）〕・Ｉ1 ・・・（２)' であるから、この（２）’式を、（３）’式に代入する
と、 Ｉ4 ＝〔βP ／（１＋βP ）〕〔（１＋βP ）／（２＋βP ）〕・Ｉ5 ＝〔βP ／（２＋βP ）〕・Ｉ5 ・・・（４） となる。
4 は、 Ｉ4 ＝〔βP ／（１＋βP ）〕・Ｉ1 ・・・（２)' であるから、この（２）’式を、（３）’式に代入する
と、 Ｉ4 ＝〔βP ／（１＋βP ）〕〔（１＋βP ）／（２＋βP ）〕・Ｉ5 ＝〔βP ／（２＋βP ）〕・Ｉ5 ・・・（４） となる。
【０００８】このことから、従来のカレントミラー回路
においては、 Ｉ4 ＝〔βP ／（２＋βP ）〕・Ｉ5 となり、Ｉ4 とＩ5 の比は完全に１：１にはならない。
においては、 Ｉ4 ＝〔βP ／（２＋βP ）〕・Ｉ5 となり、Ｉ4 とＩ5 の比は完全に１：１にはならない。
【０００９】これは要するに、図７のカレントミラー回
路１’において、トランジスタＱ１、Ｑ２の各ベース電
流Ｉ2 の合計値２Ｉ2 がトランジスタＱ２のコレクタ側
に流れ込んでコレクタ電流Ｉ3 （＝Ｉ4 ）に加算される
ので、この電流２Ｉ2 の分だけ電流Ｉ5 が電流Ｉ4 より
大きくなり、ミラー比が完全に１：１とならないのであ
る。
路１’において、トランジスタＱ１、Ｑ２の各ベース電
流Ｉ2 の合計値２Ｉ2 がトランジスタＱ２のコレクタ側
に流れ込んでコレクタ電流Ｉ3 （＝Ｉ4 ）に加算される
ので、この電流２Ｉ2 の分だけ電流Ｉ5 が電流Ｉ4 より
大きくなり、ミラー比が完全に１：１とならないのであ
る。
【００１０】したがって、このカレントミラー回路１’
を用いた自己バイアス回路では、トランジスタＱ４のベ
ース電流をＩ6 とすると、 Ｉ5 ＝〔βN ／（１＋βN ）〕・Ｉ6 ・・・（５） となる。さらにトランジスタＱ１のコレクタ電流Ｉ4 は
（４）式より、 Ｉ4 ＝〔βP ／（２＋βP ）〕・Ｉ5 であるから、この（４）式に（５）式を代入すると、 Ｉ4 ＝〔βP ／（２＋βP ）〕〔βN ／（１＋βN ）〕・Ｉ6 ＝〔βP ・βN ／（２＋βP ）（１＋βN ）〕・Ｉ6 ・・・（６） となる。この値をＱ４のベース電流Ｉ6 から引くと、自
己バイアス回路の入力電流Ｉin’が求まり、 Ｉin’＝Ｉ6 −〔βP ・βN ／（２＋βP ）（１＋βN ）〕・Ｉ6 ＝Ｉ6 ・〔（２＋βP ）（１＋βN ) −βP ・βN ] ／( ２＋βP ）（１＋βN ) ＝Ｉ6 ・（２＋βP ＋２βN ）／( ２＋βP )(１＋βN ) ・・・（７） となる。
を用いた自己バイアス回路では、トランジスタＱ４のベ
ース電流をＩ6 とすると、 Ｉ5 ＝〔βN ／（１＋βN ）〕・Ｉ6 ・・・（５） となる。さらにトランジスタＱ１のコレクタ電流Ｉ4 は
（４）式より、 Ｉ4 ＝〔βP ／（２＋βP ）〕・Ｉ5 であるから、この（４）式に（５）式を代入すると、 Ｉ4 ＝〔βP ／（２＋βP ）〕〔βN ／（１＋βN ）〕・Ｉ6 ＝〔βP ・βN ／（２＋βP ）（１＋βN ）〕・Ｉ6 ・・・（６） となる。この値をＱ４のベース電流Ｉ6 から引くと、自
己バイアス回路の入力電流Ｉin’が求まり、 Ｉin’＝Ｉ6 −〔βP ・βN ／（２＋βP ）（１＋βN ）〕・Ｉ6 ＝Ｉ6 ・〔（２＋βP ）（１＋βN ) −βP ・βN ] ／( ２＋βP ）（１＋βN ) ＝Ｉ6 ・（２＋βP ＋２βN ）／( ２＋βP )(１＋βN ) ・・・（７） となる。
【００１１】
【発明が解決しようとする課題】したがって、図７に示
すような回路構成で自己バイアス回路を組むと、入力電
流Ｉin’として（７）式の電流が必要となってくる。こ
の結果、入力電流Ｉin’はある大きさの値を持つことに
なって完全にキャンセルされず、したがってこの自己バ
イアス回路の入力インピーダンスとして高入力インピー
ダンスを確保できなくなる。
すような回路構成で自己バイアス回路を組むと、入力電
流Ｉin’として（７）式の電流が必要となってくる。こ
の結果、入力電流Ｉin’はある大きさの値を持つことに
なって完全にキャンセルされず、したがってこの自己バ
イアス回路の入力インピーダンスとして高入力インピー
ダンスを確保できなくなる。
【００１２】本発明はかかる問題点に鑑みてなされたも
のであり、その目的とするところは、ミラー比を正確に
設定できるカレントミラー回路とこのカレントミラー回
路を用いて入力電流をできる限り小さくした自己バイア
ス回路を提供することにある。
のであり、その目的とするところは、ミラー比を正確に
設定できるカレントミラー回路とこのカレントミラー回
路を用いて入力電流をできる限り小さくした自己バイア
ス回路を提供することにある。
【００１３】
【課題を解決するための手段】図１は本発明に係る原理
説明図である。本発明のカレントミラー回路は、第１、
第２のトランジスタ１１、１２を並列に接続して所定の
比の第１、第２の電流を第１、第２のトランジスタ１
１、１２のエミッタ電流とし、第１、第２のトランジス
タ１１、１２のベースＢを共通接続してその共通接続点
を第３のトランジスタ１３のエミッタＥに接続し、第３
のトランジスタ１３のベースＢを第１のトランジスタ１
１のコレクタＣに接続するように構成したものである。
説明図である。本発明のカレントミラー回路は、第１、
第２のトランジスタ１１、１２を並列に接続して所定の
比の第１、第２の電流を第１、第２のトランジスタ１
１、１２のエミッタ電流とし、第１、第２のトランジス
タ１１、１２のベースＢを共通接続してその共通接続点
を第３のトランジスタ１３のエミッタＥに接続し、第３
のトランジスタ１３のベースＢを第１のトランジスタ１
１のコレクタＣに接続するように構成したものである。
【００１４】また本発明の自己バイアス回路は、一つの
形態として、第４、第５のトランジスタ１４、１５を直
列接続して、上述の本発明のカレントミラー回路の第１
の電流を第４のトランジスタ１４のベース電流とし、第
２の電流を第５のトランジスタ１５のベース電流とする
ように構成したものである。
形態として、第４、第５のトランジスタ１４、１５を直
列接続して、上述の本発明のカレントミラー回路の第１
の電流を第４のトランジスタ１４のベース電流とし、第
２の電流を第５のトランジスタ１５のベース電流とする
ように構成したものである。
【００１５】また本発明の自己バイアス回路は、他の形
態として、第６、第７のトランジスタを並列に接続して
それらにカレントミラー回路を用いてそれぞれ電流を流
し、上述の本発明のカレントミラー回路の第１の電流を
第６のトランジスタのベース電流とし、第２の電流を第
７のトランジスタのベース電流とするように構成したも
のである。
態として、第６、第７のトランジスタを並列に接続して
それらにカレントミラー回路を用いてそれぞれ電流を流
し、上述の本発明のカレントミラー回路の第１の電流を
第６のトランジスタのベース電流とし、第２の電流を第
７のトランジスタのベース電流とするように構成したも
のである。
【００１６】
【作用】本発明のカレントミラー回路では、第１、第２
のトランジスタ１１、１２のベース電流はその大部分が
トランジスタ１３のコレクタ電流となって流れるため、
カレントミラー回路の第１の電流側にはトランジスタ１
３のベース電流しか流れ込まず、したがってカレントミ
ラー回路のミラー比を正確に設定することができる。
のトランジスタ１１、１２のベース電流はその大部分が
トランジスタ１３のコレクタ電流となって流れるため、
カレントミラー回路の第１の電流側にはトランジスタ１
３のベース電流しか流れ込まず、したがってカレントミ
ラー回路のミラー比を正確に設定することができる。
【００１７】また本発明のカレントミラー回路を用いて
自己バイアス回路を構成すると、ミラー比を正確に設定
できることから、自己バイアス回路の入力電流をほぼ完
全にキャンセルすることができ、よって高入力インピー
ダンスを実現できる。
自己バイアス回路を構成すると、ミラー比を正確に設定
できることから、自己バイアス回路の入力電流をほぼ完
全にキャンセルすることができ、よって高入力インピー
ダンスを実現できる。
【００１８】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図２には本発明の一実施例としてのカレントミラ
ー回路とこのカレントミラー回路を用いた自己バイアス
回路が示される。カレントミラー回路１はＰＮＰ形のト
ランジスタＱ１、Ｑ２を並列接続したもので、それらの
ベースを共通接続してその接続点にＰＮＰ形のトランジ
スタＱ５のエミッタを接続し、トランジスタＱ５のベー
スをトランジスタＱ２のコレクタに接続するよう構成し
てある。
する。図２には本発明の一実施例としてのカレントミラ
ー回路とこのカレントミラー回路を用いた自己バイアス
回路が示される。カレントミラー回路１はＰＮＰ形のト
ランジスタＱ１、Ｑ２を並列接続したもので、それらの
ベースを共通接続してその接続点にＰＮＰ形のトランジ
スタＱ５のエミッタを接続し、トランジスタＱ５のベー
スをトランジスタＱ２のコレクタに接続するよう構成し
てある。
【００１９】このようにカレントミラー回路を構成する
と、トランジスタＱ１、Ｑ２のベース電流の合計値２Ｉ
2 はその大部分がトランジスタＱ５のコレクタ電流とな
って流れて電流Ｉ5 側にはベース電流Ｉ7 分だけしか流
れ込まないので、カレントミラー回路のミラー比
（Ｉ4 ：Ｉ5 の比）をほとんど完全に１：１とすること
ができる。
と、トランジスタＱ１、Ｑ２のベース電流の合計値２Ｉ
2 はその大部分がトランジスタＱ５のコレクタ電流とな
って流れて電流Ｉ5 側にはベース電流Ｉ7 分だけしか流
れ込まないので、カレントミラー回路のミラー比
（Ｉ4 ：Ｉ5 の比）をほとんど完全に１：１とすること
ができる。
【００２０】さらに自己バイアス回路は、このカレント
ミラー回路１を組み込み、、ＮＰＮ形のトランジスタＱ
３、Ｑ４を直列接続し、カレントミラー回路１の電流Ｉ
5 をトランジスタＱ３のベース電流とし、電流Ｉ4 をト
ランジスタＱ４のベース電流とするよう構成してある。
このように構成した自己バイアス回路では、カレントミ
ラー回路１のミラー比がほとんど完全に１：１であるの
で、自己バイアス回路の入力電流Ｉinはほとんど完全に
キャンセルされて高入力インピーダンスを実現できる。
ミラー回路１を組み込み、、ＮＰＮ形のトランジスタＱ
３、Ｑ４を直列接続し、カレントミラー回路１の電流Ｉ
5 をトランジスタＱ３のベース電流とし、電流Ｉ4 をト
ランジスタＱ４のベース電流とするよう構成してある。
このように構成した自己バイアス回路では、カレントミ
ラー回路１のミラー比がほとんど完全に１：１であるの
で、自己バイアス回路の入力電流Ｉinはほとんど完全に
キャンセルされて高入力インピーダンスを実現できる。
【００２１】以下、この作用を数式を用いて詳細に説明
する。図７と同様にして、トランジスタＱ１、Ｑ２のエ
ミッタ電流をＩ1 、ベース電流をＩ2 、トランジスタＱ
２のコレクタ電流をＩ3 とおくと、ベース電流Ｉ2 とコ
レクタ電流Ｉ3 はそれぞれ前述の（１）式と（２）式で
表せる。
する。図７と同様にして、トランジスタＱ１、Ｑ２のエ
ミッタ電流をＩ1 、ベース電流をＩ2 、トランジスタＱ
２のコレクタ電流をＩ3 とおくと、ベース電流Ｉ2 とコ
レクタ電流Ｉ3 はそれぞれ前述の（１）式と（２）式で
表せる。
【００２２】しかし、カレントミラー回路の出力電流Ｉ
5 は、 Ｉ5 ＝Ｉ3 ＋Ｉ7 であるので、Ｉ7 ＝Ｉ2 ・〔２／（１＋βP ）〕より、 Ｉ5 ＝Ｉ1 ・〔βP ／（１＋βP ）〕＋Ｉ2 ・〔２／（１＋βP ）〕 ＝Ｉ1 ・〔βP ／（１＋βP ）〕＋Ｉ1 ・〔２／（１＋βP ）2 〕 ＝Ｉ1 ・〔（βP 2 ＋βP ＋２）／（１＋βP ）2 〕 ・・・（８） となる。
5 は、 Ｉ5 ＝Ｉ3 ＋Ｉ7 であるので、Ｉ7 ＝Ｉ2 ・〔２／（１＋βP ）〕より、 Ｉ5 ＝Ｉ1 ・〔βP ／（１＋βP ）〕＋Ｉ2 ・〔２／（１＋βP ）〕 ＝Ｉ1 ・〔βP ／（１＋βP ）〕＋Ｉ1 ・〔２／（１＋βP ）2 〕 ＝Ｉ1 ・〔（βP 2 ＋βP ＋２）／（１＋βP ）2 〕 ・・・（８） となる。
【００２３】またトランジスタＱ１側のコレクタ電流Ｉ
4 は、（８）式から求めたエミッタ電流Ｉ1 を（２）式
に代入すれば、 Ｉ4 ＝[ βP ／（１＋βP )]・[(１＋βP ）2 ／（βP 2 ＋βP ＋２)]・Ｉ5 ＝Ｉ5 ・[ βP （１＋βP )]／（βP 2 ＋βP ＋２） ・・・（９） となる。
4 は、（８）式から求めたエミッタ電流Ｉ1 を（２）式
に代入すれば、 Ｉ4 ＝[ βP ／（１＋βP )]・[(１＋βP ）2 ／（βP 2 ＋βP ＋２)]・Ｉ5 ＝Ｉ5 ・[ βP （１＋βP )]／（βP 2 ＋βP ＋２） ・・・（９） となる。
【００２４】したがって、図２に示す回路構成の場合、
（５）式と（９）式より、トランジスタＱ１のコレクタ
電流Ｉ4 は、 Ｉ4 ＝[ βP ・（１＋βP ）／（βP 2 ＋βP ＋２)] ×[(βN ／１＋βN )]・Ｉ6 ＝Ｉ6 ・ [βP ・（１＋βP ）・βN ] ／（βP 2 ＋βP ＋２)(１＋βN ） ・・・（１０） となる。
（５）式と（９）式より、トランジスタＱ１のコレクタ
電流Ｉ4 は、 Ｉ4 ＝[ βP ・（１＋βP ）／（βP 2 ＋βP ＋２)] ×[(βN ／１＋βN )]・Ｉ6 ＝Ｉ6 ・ [βP ・（１＋βP ）・βN ] ／（βP 2 ＋βP ＋２)(１＋βN ） ・・・（１０） となる。
【００２５】この値をトランジスタＱ４のベース電流Ｉ
6 から引くと、入力電流Ｉinが求まり、この入力電流Ｉ
inは、 Ｉin＝ [Ｉ6 ・（βP 2 ＋βP ＋２)(１＋βN ) −Ｉ6 ・（βP ＋１）・βP βN ] ／ [（βP 2 ＋βP ＋２)(１＋βN ）] ・・・（１１） ＝Ｉ6 ・[(βP 2 ＋βP ＋２)(１＋βN ) −（βP ＋１）・βP βN ] ／[(βP 2 ＋βP ＋２)(１＋βN )] となる。
6 から引くと、入力電流Ｉinが求まり、この入力電流Ｉ
inは、 Ｉin＝ [Ｉ6 ・（βP 2 ＋βP ＋２)(１＋βN ) −Ｉ6 ・（βP ＋１）・βP βN ] ／ [（βP 2 ＋βP ＋２)(１＋βN ）] ・・・（１１） ＝Ｉ6 ・[(βP 2 ＋βP ＋２)(１＋βN ) −（βP ＋１）・βP βN ] ／[(βP 2 ＋βP ＋２)(１＋βN )] となる。
【００２６】この入力電流Ｉinの大きさを従来回路の入
力電流Ｉin’と比較すると、従来回路では、 Ｉin’＝Ｉ6 ・[(２＋βP )(１＋βN ) −βP ・βN ] ／[(２＋βP )(１＋βN )] 実施例回路では、 Ｉin＝Ｉ6 ・[(βP 2 ＋βP ＋２)(１＋βN ) −βP ・βN ・（１＋βP )] ／（βP 2 ＋βP ＋２)(１＋βN ) となる。
力電流Ｉin’と比較すると、従来回路では、 Ｉin’＝Ｉ6 ・[(２＋βP )(１＋βN ) −βP ・βN ] ／[(２＋βP )(１＋βN )] 実施例回路では、 Ｉin＝Ｉ6 ・[(βP 2 ＋βP ＋２)(１＋βN ) −βP ・βN ・（１＋βP )] ／（βP 2 ＋βP ＋２)(１＋βN ) となる。
【００２７】ここで、入力電流の差を取るために、実施
例回路の入力電流Ｉinを従来回路の入力電流Ｉin’で割
ると、 Ｉ6 ・〔[(βP 2 ＋βP ＋２)(１＋βN ) −βP ・βN ・（１＋βP )]／ （βP 2 ＋βP ＋２)(１＋βN ) 〕×〔（２＋βP )(１＋βN ）／ Ｉ6 ・[(２＋βP )(１＋βN ) −βP ・βN ] 〕 ＝[(βP 2 ＋βP ＋２βN ＋２)(２＋βP )] ／[(βP 2 ＋βP ＋２)(βP ＋２βN ＋２)] ・・・（１２） となる。 ここで、この（１２）式を展開すると、 （βP 3 ＋３βP 2 ＋２βP ・βN ＋４βN ＋４）／ （βP 3 ＋３βP 2 ＋２βP ・βN ＋４βN ＋４＋２βP 2 βN ） ・・・（１２)' となる。ここで分子の項で分母、分子を割ると、（１
２)'式は、 １／〔１＋２βP 2 βN ／（βP 3 ＋３βP 2 ＋２βP ・βN ＋４βN ＋４）〕 ＜１ ・・・（１２)" となり、実施例回路の入力電流Ｉinは従来回路の入力電
流Ｉin’よりも小さくなることが分かる。
例回路の入力電流Ｉinを従来回路の入力電流Ｉin’で割
ると、 Ｉ6 ・〔[(βP 2 ＋βP ＋２)(１＋βN ) −βP ・βN ・（１＋βP )]／ （βP 2 ＋βP ＋２)(１＋βN ) 〕×〔（２＋βP )(１＋βN ）／ Ｉ6 ・[(２＋βP )(１＋βN ) −βP ・βN ] 〕 ＝[(βP 2 ＋βP ＋２βN ＋２)(２＋βP )] ／[(βP 2 ＋βP ＋２)(βP ＋２βN ＋２)] ・・・（１２） となる。 ここで、この（１２）式を展開すると、 （βP 3 ＋３βP 2 ＋２βP ・βN ＋４βN ＋４）／ （βP 3 ＋３βP 2 ＋２βP ・βN ＋４βN ＋４＋２βP 2 βN ） ・・・（１２)' となる。ここで分子の項で分母、分子を割ると、（１
２)'式は、 １／〔１＋２βP 2 βN ／（βP 3 ＋３βP 2 ＋２βP ・βN ＋４βN ＋４）〕 ＜１ ・・・（１２)" となり、実施例回路の入力電流Ｉinは従来回路の入力電
流Ｉin’よりも小さくなることが分かる。
【００２８】図３には上述の実施例の自己バイアス回路
２をバッファ回路に適用した場合の例が示される。図示
のように、図２の実施例の自己バイアス回路をバッファ
回路の入力段に配置する。このようにバッファ回路を構
成すると、図７に示す従来構成の自己バイアス回路を用
いた場合よりも入力インピーダンスを高くすることがで
きる。
２をバッファ回路に適用した場合の例が示される。図示
のように、図２の実施例の自己バイアス回路をバッファ
回路の入力段に配置する。このようにバッファ回路を構
成すると、図７に示す従来構成の自己バイアス回路を用
いた場合よりも入力インピーダンスを高くすることがで
きる。
【００２９】また、図４に示すように、ピーク検出回路
３の出力段にキャパシタＣを設けて図３のバッファ回路
４を接続した場合、そのホールド電圧の減衰量はバッフ
ァ回路への入力電流（すなわちキャパシタＣの放電電
流）をＩとすると、Ｉ・t ／Ｃにより決まってくるの
で、この電流Ｉが小さくなると、図５に示されるように
減衰量は小さくなる。このことより、図３のバッファ回
路を用いると、従来回路に比べ、より正確なホールド電
圧を出力することができる。
３の出力段にキャパシタＣを設けて図３のバッファ回路
４を接続した場合、そのホールド電圧の減衰量はバッフ
ァ回路への入力電流（すなわちキャパシタＣの放電電
流）をＩとすると、Ｉ・t ／Ｃにより決まってくるの
で、この電流Ｉが小さくなると、図５に示されるように
減衰量は小さくなる。このことより、図３のバッファ回
路を用いると、従来回路に比べ、より正確なホールド電
圧を出力することができる。
【００３０】図６には本発明のまた他の実施例としての
自己バイアス回路が示される。前述の実施例回路の場合
の入力電流Ｉin’は（１１）式で求めたものとなるが、
この実施例回路ではこの入力電流値をさらに小さくする
ものである。
自己バイアス回路が示される。前述の実施例回路の場合
の入力電流Ｉin’は（１１）式で求めたものとなるが、
この実施例回路ではこの入力電流値をさらに小さくする
ものである。
【００３１】構成としては、ＮＰＮ形のトランジスタＱ
６とＱ７でカレントミラー回路５を組み、その電流の比
を１：１にする。またＮＰＮ形のトランジスタＱ３、Ｑ
４を並列に接続し、それぞれのエミッタ電流としてカレ
ントミラー回路５の電流を流す。従って、トランジスタ
Ｑ３、Ｑ４のエミッタ電流は等しくなる。
６とＱ７でカレントミラー回路５を組み、その電流の比
を１：１にする。またＮＰＮ形のトランジスタＱ３、Ｑ
４を並列に接続し、それぞれのエミッタ電流としてカレ
ントミラー回路５の電流を流す。従って、トランジスタ
Ｑ３、Ｑ４のエミッタ電流は等しくなる。
【００３２】次にこの実施例回路による入力電流の低減
効果を数式により詳細に説明する。トランジスタＱ１の
コレクタ電流Ｉ4 を求めると、（９）式より、 Ｉ4 ＝〔βP ・（１＋βP ）／（βP 2 ＋βP ＋２）〕・Ｉ5 となり、さらにトランジスタＱ３のベース電流Ｉ5 とト
ランジスタＱ４のベース電流Ｉ6 が等しいという関係す
なわちＩ5 ＝Ｉ6 を考慮すると、上式はさらに Ｉ4 ＝〔βP ・（１＋βP ）／（βP 2 ＋βP ＋２）〕・Ｉ6 ・・・（１３） となる。
効果を数式により詳細に説明する。トランジスタＱ１の
コレクタ電流Ｉ4 を求めると、（９）式より、 Ｉ4 ＝〔βP ・（１＋βP ）／（βP 2 ＋βP ＋２）〕・Ｉ5 となり、さらにトランジスタＱ３のベース電流Ｉ5 とト
ランジスタＱ４のベース電流Ｉ6 が等しいという関係す
なわちＩ5 ＝Ｉ6 を考慮すると、上式はさらに Ｉ4 ＝〔βP ・（１＋βP ）／（βP 2 ＋βP ＋２）〕・Ｉ6 ・・・（１３） となる。
【００３３】この（１３）式のコレクタ電流Ｉ4 をトラ
ンジスタＱ４へのベース電流Ｉ6 から引くと、入力電流
Ｉin”が求まり、この入力電流Ｉin”は、 Ｉin”＝Ｉ6 −〔βP ・（１＋βP ）／（βP 2 ＋βP ＋２）〕・Ｉ6 ＝〔２／（βP 2 ＋βP ＋２）〕・Ｉ6 （１４） となる。
ンジスタＱ４へのベース電流Ｉ6 から引くと、入力電流
Ｉin”が求まり、この入力電流Ｉin”は、 Ｉin”＝Ｉ6 −〔βP ・（１＋βP ）／（βP 2 ＋βP ＋２）〕・Ｉ6 ＝〔２／（βP 2 ＋βP ＋２）〕・Ｉ6 （１４） となる。
【００３４】この（１４）式を（１１）式と比較する
と、前述の実施例回路の入力電流Ｉinは、 Ｉin＝Ｉ6 [(βP 2 ＋βP ＋２)(１＋βN ）−（βP ＋１）・βP ・βN ] ／（βP 2 ＋βP ＋２)(１＋βN ） ・・・（１１） 一方、図６の実施例回路の入力電流Ｉin”は、 Ｉin”＝〔２／（βP 2 ＋βP ＋２）〕・Ｉ6 ・・・（１４） となる。
と、前述の実施例回路の入力電流Ｉinは、 Ｉin＝Ｉ6 [(βP 2 ＋βP ＋２)(１＋βN ）−（βP ＋１）・βP ・βN ] ／（βP 2 ＋βP ＋２)(１＋βN ） ・・・（１１） 一方、図６の実施例回路の入力電流Ｉin”は、 Ｉin”＝〔２／（βP 2 ＋βP ＋２）〕・Ｉ6 ・・・（１４） となる。
【００３５】この二つの式の比を取るため、（１４）式
を（１１）式で割ると 〔２・Ｉ6 ／（βP 2 ＋βP ＋２）〕・〔 (βP 2 ＋βP ＋２)(１＋βN ） ／Ｉ6 [(βP 2 ＋βP ＋２)(１＋βN ）−( βP ＋１）・βP ・βN ] ＝２（１＋βN ）／[(βP 2 ＋βP ＋２)(１＋βN ) −（βP ＋１）・βP ・ βN ] となり、 この式を展開すると、 （２＋２βN ）／（２＋２βN ＋βP 2 ＋βP ） ・・・（１５） となり、ここで、分母、分子を分子で割ると、 １／〔１＋[ βP ・( １＋βP ）／２・（１＋βN )]〕＜１ ・・・（１５)' となり、この式からも図６の実施例回路の入力電流
Ｉin”は図２の実施例回路の入力電流Ｉinよりもさらに
下がることが分かる。
を（１１）式で割ると 〔２・Ｉ6 ／（βP 2 ＋βP ＋２）〕・〔 (βP 2 ＋βP ＋２)(１＋βN ） ／Ｉ6 [(βP 2 ＋βP ＋２)(１＋βN ）−( βP ＋１）・βP ・βN ] ＝２（１＋βN ）／[(βP 2 ＋βP ＋２)(１＋βN ) −（βP ＋１）・βP ・ βN ] となり、 この式を展開すると、 （２＋２βN ）／（２＋２βN ＋βP 2 ＋βP ） ・・・（１５） となり、ここで、分母、分子を分子で割ると、 １／〔１＋[ βP ・( １＋βP ）／２・（１＋βN )]〕＜１ ・・・（１５)' となり、この式からも図６の実施例回路の入力電流
Ｉin”は図２の実施例回路の入力電流Ｉinよりもさらに
下がることが分かる。
【００３６】同様にして、図６の実施例回路の入力電流
Ｉin”を従来回路の入力電流Ｉin’と比較すると、従来
回路の入力電流Ｉin’は、 Ｉin’＝Ｉ6 [(２＋βP )(１＋βN ）−βP ・βN ] ／( ２＋βP )(１＋βN ） ・・・（７） 実施例回路の入力電流Ｉin”は、 Ｉin”＝〔２／（βP 2 ＋βP ＋２）〕・Ｉ6 ・・・（１４） である。この二つの式の比をとるために（１４）式を
（７）式で割ると、 〔 [２／（βP 2 ＋βP ＋２)]・Ｉ6 〕・( ２＋βP )(１＋βN ） ／Ｉ6 [(２＋βP )(１＋βN ）−βP ・βN ] ＝[ ２・( ２＋βP )(１＋βN )]／[(βP 2 ＋βP ＋２)(βP ＋２βN ＋２)] ・・・（１６） となり、分母が分子よりもかなり大きい値になるので
（分母の次数は３次）、図６の実施例回路では入力電流
Ｉin”が従来回路に比べて十分にキャンセルされている
ことが分かる。
Ｉin”を従来回路の入力電流Ｉin’と比較すると、従来
回路の入力電流Ｉin’は、 Ｉin’＝Ｉ6 [(２＋βP )(１＋βN ）−βP ・βN ] ／( ２＋βP )(１＋βN ） ・・・（７） 実施例回路の入力電流Ｉin”は、 Ｉin”＝〔２／（βP 2 ＋βP ＋２）〕・Ｉ6 ・・・（１４） である。この二つの式の比をとるために（１４）式を
（７）式で割ると、 〔 [２／（βP 2 ＋βP ＋２)]・Ｉ6 〕・( ２＋βP )(１＋βN ） ／Ｉ6 [(２＋βP )(１＋βN ）−βP ・βN ] ＝[ ２・( ２＋βP )(１＋βN )]／[(βP 2 ＋βP ＋２)(βP ＋２βN ＋２)] ・・・（１６） となり、分母が分子よりもかなり大きい値になるので
（分母の次数は３次）、図６の実施例回路では入力電流
Ｉin”が従来回路に比べて十分にキャンセルされている
ことが分かる。
【００３７】
【発明の効果】以上に説明したように、本発明によれ
ば、カレントミラー回路のミラー電流比を正確に設定で
きるようになる。またこのカレントミラーを用いて自己
バイアス回路を組むと、その入力電流を十分に小さくす
ることができる。
ば、カレントミラー回路のミラー電流比を正確に設定で
きるようになる。またこのカレントミラーを用いて自己
バイアス回路を組むと、その入力電流を十分に小さくす
ることができる。
【図１】本発明に係る原理説明図である。
【図２】本発明の一実施例としてのカレントミラー回路
を用いた自己バイアス回路を示す図である。
を用いた自己バイアス回路を示す図である。
【図３】本発明の実施例の自己バイアス回路を適用して
構成したバッファ回路を示す図である。
構成したバッファ回路を示す図である。
【図４】図３のバッファ回路をピークホールド回路に応
用した例を示す図である。
用した例を示す図である。
【図５】ピークホールド回路での出力波形を示す図であ
る。
る。
【図６】本発明の他の実施例としての自己バイアス回路
を示す図である。
を示す図である。
【図７】カレントミラー回路を用いた自己バイアス回路
の従来例を示す図である。
の従来例を示す図である。
１、１’、５ カレントミラー回路 ２ 自己バイアス回路 ３ ピーク検出回路 ４ バッファ回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 永瀬 典生 栃木県小山市城東３丁目28番１号 富士通 ディジタル・テクノロジ株式会社内 (72)発明者 石川 明彦 栃木県小山市城東３丁目28番１号 富士通 ディジタル・テクノロジ株式会社内 (72)発明者 高野 健一 栃木県小山市城東３丁目28番１号 富士通 ディジタル・テクノロジ株式会社内
Claims (3)
- 【請求項１】 第１、第２のトランジスタ（１１、１
２）を並列に接続して所定の比の第１、第２の電流を該
第１、第２のトランジスタのエミッタ電流とし、該第
１、第２のトランジスタのベースを共通接続してその共
通接続点を第３のトランジスタ（１３）のエミッタに接
続し、該第３のトランジスタのベースを該第１のトラン
ジスタのコレクタに接続するように構成したカレントミ
ラー回路。 - 【請求項２】 第４、第５のトランジスタ（１４、１
５）を直列接続して請求項１記載のカレントミラー回路
の第１の電流を該第４のトランジスタのベース電流と
し、第２の電流を第５のトランジスタのベース電流とす
るように構成した自己バイアス回路。 - 【請求項３】 第６、第７のトランジスタを並列に接続
してそれらにカレントミラー回路を用いてそれぞれ電流
を流し、請求項１記載のカレントミラー回路の第１の電
流を該第６のトランジスタのベース電流とし、第２の電
流を第７のトランジスタのベース電流とするように構成
した自己バイアス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4351280A JPH06177667A (ja) | 1992-12-07 | 1992-12-07 | カレントミラー回路と自己バイアス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4351280A JPH06177667A (ja) | 1992-12-07 | 1992-12-07 | カレントミラー回路と自己バイアス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06177667A true JPH06177667A (ja) | 1994-06-24 |
Family
ID=18416246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4351280A Withdrawn JPH06177667A (ja) | 1992-12-07 | 1992-12-07 | カレントミラー回路と自己バイアス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06177667A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5556704A (en) * | 1993-02-05 | 1996-09-17 | Alliedsignal Inc. | Carbon fiber-reinforced carbon composite material |
-
1992
- 1992-12-07 JP JP4351280A patent/JPH06177667A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5556704A (en) * | 1993-02-05 | 1996-09-17 | Alliedsignal Inc. | Carbon fiber-reinforced carbon composite material |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05167358A (ja) | エレクトレット・コンデンサ・マイクロフォン用増幅回路 | |
| JP3315748B2 (ja) | 増幅回路 | |
| JP3088262B2 (ja) | 低歪差動増幅回路 | |
| US4910480A (en) | Hierarchical current amplifier | |
| JPS59103174A (ja) | 電圧加算回路 | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| JPH0851160A (ja) | 標準バイポーラ形ｅｃｌ処理用差動利得段 | |
| US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| JPH06177667A (ja) | カレントミラー回路と自己バイアス回路 | |
| JPS645370Y2 (ja) | ||
| JP2774120B2 (ja) | 増幅回路配置 | |
| JPH03190308A (ja) | トランスコンダクタンス増幅器 | |
| JPH07176004A (ja) | 特に磁気ヘッド用の低雑音前置増幅器段 | |
| JPH06152318A (ja) | フィルタ回路 | |
| JP3362602B2 (ja) | アクティブフィルタ | |
| US7095279B2 (en) | AC differential amplifier with reduced low corner frequency | |
| JPH0225286B2 (ja) | ||
| JP2680748B2 (ja) | 結合容量回路 | |
| JPH06103389A (ja) | 二重入力信号加算回路 | |
| JPS63193710A (ja) | 積分回路 | |
| JP2901441B2 (ja) | 緩衝増幅器 | |
| JP3360911B2 (ja) | 差動増幅回路 | |
| JP2024036808A (ja) | 電圧出力回路 | |
| JPH03744Y2 (ja) | ||
| JPS63178611A (ja) | 利得制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000307 |